JP6588852B2 - センサ及びセンサ付き表示装置 - Google Patents

Description

本発明の実施形態は、センサ及びセンサ付き表示装置に関する。

近年、表示装置のインターフェース等として、指などの被検出物の接触あるいは接近を検出するセンサが実用化されている。センサの一例である静電容量式タッチパネルは、被検出物による静電容量の変化を検出するための電極を備えている。一例では、相互容量方式のセンサを構成する第１センサ電極及び第２センサ電極をメッシュ状の金属細線によって形成した技術が知られている（例えば、特許文献１及び２参照）。

米国特許出願公開第２０１５／０２４２０１９号明細書 特開２０１５−１０６２４０号公報

本実施形態の目的は、検出性能を向上することが可能なセンサ及びセンサ付き表示装置を提供することにある。

一実施形態によれば、
画像を表示する表示領域において各画素に配置された画素電極を備えた第１基板と、前記第１基板に対向する第２基板と、前記画素電極と前記第２基板との間に位置する表示機能層と、複数のセンサ電極を備えたセンサ電極群と、を備え、前記センサ電極群は、第１電極部及び前記第１電極部に繋がった第１配線部を備えた第１センサ電極と、第２電極部及び前記第２電極部に繋がった第２配線部を備えた第２センサ電極と、を備え、前記第１センサ電極及び前記第２センサ電極の各々は、複数の前記画素電極と対向し、前記第１センサ電極は、前記第２センサ電極と平面視において重複しない位置に配置され、前記第１センサ電極及び前記第２センサ電極の各々は、第１部材からなる第１導電層と、前記第１部材とは異なる第２部材からなり前記第１導電層に積層された第２導電層と、を備える、センサ付き表示装置が提供される。

一実施形態によれば、
ベース基板と、前記ベース基板上に位置する複数のセンサ電極を備えたセンサ電極群と、を備え、前記センサ電極群は、第１電極部及び前記第１電極部に繋がった第１配線部を備えた第１センサ電極と、第２電極部及び前記第２電極部に繋がった第２配線部を備えた第２センサ電極と、を備え、前記第１センサ電極は、前記第２センサ電極と平面視において重複しない位置に配置され、前記第１センサ電極及び前記第２センサ電極の各々は、第１部材からなる第１導電層と、前記第１部材とは異なる第２部材からなり前記第１導電層に積層された第２導電層と、を備える、センサが提供される。

一実施形態によれば、
画像を表示する表示領域において各画素に配置された画素電極を備えた第１基板と、前記第１基板に対向する第２基板と、前記第１基板と前記第２基板との間に位置する表示機能層と、複数のセンサ電極を備えたセンサ電極群と、を備え、前記センサ電極は、電極部及び前記電極部に繋がった配線部を備え、複数の前記画素電極と対向し、前記センサ電極は、第１部材からなる第１導電層と、前記第１部材とは異なる第２部材からなり前記第１導電層に積層された第２導電層と、を備える、センサ付き表示装置が提供される。

図１は、自己容量方式によるタッチ検出の概略を示す図である。 図２は、自己容量方式によるタッチ検出時の容量変化を説明するための図である。 図３は、本実施形態のセンサＳＳの一構成例を示す図である。 図４は、図３に示したセンサ電極Ｓｅ１１の構成例を示す断面図である。 図５は、本実施形態の表示装置ＤＳＰの構成例を示す断面図である。 図６は、本実施形態の表示装置ＤＳＰを構成する表示パネルＰＮＬの基本構成及び等価回路を示す図である。 図７は、センサ制御部１００の回路構成を概略的に示す図である。 図８は、本実施形態の表示装置ＤＳＰの駆動順序を示すタイミングチャートである。 図９は、図１に示した表示パネルＰＮＬの一部の構造を示す断面図である。 図１０は、センサ電極Ｓｅの構成例を示す平面図である。 図１１は、図１０に示した４つのサブ導電層ＭＳを含む領域Ａの拡大平面図である。 図１２は、図１に示した表示パネルＰＮＬの他の構成例を示す断面図である。 図１３は、センサ電極Ｓｅの他の構成例を示す平面図である。 図１４は、センサ電極Ｓｅの他の構成例を示す平面図である。 図１５は、本実施形態のセンサＳＳの他の構成例を示す図である。 図１６は、本実施形態のセンサＳＳの他の構成例を示す図である。 図１７は、本実施形態のセンサＳＳの他の構成例を示す図である。 図１８は、本実施形態のセンサＳＳの他の構成例を示す図である。 図１９は、図１８に示したセンサ電極Ｓｅ６１乃至６３の構成例を示す平面図である。 図２０は、本実施形態のセンサＳＳの他の構成例を示す図である。 図２１は、本実施形態のセンサＳＳの他の構成例を示す図である。 図２２は、本実施形態のセンサＳＳの他の構成例を示す図である。 図２３は、本実施形態のセンサＳＳの他の構成例を示す図である。

以下、本実施形態について、図面を参照しながら説明する。なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。

まず、本実施形態に係るセンサ及びセンサ付き表示装置に適用される、自己容量方式（「セルフ検出方式」と称される場合もある）によるタッチ検出の基本原理について説明する。

図１は、自己容量方式によるタッチ検出の概略を示す図である。なお、本明細書での「タッチ検出」とは、センサ電極Ｓｅを備えたセンサあるいはセンサ付き表示装置の検出面への被検出物Ｏの接触又は接近を検出することに相当し、このような動作を「センシング」と称する場合もある。このような自己容量方式によるタッチ検出は、センサ電極Ｓｅが有する容量Ｃｘ１、及び、センサ電極Ｓｅに接近する被検出物Ｏにより生じる容量Ｃｘ２を利用して行われる。センサ電極Ｓｅは、センサ制御部１００に接続されている。センサ電極Ｓｅの具体的な構成については後述する。なお、ここでの被検出物Ｏとは、ヒトの指やペン等の誘電体と見做せるものである。
センサ制御部１００は、信号発生部１０１と、検出回路１０２とを備えている。信号発生部１０１は、センサ信号として所定のパルス波を発生させる。検出回路１０２は、センサ電極Ｓｅから読み取った検出信号に基づいて閾値に対する差分（つまり、容量の変化量）を演算する。このようなセンサ制御部１００は、センサ電極Ｓｅに対してセンサ信号を供給し、被検出物Ｏの接触又は接近に伴って、センサ信号が供給されたセンサ電極の各々に生じた容量の変化を示す検出信号を読み取り、タッチ検出を行う。

図２は、自己容量方式によるタッチ検出時の容量変化を説明するための図である。図２の実線Ａは、センサ電極Ｓｅに被検出物Ｏが接触も接近もしていない状態での電荷量の時間変化を示している。このような状態では、センサ電極Ｓｅと被検出物Ｏとの間に容量は生じていないため、センサ電極Ｓｅに容量Ｃｘ１のみが生じる。このとき、センサ電極Ｓｅへのセンサ信号の供給に伴って、容量Ｃｘ１の分だけセンサ電極Ｓｅに電流が流れる。このため、センサ電極Ｓｅの電荷量は、実線Ａに示されるような時間変化を示す。
図２の破線Ｂは、被検出物Ｏがセンサ電極Ｓｅに接近した状態での電荷量の時間変化を示している。被検出物Ｏがセンサ電極Ｓｅに接触又は接近した状態では、センサ電極Ｓｅの容量Ｃｘ１に加えて、センサ電極Ｓｅと被検出物Ｏとの間に容量Ｃｘ２が生じる。このとき、センサ電極Ｓｅへのセンサ信号の供給に伴って、容量Ｃｘ１に加えて、容量Ｃｘ２の分だけセンサ電極Ｓｅに多くの電流が流れる。このため、センサ電極Ｓｅの電荷量は、破線Ｂに示されるような時間変化を示し、被検出物Ｏが存在しない実線Ａで示した電荷量と比較して、差分ΔＱが生ずる。このように、センサ電極Ｓｅへの被検出物Ｏのタッチの有無に起因して容量変化が生じるため、センサ電極Ｓｅに流れる電荷量が変化する。図１に示したセンサ制御部１００は、図２に示したような差分ΔＱを検出することにより、タッチ検出を行う。

図３は、本実施形態のセンサＳＳの一構成例を示す図である。図示した第１方向Ｘ、第２方向Ｙ、及び、第３方向Ｚは、互いに直交しているが、９０度以外の角度で交差していても良い。本明細書では、センサＳＳあるいは後述する表示装置ＤＳＰを第３方向Ｚから視認する状態を平面視と称する。

センサＳＳは、複数のセンサ電極Ｓｅを備えたセンサ電極群ＳｅＧを備えている。なお、ここでは、センサ電極群ＳｅＧが１６個のセンサ電極Ｓｅを備えた例を示すが、センサ電極群ＳｅＧが備えるセンサ電極Ｓｅの個数は図示した例に限らない。センサ電極Ｓｅの各々は、平面視において互いに重複しない位置に配置されている。

図示した例では、センサ電極群ＳｅＧは、センサ電極Ｓｅとして、第１方向Ｘに間隔をおいて並んだセンサ電極Ｓｅ１１乃至Ｓｅ１４を備えている。センサ電極Ｓｅ１１乃至Ｓｅ１４は、いずれも同様の構造を有しているため、ここでは、センサ電極Ｓｅ１１を例に、その構造をより具体的に説明する。
センサ電極Ｓｅ１１は、電極部Ｅ１１及び配線部Ｗ１１を備え、略Ｌ字状に形成されている。電極部Ｅ１１は、例えば第１方向Ｘに延出した一対の辺、及び、第２方向Ｙに延出した一対の辺を有する長方形状に形成されているが、図示した例に限らず、他の多角形状等の別の形状であっても良い。電極部Ｅ１１は、配線部Ｗ１１よりも第１方向Ｘに拡張されている。配線部Ｗ１１は、電極部Ｅ１１の１つの角部付近に接続され、第２方向Ｙに延出した帯状に形成されている。配線部Ｗ１１は、リード線Ｌ１１に接続されている。リード線Ｌ１１は、センサ制御部１００に接続されている。
同様に、センサ電極Ｓｅ１２は電極部Ｅ１２及び配線部Ｗ１２を備え、センサ電極Ｓｅ１３は電極部Ｅ１３及び配線部Ｗ１３を備え、センサ電極Ｓｅ１４は電極部Ｅ１４及び配線部Ｗ１４を備えている。配線部Ｗ１２乃至Ｗ１４は、それぞれリード線Ｌ１２乃至Ｌ１４を介してセンサ制御部１００に接続されている。

センサ電極Ｓｅ１１乃至Ｓｅ１４に加えて、他のセンサ電極Ｓｅについては、それぞれの電極部Ｅが第１方向Ｘ及び第２方向Ｙにマトリクス状に並ぶように配置されている。例えば、電極部Ｅ１１乃至Ｅ１４は、第１方向Ｘに間隔をおいて並んでいる。これらの電極部Ｅ１１乃至Ｅ１４は、同一形状であり、同一面積である。また、センサ電極Ｓｅ１２の電極部Ｅ１２、センサ電極Ｓｅ２２の電極部Ｅ２２、センサ電極Ｓｅ３２の電極部Ｅ３２、及び、センサ電極Ｓｅ４２の電極部Ｅ４２は、第２方向Ｙに間隔をおいて並んでいる。電極部Ｅ２２の面積は電極部Ｅ１２の面積よりも小さく、電極部Ｅ３２の面積は電極部Ｅ２２の面積よりも小さく、電極部Ｅ４２の面積は電極部Ｅ３２の面積よりも小さい。

ここで、センサ電極Ｓｅ１２、Ｓｅ２２、Ｓｅ３２、及び、Ｓｅ４２に着目する。電極部Ｅ１２、Ｅ２２、Ｅ３２、及び、Ｅ４２は、第２方向Ｙに並んでいる。電極部Ｅ１２は、電極部Ｅ１１と第１方向Ｘに並んでいる。電極部Ｅ２２、Ｅ３２、及び、Ｅ４２は、配線部Ｗ１１と第１方向Ｘに並んでいる。配線部Ｗ１２、Ｗ２２、及び、Ｗ３２は、それぞれ第２方向Ｙに延出している。配線部Ｗ１２は、電極部Ｅ２２及び配線部Ｗ２２と第１方向Ｘに並んでいる。配線部Ｗ２２は、電極部Ｅ３２及び配線部Ｗ３２と第１方向Ｘに並んでいる。配線部Ｗ３２は、電極部Ｅ４２と第１方向Ｘに並んでいる。
これらのセンサ電極Ｓｅ１２、Ｓｅ２２、Ｓｅ３２、及び、Ｓｅ４２は、電極部Ｅ１２の第１方向Ｘに沿った幅ＷＤＸで規定される領域から外側にはみ出すことなく配置されている。電極部Ｅ１２、電極部Ｅ２２、電極部Ｅ３２、及び、電極部Ｅ４２のそれぞれのセンサ電極Ｓｅ１１に隣接する側の端部は、第２方向Ｙに沿って同一直線上に位置している。

一例では、電極部Ｅ１１及びＥ１２、電極部Ｅ１２及びＥ１３、及び、電極部Ｅ１３及びＥ１４のそれぞれの第１方向Ｘに沿った間隔ＤＸは同一である。センサ電極Ｓｅ２２において、電極部Ｅ２２と配線部Ｗ１１及びＷ１２との間隔、及び、配線部Ｗ１２及びＷ２２の間隔ＤＸはいずれも同一である。センサ電極Ｓｅ３２において、電極部Ｅ３２と配線部Ｗ１１及びＷ２２との間隔、及び、配線部Ｗ２２及びＷ３２の間隔ＤＸはいずれも同一である。センサ電極Ｓｅ４２において、電極部Ｅ４２と配線部Ｗ１１及びＷ３２との間隔ＤＸはいずれも同一である。
また、電極部Ｅ１２及びＥ２２、電極部Ｅ２２及びＥ３２、及び、電極部Ｅ３２及びＥ４２のそれぞれの第２方向Ｙに沿った間隔ＤＹは同一である。また、間隔ＤＹは、間隔ＤＸと同一である。

上記のセンサ電極Ｓｅの各々は、電極部Ｅ及び配線部Ｗのいずれにおいても、第１部材からなる第１導電層Ｍ１と、第１部材とは異なる第２部材からなる第２導電層Ｍ２と、を備えている。第２導電層Ｍ２は、第１導電層Ｍ１に積層されている。第１部材と第２部材とでは、抵抗率または誘電率が異なる。センサ電極Ｓｅの断面構造や、各部材の詳細については後述する。図３においては、電極部Ｅ１１の一部の拡大図が示されている。第１導電層Ｍ１は右上がりの斜線で示した部分に相当し、第２導電層Ｍ２は右下がりの斜線で示した部分に相当する。第１導電層Ｍ１及び第２導電層Ｍ２は、平面視で重なっている。第１導電層Ｍ１は、細線として形成され、図示した例では、第１方向Ｘ及び第２方向Ｙにそれぞれ延出した格子状に形成されている。なお、第１導電層Ｍ１は、後述するが、第１方向Ｘのみ、あるいは、第２方向Ｙのみに延出したストライプ状に形成されていても良く、第１方向Ｘ及び第２方向Ｙのうちの少なくとも一方に延出していれば良い。第２導電層Ｍ２は、第１導電層Ｍ１を覆うように第１方向Ｘ及び第２方向Ｙに延出した平板状に形成されている。上記の通り、第１導電層Ｍ１は細線状に形成され、第２導電層Ｍ２は平板状に形成されており、第２導電層Ｍ２の幅は、第１導電層Ｍ１の幅よりも広い。ここでの幅とは、第１導電層Ｍ１の延出方向に直交する方向の長さである。

隣接するセンサ電極Ｓｅの間においては、第１導電層Ｍ１及び第２導電層Ｍ２のいずれも途切れている。換言すると、隣接するセンサ電極Ｓｅは、第１導電層Ｍ１及び第２導電層Ｍ２に形成されたスリットによって分離されている。例えば、センサ電極Ｓｅ２２は、図中に一点鎖線で示したスリットＳＬにより、センサ電極Ｓｅ１１、Ｓｅ１２、Ｓｅ３２とそれぞれ分離されている。上記の間隔ＤＸ及びＤＹは、隣接するセンサ電極Ｓｅの間のスリットの幅とみなすことができる。

図示した例では、センサ電極群ＳｅＧは、それぞれ面積の異なるセンサ電極Ｓｅを備えているが、センサ電極Ｓｅの設置位置に応じてその電極部Ｅの縦横比（あるいは、第１方向Ｘの長さと第２方向Ｙの長さの比）変えることで、センサ電極Ｓｅの面積を揃えても良い。

図４は、図３に示したセンサ電極Ｓｅ１１の構成例を示す断面図である。
センサ電極Ｓｅ１１は、ベース基板ＢＳの上に位置している。図４の（ａ）に示した構成例では、センサ電極Ｓｅ１１の第１導電層Ｍ１はベース基板ＢＳの上面ＢＳＡに位置し、第２導電層Ｍ２は第１導電層Ｍ１の上に直接積層され、第１導電層Ｍ１及び第２導電層Ｍ２が互いに電気的に接続されている。つまり、第１導電層Ｍ１と第２導電層Ｍ２との間には、絶縁層等の中間層が介在していない。第２導電層Ｍ２は、第１導電層Ｍ１を覆うように配置されており、ベース基板ＢＳの上面ＢＳＡにも位置している。図４の（ｂ）に示した構成例では、第２導電層Ｍ２はベース基板ＢＳの上面ＢＳＡに位置し、第１導電層Ｍ１は第２導電層Ｍ２の上に直接積層されている。
図示したいずれの構成例においても、ベース基板ＢＳとセンサ電極Ｓｅ１１との間に絶縁層が介在していても良い。また、第１導電層Ｍ１と第２導電層Ｍ２との間に他の導電層が介在していても良い。また、第１導電層Ｍ１と第２導電層Ｍ２との間に絶縁層が介在し、この絶縁層に形成されたコンタクトホールを介して第１導電層Ｍ１と第２導電層Ｍ２とが電気的に接続されても良い。また、図示しないが、センサ電極Ｓｅ１１を覆う保護部材が設けられても良い。

このようなセンサＳＳにおいて、ベース基板ＢＳの下面ＢＳＢ、あるいは、センサ電極Ｓｅ１１の表面が検出面に相当する。センサ電極Ｓｅ１１の表面とは、図４（ａ）に示した構成例では第２導電層Ｍ２の上面に相当し、図４（ｂ）に示した構成例では第１導電層Ｍ１及び第２導電層Ｍ２の上面に相当し、保護部材を設けた例では保護部材の上面に相当する。

第１導電層Ｍ１を形成する第１部材は、金属材料であり、例えば、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、銅（Ｃｕ）、クロム（Ｃｒ）などの金属や、これらの金属を組み合わせた合金などが適用可能である。なお、第１導電層Ｍ１は、単層体であっても良いし、複数の金属材料を積層した多層体であっても良い。図３に示したリード線Ｌについても、第１導電層Ｍ１と同様の第１部材によって形成することができる。第２導電層Ｍ２を形成する第２部材は、インジウム錫酸化物（ＩＴＯ）やインジウム亜鉛酸化物（ＩＺＯ）等の酸化物からなる透明導電材料である。なお、第１導電層Ｍ１は、黒色材料でメッキ加工するなどして不可視化処理されることが望ましい。

次に、本実施形態に係るセンサ付き表示装置ＤＳＰについて説明する。本実施形態においては、表示装置の一例として、液晶表示装置について説明する。なお、本実施形態にて開示する主要な構成は、有機エレクトロルミネッセンス（ＥＬ）素子等を有する自発光型の表示装置、電気泳動素子等を有する電子ペーパ型の表示装置、ＭＥＭＳ（Micro Electro Mechanical Systems）を応用した表示装置、或いはエレクトロクロミズムを応用した表示装置などにも適用可能である。

図５は、本実施形態の表示装置ＤＳＰの構成例を示す断面図である。
表示装置ＤＳＰは、表示パネルＰＮＬを備えている。表示パネルＰＮＬは、例えば、液晶表示パネルである。表示パネルＰＮＬは、第１基板ＳＵＢ１と、第２基板ＳＵＢ２と、表示機能層として機能する液晶層ＬＣと、を備えている。第１基板ＳＵＢ１及び第２基板ＳＵＢ２は、シール材ＳＡによって接着されている。液晶層ＬＣは、第１基板ＳＵＢ１と第２基板ＳＵＢ２との間に保持されている。

図５の（ａ）に示した構成例では、センサ電極Ｓｅは、表示パネルＰＮＬに内蔵されており、第１基板ＳＵＢ１がベース基板に相当する。図５の（ｂ）に示した構成例では、センサ電極Ｓｅは、表示パネルＰＮＬの上に形成されており、第２基板ＳＵＢ２がベース基板に相当する。図５の（ｃ）に示した構成例では、センサ電極Ｓｅは、表示パネルＰＮＬとは別個に設けられており、第２基板ＳＵＢ２に対向するベース基板ＢＳの上に形成されている。このようなベース基板ＢＳは、透明なガラス基板や樹脂基板である。

なお、本実施形態の表示パネルＰＮＬは、透過型、反射型、半透過型のいずれであっても良い。透過型の表示パネルＰＮＬが適用される表示装置ＤＳＰは、第１基板ＳＵＢ１の背面側に照明部、例えば、バックライトユニット（図示省略）を備え、バックライトユニットからの光を選択的に透過させることで画像を表示する透過表示機能を有している。反射型の表示パネルＰＮＬが適用される表示装置ＤＳＰは、第２基板ＳＵＢ２の前面側（あるいは表示面側）からの光を選択的に反射させることで画像を表示する反射表示機能を有している。なお、反射型の表示パネルＰＮＬの前面側には、補助光源が備えられても良い。半透過型の表示パネルＰＮＬが適用される表示装置ＤＳＰは、上記の透過表示機能及び反射表示機能を有している。

次に、本実施形態の表示装置ＤＳＰの構成例について、より具体的に説明する。ここでは、表示パネルＰＮＬがセンサ電極Ｓｅを内蔵した構成例について説明する。

図６は、本実施形態の表示装置ＤＳＰを構成する表示パネルＰＮＬの基本構成及び等価回路を示す図である。
表示パネルＰＮＬは、画像を表示する表示領域ＤＡ、及び、表示領域ＤＡを囲む額縁状の非表示領域ＮＤＡを備えている。なお、図示した表示領域ＤＡは、矩形状に形成されているが、その他の多角形状や円形状、楕円形状等、他の形状に形成されていても良い。
表示パネルＰＮＬは、表示領域ＤＡにおいて、複数の画素ＰＸを備えている。ここで、画素ＰＸとは、画素信号に応じて個別に制御することができる最小単位を示し、例えば、走査線Ｇと信号線Ｓとの交差する位置に配置されたスイッチング素子ＳＷを含む領域に存在する。このような画素ＰＸは、副画素と称する場合がある。また、カラー表示を実現するための最小単位を主画素と称する。主画素は、互いに異なる色を表示する複数の副画素ＰＸを備えて構成されるものである。一例では、主画素は、副画素として、赤色を表示する赤画素、緑色を表示する緑画素、及び、青色を表示する青画素を備えている。なお、主画素を構成する副画素ＰＸが表示する色は、赤、緑、青に限らず、黄色、シアン、マゼンダ等の補色で構成されていても良い。また、主画素を構成する副画素ＰＸが表示する色の数もこれに限らず、白黒表示であっても良いし、４色以上を表示しても良い。例えば、主画素は、前記の３つの副画素に加えて、白色などの他の色を表示する副画素を備えて構成される場合もある。
複数の画素ＰＸは、第１方向Ｘ及び第２方向Ｙにマトリクス状に配置されている。また、表示パネルＰＮＬは、表示領域ＤＡにおいて、複数本の走査線Ｇ（Ｇ１〜Ｇｎ）、複数本の信号線Ｓ（Ｓ１〜Ｓｍ）、共通電極ＣＥなどを備えている。走査線Ｇは、各々第１方向Ｘに延出し、第２方向Ｙに並んでいる。信号線Ｓは、各々第２方向Ｙに延出し、第１方向Ｘに並んでいる。なお、走査線Ｇ及び信号線Ｓは、必ずしも直線的に延出していなくても良く、それらの一部が屈曲していてもよい。後に詳述するが、表示領域ＤＡには、平面視で互いに重複しないように複数個の共通電極ＣＥが配置されている。１個の共通電極ＣＥは、複数の画素ＰＸに亘って配置されている。共通電極ＣＥの各々は、タッチ検出用のセンサ電極Ｓｅとしても機能する。
各画素ＰＸは、スイッチング素子ＳＷ、画素電極ＰＥ、共通電極ＣＥ、液晶層ＬＣ等を備えている。スイッチング素子ＳＷは、例えば薄膜トランジスタ（ＴＦＴ）によって構成され、走査線Ｇ及び信号線Ｓと電気的に接続されている。より具体的には、スイッチング素子ＳＷは、ゲート電極と、ソース電極と、ドレイン電極とを備えている。ゲート電極は、走査線Ｇと電気的に接続されている。ソース電極及びドレイン電極のうちの一方は、信号線Ｓと電気的に接続されている。ソース電極及びドレイン電極のうちの他方は、画素電極ＰＥと電気的に接続されている。走査線Ｇは、第１方向Ｘに並んだ画素ＰＸの各々におけるスイッチング素子ＳＷと接続されている。信号線Ｓは、第２方向Ｙに並んだ画素ＰＸの各々におけるスイッチング素子ＳＷと接続されている。画素電極ＰＥの各々は、共通電極ＣＥと対向し、画素電極ＰＥと共通電極ＣＥとの間に生じる電界によって液晶層ＬＣを駆動している。保持容量ＣＳは、例えば、共通電極ＣＥと画素電極ＰＥとの間に形成される。

表示パネルＰＮＬは、表示領域ＤＡに画像を表示する機能に加えて、表示パネルＰＮＬへの被検出物Ｏのタッチ検出を行うタッチ検出機能を実現すべく、駆動制御部ＤＣＮＴを備えている。駆動制御部ＤＣＮＴは、図中の非表示領域ＮＤＡにおいて、走査線駆動部ＧＤと、選択回路ＭＰと、メイン制御部ＣＮＴとを備えている。走査線駆動部ＧＤは、非表示領域ＮＤＡに引き出された走査線Ｇの各々と接続され、各走査線Ｇを駆動する。選択回路ＭＰは、非表示領域ＮＤＡに引き出された信号線Ｓの各々と接続され、信号線Ｓへの画素信号の出力を制御する。メイン制御部ＣＮＴは、走査線駆動部ＧＤ及び選択回路ＭＰを制御する。一例では、走査線駆動部ＧＤ及び選択回路ＭＰは、第１基板ＳＵＢ１に形成され、メイン制御部ＣＮＴは、第１基板ＳＵＢ１に実装されたＩＣチップ１に内蔵されている。走査線駆動部ＧＤ及び選択回路ＭＰは、メイン制御部ＣＮＴと電気的に接続されている。
メイン制御部ＣＮＴは、共通電極駆動部ＣＤ、信号線駆動部ＳＤ、センサ制御部１００、タイミングコントローラＴＣなどを備えている。共通電極駆動部ＣＤは、非表示領域ＮＤＡに引き出された共通電極ＣＥの各々と接続され、各共通電極ＣＥを駆動する。信号線駆動部ＳＤは、選択回路ＭＰを介して信号線Ｓの各々と接続され、各信号線Ｓを駆動する。センサ制御部１００については、後述するが、センサ電極Ｓｅの各々と接続され、各センサ電極Ｓｅを制御する。タイミングコントローラＴＣは、走査線駆動部ＧＤ、選択回路ＭＰ、共通電極駆動部ＣＤ、信号線駆動部ＳＤ、センサ制御部１００などの駆動タイミングを制御する。
上記の構成において、例えば、走査線駆動部ＧＤ、選択回路ＭＰ、共通電極駆動部ＣＤ、信号線駆動部ＳＤ、及び、タイミングコントローラＴＣは、表示領域ＤＡに画像を表示させるための駆動を制御する表示駆動制御部として機能する。また、センサ制御部１００、共通電極駆動部ＣＤ、及び、タイミングコントローラＴＣは、表示パネルＰＮＬへの被検出物Ｏのタッチ検出を行うための駆動を制御するセンサ駆動制御部として機能する。

図７は、センサ制御部１００の回路構成を概略的に示す図である。なお、ここでは、１つのセンサ電極Ｓｅ（あるいは共通電極ＣＥ）とセンサ制御部１００との接続関係を例に説明するが、センサ制御部１００は、複数のセンサ電極Ｓｅと接続され、各々のセンサ電極Ｓｅに対して以下に説明する回路構成を有するものである。
センサ制御部１００は、自己容量方式によりタッチ検出を実現する回路であって、信号発生部１０１と、検出回路１０２と、ミラー回路１０３とを備えている。信号発生部１０１は、センサ信号として所定のパルス波を発生させる。ミラー回路（カレントミラー回路）１０３は、その上流側が信号発生部１０１に接続され、その下流側が配線１０４及び検出回路１０２に接続されている。これにより、信号発生部１０１から配線１０４に向けてセンサ信号が供給されると、センサ信号と同じ信号がそのまま検出回路１０２にも入力される。
検出回路１０２は、比較器１０５と、Ａ／Ｄ変換器１０６とを備えている。比較器１０５は、ミラー回路１０３を介してセンサ信号を受信し、閾値Ｒｅｆとの差分を出力する。比較器１０５には、コンデンサ１０７とスイッチ１０８とが並列に接続されている。比較器１０５の出力は、スイッチ１０８を切り替えることによりリセットされる。スイッチ１０８の切り替えは、タイミングコントローラＴＣにより制御される。Ａ／Ｄ変換器１０６は、比較器１０５から出力されたアナログ値をデジタル信号のデータに変換した後に外部の制御モジュール（アプリケーションプロセッサ）１１０へ出力する。制御モジュール１１０は、検出回路１０２からのデータに基づいて種々の演算処理を行う。制御モジュール１１０は、例えば、図３の第１基板ＳＵＢ１に接続されたプリント配線基板、例えば、フレキシブル配線基板を介して、メイン制御部ＣＮＴと接続される。なお、制御モジュール１１０は、詳述しないが、表示領域ＤＡに画像を表示するのに必要な映像データや各種制御信号などをメイン制御部ＣＮＴに供給する。

共通電極駆動部ＣＤは、接地電位（ＧＮＤ）等の所定電位に設定されたコモン駆動信号を出力する。

センサ電極Ｓｅ（あるいは共通電極ＣＥ）は、電極部Ｅ及び配線部Ｗを備えている。電極部Ｅ及び配線部Ｗは、複数の画素電極ＰＥと対向している。配線部Ｗに接続されたリード線Ｌは、選択スイッチＳＳＷに接続されている。共通電極駆動部ＣＤ及びセンサ制御部１００は、選択スイッチＳＳＷにより、リード線Ｌと選択的に接続される。選択スイッチＳＳＷの切り替えは、タイミングコントローラＴＣにより制御される。リード線Ｌが選択スイッチＳＳＷによって共通電極駆動部ＣＤと接続された場合には、共通電極駆動部ＣＤから共通電極ＣＥにコモン駆動信号が供給される。リード線Ｌが選択スイッチＳＳＷによって配線１０４を介してセンサ制御部１００と接続された場合には、センサ制御部１００からセンサ電極Ｓｅにセンサ信号が供給されるとともに、センサ電極Ｓｅから容量変化に応じた検出信号がセンサ制御部１００にて検出される。

図８は、本実施形態の表示装置ＤＳＰの駆動順序を示すタイミングチャートである。
１フレーム期間Ｆは、表示期間ＤＷＴ（信号線Ｓからの画素信号ＳｉｇＸの書き込み期間も含む）とタッチ検出（センシング）を行う検出期間ＴＤＴ（この期間は、非表示期間と称しても良い）とが異なる期間に設定されている。より具体的には、１フレーム期間Ｆは、複数の表示期間ＤＷＴを有し、表示期間ＤＷＴと表示期間ＤＷＴの間に、検出期間ＴＤＴが設定されている。検出期間ＴＤＴでは、互いに分離されたセンサ電極Ｓｅ１、Ｓｅ２、Ｓｅ３、…、Ｓｅｎがセンサ信号Ｓｓ１、Ｓｓ２、Ｓｓ３、…、Ｓｓｎにより駆動される。なお、ここでは、１個のセンサ電極Ｓｅを１つの検出ブロックとみなして、各々センサ信号Ｓｓによって駆動される場合を示しているが、複数のセンサ電極Ｓｅをまとめて１つの検出ブロックとみなし、同一のタイミングに同一のセンサ信号Ｓｓによって駆動しても良い。

センサ電極Ｓｅ１、Ｓｅ２、Ｓｅ３、…がセンサ信号Ｓｓ１、Ｓｓ２、Ｓｓ３、…により駆動されたとき、検出面に被検出物が接触または接近していた場合には、被検出物の位置に対応するセンサ電極Ｓｅから、検出面に被検出物が存在しない場合と比較してレベルの異なる検出信号が出力される。表示期間ＤＷＴ及びタッチ検出期間ＴＤＴは、１フレーム期間Ｆ内の複数個所に分散している。つまり、表示期間ＤＷＴ及びタッチ検出期間ＴＤＴは、１フレーム期間Ｆ内で時分割されている。なお、1フレーム期間内で表示期間ＤＷＴ及びタッチ検出期間ＴＤＴが複数回交互に設けられる場合について例示したが、これに限られない。例えば、１フレーム期間内の前半の期間を表示期間ＤＷＴとし、後半の期間をタッチ検出期間ＴＤＴとしてもよい。

なお、センサ制御部１００は、周波数切り替え信号に応じてタッチ検出周波数を変更しても良い。ここでのタッチ検出周波数は、１フレーム（６０Ｈｚ）の期間に検出面を走査する周波数である。例えば、通常動作時において、所定レベルの検出信号Ｓｓが得られない場合は、センサ制御部１００は、例えばタッチ検出周波数を１２０Ｈｚとする周波数切り替え信号に基づき、タッチ検出周波数を１２０Ｈｚに設定する。そして、何らかのノイズ（検出信号Ｓｓ）が検出されたとき、センサ制御部１００は、タッチ検出周波数を６０Ｈｚとする周波数切り替え信号に基づき、タッチ検出周波数を６０Ｈｚに設定する。これにより、タッチ検出時間を長く設定することができ、タッチ検出感度を上げることができる。このように、本実施形態のセンサ制御部１００は、一定時間、タッチの検出信号が入力されないなどの条件に応じて、タッチ検出周波数を切り替えることができる。

また、図３を参照して説明したセンサ電極群ＳｅＧは、電極部Ｅの面積が異なるセンサ電極Ｓｅ（例えば、センサ電極Ｓｅ１２及びＳｅ２２）を備えている。これらのセンサ電極Ｓｅでは、同一の被検出物Ｏを検出するに際して、面積の相違に起因して、検出信号のシグナルレベルが異なる場合があり得る。この場合、センサ制御部１００は、駆動するセンサ電極Ｓｅの面積に応じて、シグナルレベルを補正しても良い。補正用のパラメータはセンサ電極Ｓｅの面積に応じて予め設定することができ、センサ制御部１００は、各パラメータに応じた補正回路を備えることができる。センサ制御部１００は、上記のセンサ電極群ＳｅＧを用いてタッチ検出を行う場合、同一面積を有するセンサ電極Ｓｅを連続的に駆動してタッチ検出を行うことが望ましい。例えば、図３に示したセンサ電極Ｓｅ１２と同一面積を有するセンサ電極（図中のセンサ電極Ｓｅ１１、Ｓｅ１２、Ｓｅ１３、Ｓｅ１４）を連続的に駆動した後に、センサ電極Ｓｅ２２と同一面積を有するセンサ電極を連続的に駆動する。これにより、補正回路の切り替え頻度を少なくすることができる。

図９は、図１に示した表示パネルＰＮＬの一部の構造を示す断面図である。ここでは、表示装置ＤＳＰを第１方向Ｘに沿って切断した断面図を示す。本明細書において、第１基板ＳＵＢ１から第２基板ＳＵＢ２に向かう方向を上方（あるいは、単に上）と称し、第２基板ＳＵＢ２から第１基板ＳＵＢ１に向かう方向を下方（あるいは、単に下）と称する。第２基板ＳＵＢ２から第１基板ＳＵＢ１に向かって見ることを平面視という。

図示した表示パネルＰＮＬは、主として基板主面にほぼ平行な横電界を利用する表示モードに対応した構成を有しているが、特に制限される訳ではなく、基板主面に対して垂直な縦電界や、基板主面に対して斜め方向の電界、或いは、それらを組み合わせて利用する表示モードに対応した構成を有していても良い。横電界を利用する表示モードでは、例えば第１基板ＳＵＢ１及び第２基板ＳＵＢ２のいずれか一方に画素電極ＰＥ及び共通電極ＣＥの双方が備えられた構成が適用可能である。縦電界や斜め電界を利用する表示モードでは、例えば、第１基板ＳＵＢ１に画素電極ＰＥ及び共通電極ＣＥのいずれか一方が備えられ、第２基板ＳＵＢ２に画素基板ＰＥ及び共通電極ＣＥのいずれか他方が備えられた構成が適用可能である。なお、ここでの基板主面とは、第１方向Ｘ及び第２方向Ｙで規定されるＸ−Ｙ平面と平行な面である。

第１基板ＳＵＢ１は、第１絶縁基板１０、信号線Ｓ、共通電極ＣＥ、画素電極ＰＥ、第１絶縁膜１１、第２絶縁膜１２、第３絶縁膜１３、第１配向膜ＡＬ１などを備えている。なお、ここでは、スイッチング素子や走査線、これらの間に介在する各種絶縁膜等の図示を省略している。
第１絶縁基板１０は、ガラス基板や樹脂基板などの光透過性を有する基板である。第１絶縁膜１１は、第１絶縁基板１０の上に位置している。信号線Ｓは、第１絶縁膜１１の上に位置している。第２絶縁膜１２は、信号線Ｓ及び第１絶縁膜１１の上に位置している。共通電極ＣＥは、第２絶縁膜１２の上に位置している。第３絶縁膜１３は、共通電極ＣＥ及び第２絶縁膜１２の上に位置している。画素電極ＰＥは、第３絶縁膜１３の上に位置している。画素電極ＰＥは、第３絶縁膜を介して共通電極ＣＥと対向している。また、画素電極ＰＥは、共通電極ＣＥと対向する位置に画素スリットＰＳＬを有している。共通電極ＣＥ及び画素電極ＰＥは、ＩＴＯやＩＺＯなどの透明な導電材料によって形成されている。第１配向膜ＡＬ１は、画素電極ＰＥ及び第３絶縁膜１３を覆っている。
なお、画素電極ＰＥが第２絶縁膜１２と第３絶縁膜１３との間に位置し、共通電極ＣＥが第３絶縁膜１３と第１配向膜ＡＬ１との間に位置していても良い。このような場合、画素電極ＰＥは画素ごとにスリットを有していない平板状に形成され、共通電極ＣＥは画素電極ＰＥと対向する画素スリットを有する。また、画素電極ＰＥ及び共通電極ＣＥの双方が第１方向Ｘに並んで配置されていても良い。例えば、画素電極ＰＥ及び共通電極ＣＥの双方が櫛歯状に形成され互いに噛み合うように配置されていても良い。このような配置の場合、例えば、図示した第３絶縁膜を省略し、画素電極ＰＥ及び共通電極ＣＥの双方が第２絶縁膜１２と第１配向膜ＡＬ１との間に位置していても良いし、画素電極ＰＥ及び共通電極ＣＥのうちの一方が第２絶縁膜１２と第３絶縁膜１３との間に位置し、他方が第３絶縁膜１３と第１配向膜ＡＬ１との間に位置していても良い。

第２基板ＳＵＢ２は、第２絶縁基板２０、遮光層ＢＭ、カラーフィルタＣＦ１乃至ＣＦ３、オーバーコート層ＯＣ、第２配向膜ＡＬ２などを備えている。
第２絶縁基板２０は、ガラス基板や樹脂基板などの光透過性を有する基板である。遮光層ＢＭ及びカラーフィルタＣＦ１乃至ＣＦ３は、第２絶縁基板２０の第１基板ＳＵＢ１と対向する側に位置している。遮光層ＢＭは、各画素を区画し、図中において信号線Ｓと対向する位置に配置されている。カラーフィルタＣＦ１乃至ＣＦ３は、画素電極ＰＥと対向する位置に配置され、その一部が遮光層ＢＭに重なっている。例えば、カラーフィルタＣＦ１乃至ＣＦ３は、それぞれ、赤色カラーフィルタ（Ｒ）、緑色カラーフィルタ（Ｇ）、青色カラーフィルタ（Ｂ）である。カラーフィルタ（Ｒ）ＣＦ１は赤画素に配置され、カラーフィルタ（Ｇ）ＣＦ２は緑画素に配置され、カラーフィルタ（Ｂ）ＣＦ３は青画素に配置される。オーバーコート層ＯＣは、カラーフィルタＣＦ１乃至ＣＦ３を覆っている。第２配向膜ＡＬ２は、オーバーコート層ＯＣを覆っている。
なお、カラーフィルタＣＦ１乃至ＣＦ３は、第１基板ＳＵＢ１に配置されても良い。また、遮光層ＢＭを配置する代わりに、異なる色のカラーフィルタを２層以上重ね合せることで透過率を低下させ、遮光層として機能させても良い。主画素が白画素を含む場合には、カラーフィルタＣＦ１乃至ＣＦ３の他に、白色カラーフィルタを配置しても良いし、無着色の樹脂材料を配置しても良いし、カラーフィルタを配置せずにオーバーコート層ＯＣを配置しても良い。

第１偏光板ＰＬ１を含む第１光学素子ＯＤ１は、第１絶縁基板１０とバックライトユニットＢＬとの間に位置している。第２偏光板ＰＬ２を含む第２光学素子ＯＤ２は、第２絶縁基板２０の上に位置している。第１光学素子ＯＤ１及び第２光学素子ＯＤ２は、必要に応じて位相差板を含んでいても良い。第１偏光板ＰＬ１及び第２偏光板ＰＬ２は、例えば、それぞれの吸収軸が直交するクロスニコルの位置関係となるように配置される。

このような表示パネルＰＮＬにおいて、共通電極ＣＥは、上記の通りセンサ電極Ｓｅとして機能する。図示した例では、共通電極ＣＥは、第１基板ＳＵＢ１において、第２絶縁膜１２と第３絶縁膜１３との間に位置し、第１導電層ＭＬ１及び第２導電層ＭＬ２を備えている。第２導電層ＭＬ２は、第２絶縁膜１２の上に位置している。第１導電層ＭＬ１は、第２導電層ＭＬ２の上に位置している。図示した例では、第１導電層ＭＬ１は、第２導電層ＭＬ２に直接積層されている。第３絶縁膜１３は、共通電極ＣＥのスリットＳＬにおいて、第２絶縁膜１２に積層されている。
スリットＳＬは、図示した例では、カラーフィルタ（Ｂ）ＣＦ３を備える青画素ＰＸ（Ｂ）と、カラーフィルタ（Ｒ）ＣＦ１を備える赤画素ＰＸ（Ｒ）との間に形成され、青画素ＰＸ（Ｂ）及び赤画素ＰＸ（Ｒ）の間の信号線Ｓの直上に位置している。一例では、スリットＳＬの第１方向Ｘに沿った幅は、信号線Ｓの幅よりも大きい。

次に、センサ電極Ｓｅの構成例について説明する。ここでは、図３に示したセンサ電極Ｓｅ２２、Ｓｅ３２、Ｓｅ４２を含む領域を例に説明する。

図１０は、センサ電極Ｓｅの構成例を示す平面図である。図中の四角は第２導電層Ｍ２を構成するサブ導電層ＭＳを示し、第１方向Ｘ及び第２方向Ｙに延出した直線は第１導電層Ｍ１を示し、点線はセンサ電極Ｓｅの輪郭を示している。サブ導電層ＭＳは、一例では、いずれも同一形状であり、同一面積を有している。図示した例では、１個のサブ導電層ＭＳは、２×２の４個の主画素ＭＰＸ（３×１の３個の副画素ＰＸを含む）、あるいは、６×２の１２個の副画素ＰＸに配置されている。ここで、ｎ×ｍとの表記について、ｎは第１方向Ｘに並んだ個数に相当し、ｍは第２方向Ｙに並んだ個数相当する。
サブ導電層ＭＳは、第１方向Ｘ及び第２方向Ｙにマトリクス状に配置されている。換言すると、第２導電層Ｍ２は、第１方向Ｘに延出した部分ＳＬＸ及び第２方向Ｙに延出した部分ＳＬＹを備えた格子状のスリットＳＬによって分離されている。部分ＳＬＸは等ピッチで第２方向Ｙに並び、部分ＳＬＹは等ピッチで第１方向Ｘに並んでいる。一例では、部分ＳＬＸのピッチは２個の主画素ＭＰＸの長さ（あるいは、２個の副画素ＰＸの長さ）に相当し、部分ＳＬＹのピッチは２個の主画素ＭＰＸの長さ（あるいは、６個の副画素ＰＸの長さ）に相当する。
一方、第１導電層Ｍ１は、格子状に形成されている。すなわち、第１導電層Ｍ１は、第１方向Ｘに延出した部分ＭＸ及び第２方向Ｙに延出した部分ＭＹを備えている。部分ＭＸは、等ピッチで第２方向Ｙに並び、一例では、そのピッチは２個の主画素ＭＰＸの長さ（あるいは、２個の副画素ＰＸの長さ）に相当する。部分ＭＹは、第１方向Ｘに並び、１個の主画素ＭＰＸに対して２本の割合で配置されている。このような第１導電層Ｍ１は、隣接するサブ導電層ＭＳを互いに電気的に接続している。すなわち、部分ＭＸは、第１方向Ｘに並んだサブ導電層ＭＳを接続するとともに、スリットＳＬの部分ＳＬＹと交差している。また、部分ＭＹは、第２方向Ｙに並んだサブ導電層ＭＳを接続するとともに、スリットＳＬの部分ＳＬＸと交差している。

ここでは、図示したセンサ電極Ｓｅ２２に着目する。電極部Ｅ２２の第２導電層Ｍ２は、格子状のスリットＳＬによって分離され、６×４の２４個のサブ導電層ＭＳを備えている。これらのサブ導電層ＭＳは、格子状の第１導電層Ｍ１によって互いに電気的に接続されている。なお、当然のことながら、第１導電層Ｍ１及び第２導電層Ｍ２は、隣接するセンサ電極間で途切れている。
配線部Ｗ２２の第２導電層Ｍ２は、第２方向Ｙに一列に並んだ複数のサブ導電層ＭＳを備えている。換言すると、配線部Ｗ２２において、第２導電層Ｍ２は、梯子状のスリットＳＬによって分離されている。これらのサブ導電層ＭＳは、格子状の第１導電層Ｍ１によって互いに電気的に接続されている。なお、第２方向Ｙに一列に並んだサブ導電層ＭＳからなる配線部Ｗ２２においては、サブ導電層ＭＳは、第１導電層Ｍ１のうち、第２方向Ｙに延出した部分ＭＹによって互いに接続されるため、第１方向Ｘに延出した部分ＭＸを省略しても良いが、センサ電極Ｓｅ２２の低抵抗化のためには、配線部Ｗ２２においても部分ＭＸが存在していることが望ましい。

センサ電極Ｓｅ３２においては、電極部Ｅ３２は、５×４の２０個のサブ導電層ＭＳを備え、配線部Ｗ３２は、第２方向Ｙに一列に並んだ複数のサブ導電層ＭＳを備え、これらのサブ導電層ＭＳは、第１導電層Ｍ１によって接続されている。また、センサ電極Ｓｅ４２においては、電極部Ｅ４２は、４×４の１６個のサブ導電層ＭＳを備え、これらのサブ導電層ＭＳは、第１導電層Ｍ１によって接続されている。

なお、各センサ電極Ｓｅが備えるサブ導電層ＭＳの個数、あるいは、電極部Ｅ及び配線部Ｗの面積は、一例であって、要求されるタッチ検出性能に応じて、適宜変更されるものである。例えば、電極部Ｅの第１方向Ｘに沿った幅は、主画素ＭＰＸが４０〜１００個分の長さである。

図１１は、図１０に示した４つのサブ導電層ＭＳを含む領域Ａの拡大平面図である。走査線Ｇ１乃至Ｇ７は第２方向Ｙに並び、信号線Ｓ１乃至Ｓ１５は第１方向Ｘに並んでいる。第１導電層Ｍ１のうち、第１方向Ｘに延出した部分ＭＸは、走査線Ｇに沿って延出し、図示した例では、平面視で走査線Ｇと重複している。第１導電層Ｍ１のうち、第２方向Ｙに延出した部分ＭＹは、信号線Ｓに沿って延出し、図示した例では、平面視で信号線Ｓと重複している。また、第２導電層Ｍ２を分離するスリットＳＬのうち、第１方向Ｘに延出した部分ＳＬＸは、走査線Ｇに沿って延出し、図示した例では、平面視で走査線Ｇと重複している。スリットＳＬのうち、第２方向Ｙに延出した部分ＳＬＹは、信号線Ｓに沿って延出し、図示した例では、平面視で信号線Ｓと重複している。
なお、第１導電層Ｍ１の部分ＭＸは、スリットＳＬの部分ＳＬＸと重複する位置には設けていないが、部分ＳＬＸと重複する位置に設けられる場合もあり得る。同様に、第１導電層Ｍ１の部分ＭＹは、スリットＳＬの部分ＳＬＹと重複する位置には設けていないが、部分ＳＬＹと重複する位置に設けられる場合もあり得る。

サブ導電層ＭＳ１乃至ＭＳ３は、上記のセンサ電極Ｓｅ３２に含まれる。サブ導電層ＭＳ１及びＭＳ２は、第１方向Ｘに並び、スリットＳＬの部分ＳＬＹ８によって分離されている。部分ＳＬＹは、信号線Ｓ８と重複している。サブ導電層ＭＳ１及びＭＳ２は、電極部Ｅ３２に含まれ、第１導電層Ｍ１の部分ＭＸ３によって互いに接続されている。部分ＭＸ３は、走査線Ｇ３と重複している。
サブ導電層ＭＳ２及びＭＳ３は、第２方向Ｙに並び、スリットＳＬの部分ＳＬＸ４によって分離されている。部分ＳＬＸ４は、走査線Ｇ４と重複している。サブ導電層ＭＳ３は、配線部Ｗ３２に含まれる。サブ導電層ＭＳ２及びＭＳ３は、第１導電層Ｍ１の部分ＭＹ９、ＭＹ１０、ＭＹ１２、ＭＹ１３によって互いに接続されている。部分ＭＹ９、ＭＹ１０、ＭＹ１２、ＭＹ１３は、それぞれ信号線Ｓ９、Ｓ１０、Ｓ１２、Ｓ１３と重複している。

サブ導電層ＭＳ４は、センサ電極Ｓｅ４２の電極部Ｅ４２に含まれ、サブ導電層ＭＳ１乃至３とは接続されていない。
サブ導電層ＭＳ１及びＭＳ４は第２方向Ｙに並んでいるが、第２方向Ｙに延出した第１導電層Ｍ１の部分ＭＹは、電極部Ｅ３２と電極部Ｅ４２との間で分離されている。例えば、電極部Ｅ３２に設けられ信号線Ｓ３と重複する部分ＭＹ３１は、電極部Ｅ４２に設けられ信号線Ｓ３と重複する部分ＭＹ３２と同一直線上に位置し、電極部Ｅ３２と電極部Ｅ４２との間、あるいは、走査線Ｇ４と重複する位置で、部分ＭＹ３２から離間している。
サブ導電層ＭＳ３及びＭＳ４は第１方向Ｘに並んでいるが、第１方向Ｘに延出した第１導電層Ｍ１の部分ＭＸは、配線部Ｗ３２と電極部Ｅ４２との間で分離されている。例えば、電極部Ｅ４２に設けられ走査線Ｇ５と重複する部分ＭＸ５１は、配線部Ｗ３２に設けられ走査線Ｇ５と重複する部分ＭＸ５２と同一直線上に位置し、配線部Ｗ３２と電極部Ｅ４２との間、あるいは、信号線Ｓ８と重複する位置で、部分ＭＸ５２から離間している。

第１導電層Ｍ１のうち、第１方向Ｘに延出した部分ＭＸに着目すると、１本おきの走査線Ｇと重複するように配置されている。図示した例では、図中に実線で示したように、部分ＭＸは、奇数番の走査線Ｇ１、Ｇ３、Ｇ５、Ｇ７…と重複する位置に配置され、偶数番の走査線Ｇ２、Ｇ４、Ｇ６…と重複する位置には配置されていない。
また、第２導電層Ｍ１のうち、第２方向Ｙに延出した部分ＭＹに着目すると、２本おきの信号線Ｓと重複しないように配置されている。図示した例では、部分ＭＹは、信号線Ｓ２、Ｓ５、Ｓ８、Ｓ１１、Ｓ１４と重複する位置には配置されず、その他の信号線と重複する位置に配置されている。例えば、サブ導電層ＭＳ２が設けられる領域に着目すると、部分ＭＹ９及びＭＹ１２は、それぞれ赤画素ＰＸ（Ｒ）と緑画素ＰＸ（Ｇ）との間に位置し、部分ＭＹ１０及びＭＹ１３は、それぞれ緑画素ＰＸ（Ｇ）と青画素ＰＸ（Ｂ）との間に位置し、赤画素ＰＸ（Ｒ）と青画素ＰＸ（Ｂ）との間には、部分ＭＹは存在しない。
スリットＳＬの部分ＳＬＹは、赤画素ＰＸ（Ｒ）と青画素ＰＸ（Ｂ）との間に位置している。

本実施形態によれば、複数のセンサ電極Ｓｅは、平面視において互いに重複しない位置に配置され、センサ電極Ｓｅの各々の電極部Ｅは第１方向Ｘ及び第２方向Ｙにマトリクス状に配置されており、自己容量方式でタッチ検出を行うことができる。また、２点以上の複数点でのタッチ検出も行うことができ、検出性能を向上することができる。

また、タッチ検出に必要な電極は、同一平面上に位置するセンサ電極Ｓｅであって、センサ電極Ｓｅと第３方向Ｚに対向する他の電極は不要である。また、同一平面内においても、センサ電極Ｓｅに隣接した他の電極を設ける必要もない。このため、センサＳＳを製造する工程を簡略化することができる。また、本実施形態の一構成例では、センサ電極Ｓｅは、表示装置ＤＳＰに必要な共通電極ＣＥと兼用することができるため、センサ電極Ｓｅを形成するために、別途の製造工程を追加する必要がない。

また、センサ電極Ｓｅは、第１部材からなる第１導電層Ｍ１と、第１部材とは異なる第２部材からなり第１導電層Ｍ１に積層された第２導電層Ｍ２とを備えている。センサ電極Ｓｅと共通電極ＣＥとが兼用される場合、第２導電層Ｍ２が共通電極ＣＥとして必要な領域に亘って配置されるに際して、第２導電層Ｍ２が第１導電層Ｍ１と比較して広範囲に配置される。このような場合であっても、第１導電層Ｍ１が第２導電層Ｍ２よりも低抵抗率の部材によって形成されることにより、センサ電極Ｓｅあるいは共通電極ＣＥを低抵抗化することができる。また、第２導電層Ｍ２が互いに分離された島状のサブ導電層ＭＳによって構成されている場合であっても、第１導電層Ｍ１は、互いに隣接するサブ導電層ＭＳを電気的に接続している。このため、第２導電層Ｍ２の形状にかかわらず、センサ電極Ｓｅとして要求される性能、及び、共通電極ＣＥとして要求される性能を実現することができる。

また、第２導電層Ｍ２を構成するサブ導電層ＭＳは、第２導電層Ｍ２のスリットＳＬによって分離されている。図１０に示した構成例では、スリットＳＬは、第１方向Ｘに延出した部分ＳＬＸ及び第２方向Ｙに延出した部分ＳＬＹを備えた格子状であり、部分ＳＬＸは第２方向Ｙに等ピッチで並び、また、部分ＳＬＹは第１方向Ｘに等ピッチで並んでいる。このため、センサ電極Ｓｅを備えた表示装置ＤＳＰにおいて、スリットＳＬあるいはセンサ電極Ｓｅの輪郭が視認されにくく、表示装置ＤＳＰに表示される画像の表示品位の劣化を抑制することができる。
また、スリットＳＬのうち、信号線Ｓに重複する部分ＳＬＹは、赤画素と青画素との間に位置している。このため、たとえ部分ＳＬＹを介して信号線Ｓと画素電極ＰＥとの間に不所望な漏洩電界が形成されたとしても、表示される画像への影響を軽減することができる。すなわち、赤色及び青色は、緑色と比較して比視感度が低いため、たとえ不所望な漏洩電界が赤画素及び青画素の液晶層ＬＣを誤作動させたとしても、表示ムラや混色といった表示品位の劣化を抑制することができる。なお、部分ＳＬＹのピッチは、スリットの視認性や漏洩電界の影響などを考慮すると、２〜３個の主画素ＭＰＸの長さであることが望ましい。

また、センサ電極Ｓｅの各々において、配線部Ｗは、電極部Ｅと比較して小さい幅に形成されている。このため、配線部Ｗ自体がタッチ検出用の電極として作用することを抑制することができ、誤検出を抑制することができる。また、センサ電極群ＳｅＧにおいて、センサ制御部１００の近傍に位置するセンサ電極Ｓｅの電極部Ｅの面積縮小を抑制することができる。図１０に示した構成例では、配線部Ｗの第１方向Ｘに沿った幅は、１個のサブ導電層ＭＳの幅と同等であり、２個の主画素ＭＰＸ分の長さに相当する。配線部Ｗの幅は、誤検出等の影響を考慮すると、１〜３個の主画素ＭＰＸ分の長さであることが望ましい。

次に、他の構成例について説明する。

図１２は、図１に示した表示パネルＰＮＬの他の構成例を示す断面図である。図１２に示した構成例は、図９に示した構成例と比較して、共通電極ＣＥ（センサ電極Ｓｅ）を構成する第２導電層ＭＬ２が第１導電層ＭＬ１の上に積層された点で相違している。すなわち、第１導電層ＭＬ１は、第２絶縁膜１２の上に位置している。また、第１導電層ＭＬ１は、信号線Ｓの直上に位置している。第２導電層ＭＬ２は、第１導電層ＭＬ１に直接積層され、第２絶縁膜１２の上にも位置している。
このような構成例においても、上記した構成例と同様の効果が得られる。

図１３は、センサ電極Ｓｅの他の構成例を示す平面図である。図１３に示した構成例は、図１０に示した構成例と比較して、センサ電極Ｓｅを構成する第２導電層Ｍ２が電極部Ｅ及び配線部Ｗに亘って連続的に形成されている点で相違している。すなわち、第２導電層Ｍ２は、センサ電極Ｓｅ毎に島状に形成され、電極部Ｅ及び配線部Ｗにおいて途切れることなく一体的に形成されている。換言すると、第２導電層Ｍ２は、センサ電極Ｓｅの輪郭に沿ったスリットＳＬによって分離されている。スリットＳＬの第１方向Ｘに延出した部分ＳＬＸは、第２方向Ｙに隣接するセンサ電極Ｓｅを分離するものである。スリットＳＬの第２方向Ｙに延出した部分ＳＬＹは、第１方向Ｘに隣接するセンサ電極Ｓｅを分離するものである。なお、図１１に示した構成例と同様に、部分ＳＬＸは走査線と重複し、部分ＳＬＹは信号線と重複し、第１導電層Ｍ１は部分ＭＸ及び部分ＭＹを備えた格子状に形成されている。
例えば、図示したセンサ電極Ｓｅ３２は、四角形状の電極部Ｅ３２と、第２方向Ｙに延出した配線部Ｗ３２とを備えている。センサ電極Ｓｅ３２の第２導電層Ｍ２は、スリットＳＬの部分ＳＬＸ１及びＳＬＸ２と、部分ＳＬＹ１乃至ＳＬＹ３とによって囲まれている。部分ＳＬＸ１は、電極部Ｅ２２及びＥ３２の間に位置している。部分ＳＬＸ２は、電極部Ｅ３２及びＥ４２の間に位置している。部分ＳＬＹ２は、電極部Ｅ４２と配線部Ｗ３２との間に位置している。部分ＳＬＹ３は、電極部Ｅ３２及び配線部Ｗ３２と、配線部Ｗ２２との間に位置している。第１導電層Ｍ１は、格子状に形成されているが、少なくとも配線部Ｗ３２の延出方向と平行な部分ＭＹを備えてれば良い。また、第１導電層Ｍ１は、スリットＳＬと重なる位置で途切れている。

また、センサ電極Ｓｅの各々の電極部Ｅにおいては、第２導電層Ｍ２は、その内部に点在するダミースリットＤＳＬを備えている。図示した例では、ダミースリットＤＳＬは、第２方向Ｙに延出している。第２方向Ｙに並んだダミースリットＤＳＬの間には、第１導電層Ｍ１の部分ＭＸが交差している。第１方向Ｘに並んだダミースリットＤＳＬの間には、第１導電層Ｍ１の部分ＭＹがダミースリットＤＳＬと平行に並んでいる。このようなダミースリットＤＳＬは、図１１に示したスリットＳＬの部分ＳＬＹと同一箇所に形成され、信号線Ｓと重複し、しかも、赤画素ＰＸ（Ｒ）と青画素ＰＸ（Ｂ）との間に位置するものである。ダミースリットＤＳＬは、等ピッチで第１方向Ｘに並んでいる。ダミースリットＤＳＬの一部は、図中のスリットＳＬＹ２及びＳＬＹ３と同一直線上に位置している。ダミースリットＤＳＬのピッチは、スリットＳＬＹ２及びＳＬＹ３のピッチと等しい。一例では、ダミースリットＤＳＬのピッチは２個の主画素ＭＰＸの長さ（あるいは、６個の副画素ＰＸの長さ）に相当する。
なお、ダミースリットＤＳＬは、第１方向Ｘに延出した部分を含んでいても良い。第１方向Ｘに延出した部分は、例えば、図１１に示したスリットＳＬの部分ＳＬＸと同一箇所に形成され、走査線Ｇと重複する。

このような構成例によれば、センサ電極Ｓｅの電極部Ｅ及び配線部Ｗが単一の第２導電層Ｍ２によって一体的に形成された構成において、ダミースリットＤＳＬが等ピッチで形成されている。このため、スリットＳＬあるいはセンサ電極Ｓｅの輪郭が視認されにくくすることができ、上記した構成例と同様の効果が得られる。また、第２導電層Ｍ２にダミースリットＤＳＬを形成したことによって、第２導電層Ｍ２自体が高抵抗化したとしても、格子状の第１導電層Ｍ１が第２導電層Ｍ２に積層されているため、センサ電極Ｓｅとして要求される性能を実現することができる。

図１４は、センサ電極Ｓｅの他の構成例を示す平面図である。図１４に示した構成例は、図１３に示した構成例と比較して、センサ電極Ｓｅを構成する第１導電層Ｍ１がストライプ状に形成されている点で相違している。すなわち、第１導電層Ｍ１は、部分ＭＹのみを備え、図１３などに示した部分ＭＸを備えていない。
このような構成例においても、上記した構成例と同様の効果が得られる。

図１５は、本実施形態のセンサＳＳの他の構成例を示す図である。図１５に示した構成例は、図３に示した構成例と比較して、第２方向Ｙに並んだセンサ電極Ｓｅにおいて、配線部Ｗ及び電極部Ｅの繋がる位置が交互に逆転する点で相違している。すなわち、図３に示した構成例では、すべてのセンサ電極Ｓｅの配線部Ｗは、電極部Ｅの同一側に位置する角部（図示した例では電極部Ｅの右下の角部）に接続されている。これに対して、図１５に示した構成例では、例えば、第２方向Ｙに並んだセンサ電極Ｓｅ１２、Ｓｅ２２、Ｓｅ３２、Ｓｅ４２に着目すると、配線部Ｗ１２は電極部Ｅ１２の右下の角部に接続され、配線部Ｗ２２は電極部Ｅ２２の左下の角部に接続され、配線部Ｗ３２は電極部Ｅ３２の右下の角部に接続され、配線部Ｗ４２は電極部Ｅ４２の左下の角部に接続されている。なお、第１方向Ｘに並んだセンサ電極Ｓｅ１１乃至Ｓｅ１４に着目すると、いずれも配線部Ｗは電極部の右下の角部に接続されている。
このような構成例においても、上記した構成例と同様の効果が得られる。

図１６は、本実施形態のセンサＳＳの他の構成例を示す図である。図１６に示した構成例は、図１５に示した構成例と比較して、第１方向Ｘ及び第２方向Ｙに並んだセンサ電極Ｓｅにおいて、配線部Ｗ及び電極部Ｅの繋がる位置が交互に逆転する点で相違している。図示した例では、第２方向Ｙに並んだセンサ電極Ｓｅ１１、Ｓｅ２１、Ｓｅ３１、Ｓｅ４１は、第２方向Ｙに並んだセンサ電極Ｓｅ１２、Ｓｅ２２、Ｓｅ３２、Ｓｅ４２と鏡像（あるいは、センサ電極Ｓｅ１１及びＳｅ１２の間を通る軸に関して線対称）の関係にある。
より具体的には、配線部Ｗ１１は電極部Ｅ１１の左下の角部に接続され、配線部Ｗ２１は電極部Ｅ２１の右下の角部に接続され、配線部Ｗ３１は電極部Ｅ３１の左下の角部に接続され、配線部Ｗ４１は電極部Ｅ４１の右下の角部に接続されている。配線部Ｗ１２は電極部Ｅ１２の右下の角部に接続され、配線部Ｗ２２は電極部Ｅ２２の左下の角部に接続され、配線部Ｗ３２は電極部Ｅ３２の右下の角部に接続され、配線部Ｗ４２は電極部Ｅ４２の左下の角部に接続されている。
このような構成例においても、上記した構成例と同様の効果が得られる。

図１７は、本実施形態のセンサＳＳの他の構成例を示す図である。図１７に示した構成例は、上記の各構成例と比較して、センサ電極Ｓｅの形状が相違している。図示した例では、センサ電極Ｓｅ５１は、１個の電極部Ｅ５１の２つの角部にそれぞれ配線部Ｗ５１１及びＷ５１２が接続された略Ｕ字状に形成されている。センサ電極Ｓｅ５２は、配線部Ｗ５１１及びＷ５１２の間に位置し、電極部Ｅ５２の２つの角部にそれぞれ配線部Ｗ５２１及びＷ５２２が接続された略Ｕ字状に形成されている。センサ電極Ｓｅ５３は、配線部Ｗ５２１及びＷ５２２に位置し、電極部Ｅ５３の中央部に配線部Ｗ５３が接続された略Ｔ字状に形成されている。センサ電極Ｓｅ５４の電極部Ｅ５４は配線部Ｗ５２１及びＷ５３の間に位置し、センサ電極Ｓｅ５５の電極部Ｅ５５は配線部Ｗ５２２及びＷ５３の間に位置している。
このような構成例においても、上記した構成例と同様の効果が得られる。

図１８は、本実施形態のセンサＳＳの他の構成例を示す図である。図１８に示した構成例は、上記の各構成例と比較して、センサ電極Ｓｅの各々が第１方向Ｘに延出した配線部を有する点で相違している。センサ電極Ｓｅ６１乃至６６は、第１方向Ｘに並んでいる。図示した例では、センサ電極Ｓｅ６３、Ｓｅ６２、Ｓｅ６１は、それぞれセンサ電極Ｓｅ６４、Ｓｅ６５、Ｓｅ６６と鏡像（あるいは、センサ電極Ｓｅ６３及びＳｅ６４の間を通る軸に関して線対称）の関係にある。センサ電極Ｓｅ６１乃至６３は、異なる面積を有している。センサ電極Ｓｅ６１は、電極部Ｅ６１及び配線部Ｗ６１を備えている。配線部Ｗ６１は、電極部Ｅ６１の左上の角部に接続され、第１方向Ｘに延出している。センサ電極Ｓｅ６２は、電極部Ｅ６１と第１方向Ｘに並んだ電極部Ｅ６２、及び、第１方向Ｘに延出した配線部Ｗ６２を備えている。電極部Ｅ６２及び配線部Ｗ６２は、配線部Ｗ６１と第２方向Ｙに並んでいる。配線部Ｗ６２は、電極部Ｅ６２の左上の角部に接続されている。センサ電極Ｓｅ６３の電極部Ｅ６３は、電極部Ｅ６２と第１方向Ｘに並び、且つ、配線部Ｗ６２と第２方向Ｙに並んでいる。センサ電極Ｓｅ６１乃至６６の各々に接続されたリード線Ｌ６１乃至Ｌ６６は、センサ電極群ＳｅＧが設けられる領域の外側に引き出され、第２方向Ｙに沿って延出し、センサ制御部１００に接続されている。
なお、本構成例におけるセンサ電極Ｓｅについては、図１５に示した構成例と同様に、第１方向Ｘに並んだセンサ電極Ｓｅにおいて配線部及び電極部Ｅの繋がる位置が交互に逆転しても良いし、図１６に示した構成例と同様に、第１方向Ｘ及び第２方向Ｙに並んだセンサ電極Ｓｅにおいて配線部及び電極部Ｅの繋がる位置が交互に逆転しても良いし、図１７に示した構成例と同様のセンサ電極Ｓｅの形状が適用されても良い。

図１９は、図１８に示したセンサ電極Ｓｅ６１乃至６３の構成例を示す平面図である。図１３に示した構成例と同様に、センサ電極Ｓｅを構成する第２導電層Ｍ２は、電極部Ｅ及び配線部Ｗに亘って連続的に形成されている。第１導電層Ｍ１は、第２導電層Ｍ２に積層され、部分ＭＸ及び部分ＭＹを備えた格子状に形成されている。なお、第１導電層Ｍ１は、少なくとも配線部Ｗの延出方向と平行な部分ＭＸを備えていればよく、部分ＭＹは省略しても良い。但し、電極部Ｅにおいては、その低抵抗化を図る観点で第１導電層Ｍ１は格子状に形成されていることが望ましい。また、センサ電極Ｓｅの各々の電極部Ｅ及び配線部Ｗにおいては、第２導電層Ｍ２は、その内部に点在するダミースリットＤＳＬを備えている。ダミースリットＤＳＬは、第２方向Ｙに延出しているが、第１方向Ｘに延出した部分を含んでいても良い。
なお、センサ電極Ｓｅは、図１０に示した構成例と同様に、複数のサブ導電層ＭＳからなる第２導電層Ｍ２と、これらのサブ導電層ＭＳを接続する格子状の第１導電層Ｍ１とを備えていても良い。

このような構成例においても、上記した構成例と同様の効果が得られる。加えて、第１方向Ｘの長さよりも第２方向Ｙの長さの方が長い縦長領域にセンサ電極群ＳｅＧが設けられる場合、横長領域にセンサ電極群ＳｅＧが設けられる場合と比較して、第１方向Ｘに並ぶセンサ電極Ｓｅの個数が少ない。このような場合に、第１方向Ｘに延出した配線部Ｗを適用することで、第１方向Ｘに隣接する電極部Ｅの間に配線部Ｗを設置するための領域を確保する必要がなくなり、電極部Ｅの面積を大きく確保することができるとともに、センサ電極Ｓｅの各々における設置面積の差を小さくすることができる。なお、センサ電極Ｓｅの各々とセンサ制御部１００との接続は、センサ電極群ＳｅＧの周囲に引き出されたリード線Ｌによってなされる。リード線Ｌは、第１導電層Ｍ１と同様に、比較的低抵抗な金属材料を用いて形成可能であるため、配線長が伸びることによる配線抵抗の増大を抑制できる。

次に、他の構成例について説明する。ここでは、信号線Ｓがセンサ電極Ｓｅの補助配線として適用される構成例について説明する。

図２０は、本実施形態のセンサＳＳの他の構成例を示す図である。センサ電極Ｓｅ７１乃至７５は、第２方向Ｙに並び、それぞれリード線Ｌ７１乃至Ｌ７５に接続されている。リード線Ｌ７３乃至Ｌ７５は、センサ電極に対して一端側（センサ制御部１００、信号線駆動部ＳＤなどが設けられる側）に位置し、配線部Ｗ７３及びＷ７４は、一端側に向かって第２方向Ｙに延出している。リード線Ｌ７１及びＬ７２は、センサ電極に対して他端側（センサ制御部１００、信号線駆動部ＳＤなどとは反対側）に位置し、配線部Ｗ７２は、他端側に向かって第２方向Ｙに延出している。

信号線Ｓ１乃至Ｓ７は、一端側から他端側まで第２方向Ｙに延出している。選択回路ＭＰは、一端側に位置し、信号線と、信号線駆動部ＳＤまたはセンサ制御部１００との接続を選択的に切り替える機能を有している。また、補助選択回路ＳＭＰは、信号線Ｓ１乃至Ｓ７の他端側に位置し、信号線Ｓ１乃至Ｓ７と、リード線Ｌ７１及びＬ７２との接続を選択的に切り替える機能を有している。

例えば、画像を表示する表示期間においては、選択スイッチＳＳＷ１は、信号線駆動部ＳＤに接続される。そして、選択スイッチＳＳＷ１１は、導通状態となり、信号線駆動部ＳＤと、信号線Ｓ１とを順次接続する。このとき、他の選択スイッチＳＳＷ１２及びＳＳＷ１３は、非導通状態である。そして、選択スイッチＳＳＷ１１に続いて、選択スイッチＳＳＷ１２及びＳＳＷ１３が順次導通状態となり、それぞれ導通状態となったタイミングで、信号線Ｓ２及びＳ３が信号線駆動部ＳＤと接続される。このとき、補助選択回路ＳＭＰにおける選択スイッチＳＳＷ２１乃至ＳＳＷ２３は、いずれも非導通状態となっている。
タッチ検出を行う検出期間においては、選択スイッチＳＳＷ１は、センサ制御部１００と接続される。そして、選択スイッチＳＳＷ１１乃至ＳＳＷ１３は、同時に導通状態となる。また、補助選択回路ＳＭＰにおける選択スイッチＳＳＷ２１乃至ＳＳＷ２３も、同時に導通状態となり、信号線Ｓ１乃至Ｓ３がリード線Ｌ７１と接続される。これにより、センサ電極Ｓｅ７１は、信号線Ｓ１乃至Ｓ３、及び、リード線Ｌ７１を介して、センサ制御部１００と電気的に接続される。センサ制御部１００は、センサ電極Ｓｅ７１をセンサ信号によって駆動し、検出信号を得ることができる。同様に、センサ電極Ｓｅ７２は、信号線Ｓ４乃至Ｓ７、及び、リード線Ｌ７２を介して、センサ制御部１００と電気的に接続される。なお、センサ電極Ｓｅ７３乃至Ｓｅ７５については、それぞれリード線Ｌ７３乃至Ｌ７５を介してセンサ制御部１００と電気的に接続される。

このような構成例においても、上記した構成例と同様の効果が得られる。加えて、センサ制御部１００から離間した他端側に位置するセンサ電極Ｓｅは、補助配線として機能する信号線Ｓを介してセンサ制御部１００と接続されることができ、すべてのセンサ電極Ｓｅの配線部Ｗをセンサ制御部１００に向けて引き出した図３に示した構成例と比較して、各センサ電極Ｓｅの電極部Ｅの面積を大きく確保することができるとともに、センサ電極Ｓｅの各々における設置面積の差を小さくすることができる。また、信号線Ｓを補助配線として利用できるため、別個の配線を配置する必要がない。また、信号線Ｓは、比較的低抵抗な金属材料を用いて形成されているため、配線抵抗の増大を抑制できる。

図２１は、本実施形態のセンサＳＳの他の構成例を示す図である。図２１に示した構成例は、図２０に示した構成例と比較して、走査線Ｇがセンサ電極Ｓｅの補助配線として適用される点で相違している。センサ電極Ｓｅ８１乃至８５は、第１方向Ｘに並び、それぞれリード線Ｌ８１乃至Ｌ８５に接続されている。リード線Ｌ８１乃至Ｌ８３は、センサ電極に対して一端側（図中の左側、あるいは、走査線駆動部ＧＤなどが設けられる側）に位置し、配線部Ｗ８２及びＷ８３は、一端側に向かって第１方向Ｘに延出している。リード線Ｌ８４及びＬ８５は、センサ電極に対して他端側（走査線駆動部ＧＤなどとは反対側）に位置し、配線部Ｗ８４は、他端側に向かって第１方向Ｘに延出している。

走査線Ｇ１乃至Ｇ７は、一端側から他端側まで第１方向Ｘに延出している。走査線用の選択回路ＭＰＧは、一端側に位置し、走査線Ｇ１及びＧ５と、走査線駆動部ＧＤまたはセンサ制御部１００との接続を選択的に切り替える機能を有している。また、走査線用の補助選択回路ＳＭＰＧは、他端側に位置し、走査線Ｇ１及びＧ５と、リード線Ｌ８４及びＬ８５とのそれぞれの接続を選択的に切り替える機能を有している。

例えば、画像を表示する表示期間においては、選択回路ＭＰＧの選択スイッチＳＳＷ３１は、走査線駆動部ＧＤに接続される。これにより、走査線Ｇ１が走査線駆動部ＧＤと接続される。このとき、補助選択回路ＳＭＰＧの選択スイッチＳＳＷ３２は、非導通状態となっている。なお、他の走査線Ｇ２乃至Ｇ７は、選択スイッチを介さずに走査線駆動部ＧＤに接続されているが、走査線Ｇ１と同様に、選択スイッチを介して走査線駆動部ＧＤと接続される構成が適用されても良い。
タッチ検出を行う検出期間においては、選択スイッチＳＳＷ３１は、センサ制御部１００と接続される。そして、選択スイッチＳＳＷ３２も導通状態となり、走査線Ｇ１がリード線Ｌ８４と接続される。これにより、センサ電極Ｓｅ８４は、走査線Ｇ１及びリード線Ｌ８４を介して、センサ制御部１００と電気的に接続される。センサ制御部１００は、センサ電極Ｓｅ８４をセンサ信号によって駆動し、検出信号を得ることができる。同様に、センサ電極Ｓｅ８５は、走査線Ｇ５及びリード線Ｌ８５を介して、センサ制御部１００と電気的に接続される。なお、センサ電極Ｓｅ８１乃至Ｓｅ８３については、それぞれリード線Ｌ８１乃至Ｌ８３を介してセンサ制御部１００と電気的に接続される。
このような構成例においても、図２０に示した構成例と同様の効果が得られる。

図２２は、本実施形態のセンサＳＳの他の構成例を示す図である。図２２に示した構成例は、上記した構成例と比較して、センサ電極Ｓｅとセンサ制御部１００との間に、センサ用の選択回路ＭＰＳを備えた点で相違している。選択回路ＭＰＳは、例えば、センサ電極Ｓｅ９１乃至９４に対応して、選択スイッチＳＳＷ９１乃至ＳＳＷ９４を備えている。
検出期間において、選択スイッチＳＳＷ９１は、導通状態となり、センサ電極Ｓｅ９１とセンサ制御部１００とを接続する。このとき、他の選択スイッチＳＳＷ９２及びＳＳＷ９４は、非導通状態である。センサ制御部１００は、センサ電極Ｓｅ９１をセンサ信号によって駆動し、検出信号を得ることができる。その後、選択スイッチＳＳＷ９１は非導通状態となる一方で、選択スイッチＳＳＷ９２が導通状態となり、センサ制御部１００は、センサ電極Ｓｅ９２を駆動することができる。同様にして、センサ制御部１００は、センサ電極Ｓｅ９３及び９４も順次駆動することができる。
このような構成例においても、上記した構成例と同様の効果が得られる。加えて、センサ制御部１００は、１つのチャネルで複数のセンサ電極Ｓｅを駆動することができ、センサ制御部１００のチャネル数を削減することができる。

図２３は、本実施形態のセンサＳＳの他の構成例を示す図である。図２３に示した構成例は、上記した構成例と比較して、センサ電極Ｓｅの第３方向Ｚに対向する位置に、基準電位（例えば、接地電位）の電極層ＥＬが設けられた点で相違している。電極層ＥＬは、図示した例では、バックライトユニットＢＬの裏面に設けられているが、表示装置ＤＳＰの表示面側に位置するカバー部材などに設けられても良いし、バックライトユニットＢＬの金属フレームや、バックライトユニットＢＬ及び表示装置ＤＳＰを収容する金属フレームを導電層ＥＬとして利用しても良い。センサ制御部１００は、このような電極層ＥＬとセンサ電極Ｓｅとの第３方向Ｚに沿ったギャップの変化に起因した容量変化に基づく信号を検出することにより、表示パネルＰＮＬを押し込む圧力の有無、圧力の大きさ、加圧された領域の位置情報などを検出することができる。
なお、電極層ＥＬとセンサ電極Ｓｅとの第３方向Ｚに沿ったギャップを変化させる層としては、空気層やクッション層などを有していても良い。

以上説明したように、本実施形態によれば、検出性能を向上することが可能なセンサ及びセンサ付き表示装置を提供することができる。

なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

本実施形態では、表示装置ＤＳＰが液晶表示装置である場合について説明したが、これに限らない。表示装置ＤＳＰが有機ＥＬ素子を有する有機ＥＬ表示装置である場合、有機ＥＬ素子は、上記の画素電極ＰＥと、画素電極ＰＥと対向する共通電極ＣＥと、画素電極ＰＥ及び共通電極ＣＥの間に位置する発光層とを備え、上記した第１基板ＳＵＢ１に備えられる。このような有機ＥＬ表示装置では、発光層が表示機能層として機能し、共通電極ＣＥは、センサ電極Ｓｅとして機能する。

ＳＳ…センサ
ＳｅＧ…センサ電極群
Ｓｅ…センサ電極 Ｅ…電極部 Ｗ…配線部
Ｍ１…第１導電層 Ｍ２…第２導電層
ＳＬ…スリット ＤＳＬ…ダミースリット
ＤＳＰ…表示装置
ＳＵＢ１…第１基板 ＳＵＢ２…第２基板 ＬＣ…液晶層（表示機能層）

Claims (20)

1. 画像を表示する表示領域において各画素に配置された画素電極と、走査線と、信号線と、を備えた第１基板と、
   前記第１基板に対向する第２基板と、
   前記画素電極と前記第２基板との間に位置する表示機能層と、
   複数のセンサ電極を備えたセンサ電極群と、を備え、
   前記センサ電極群は、第１電極部及び前記第１電極部に繋がった第１配線部を備えた第１センサ電極と、第２電極部及び前記第２電極部に繋がった第２配線部を備えた第２センサ電極と、を備え、
   前記第１センサ電極及び前記第２センサ電極の各々は、複数の前記画素電極と対向し、
   前記第１センサ電極は、前記第２センサ電極と平面視において重複しない位置に配置され、
   前記第１センサ電極及び前記第２センサ電極の各々は、第１部材からなる第１導電層と、前記第１部材とは異なる第２部材からなり前記第１導電層に積層された第２導電層と、を備え、
   前記第２導電層は、前記走査線及び前記信号線のうちの少なくとも一方に沿って延出したスリットを有する、センサ付き表示装置。
2. さらに、前記第１配線部及び前記第２配線部の各々に接続されたセンサ制御部を備え、
   前記センサ制御部は、前記第１センサ電極及び前記第２センサ電極の各々に対してセンサ信号を供給し、前記センサ信号が供給された前記第１センサ電極及び前記第２センサ電極の各々に生じた容量の変化を示す検出信号を読取る、請求項１に記載のセンサ付き表示装置。
3. 前記第１部材は金属材料であり、前記第２部材は透明導電材料である、請求項１または２に記載のセンサ付き表示装置。
4. 前記第１電極部及び前記第２電極部は、第１方向に並び、
   前記第１配線部は、前記第２電極部及び前記第２配線部と、第１方向に交差する第２方向に並んでいる、請求項１乃至３のいずれか１項に記載のセンサ付き表示装置。
5. 前記第１配線部及び前記第２配線部において、前記第１導電層は、互いに交差する第１方向及び第２方向のうちの少なくとも一方に延出している、請求項１乃至４のいずれか１項に記載のセンサ付き表示装置。
6. 前記第１導電層は、前記走査線及び前記信号線のうちの少なくとも一方に沿って延出している、請求項１乃至５のいずれか１項に記載のセンサ付き表示装置。
7. 前記表示領域は、赤画素、緑画素、及び、青画素を備え、
   前記第１導電層は、前記赤画素と前記緑画素との間、及び、前記緑画素と前記青画素との間の少なくとも一方に位置している、請求項１乃至６のいずれか１項に記載のセンサ付き表示装置。
8. 前記第２導電層の前記スリットは、赤画素と青画素との間に位置している、請求項１に記載のセンサ付き表示装置。
9. 前記第２導電層の幅は、前記第１導電層の幅よりも広い、請求項１乃至８のいずれか１項に記載のセンサ付き表示装置。
10. 前記第１配線部及び前記第２配線部において、前記第２導電層は、前記第１導電層と平行に延出している、請求項１乃至９のいずれか１項に記載のセンサ付き表示装置。
11. 画像を表示する表示領域において各画素に配置された画素電極を備えた第１基板と、
    前記第１基板に対向する第２基板と、
    前記画素電極と前記第２基板との間に位置する表示機能層と、
    複数のセンサ電極を備えたセンサ電極群と、を備え、
    前記センサ電極群は、第１電極部及び前記第１電極部に繋がった第１配線部を備えた第１センサ電極と、第２電極部及び前記第２電極部に繋がった第２配線部を備えた第２センサ電極と、を備え、
    前記第１センサ電極及び前記第２センサ電極の各々は、複数の前記画素電極と対向し、
    前記第１センサ電極は、前記第２センサ電極と平面視において重複しない位置に配置され、
    前記第１センサ電極及び前記第２センサ電極の各々は、第１部材からなる第１導電層と、前記第１部材とは異なる第２部材からなり前記第１導電層に積層された第２導電層と、を備え、
    前記第１配線部及び前記第２配線部において、前記第２導電層は、前記第１導電層の延出方向に並んだ複数のサブ導電層を備え、前記サブ導電層の各々が前記第１導電層によって電気的に接続されている、センサ付き表示装置。
12. 画像を表示する表示領域において各画素に配置された画素電極を備えた第１基板と、
    前記第１基板に対向する第２基板と、
    前記画素電極と前記第２基板との間に位置する表示機能層と、
    複数のセンサ電極を備えたセンサ電極群と、を備え、
    前記センサ電極群は、第１電極部及び前記第１電極部に繋がった第１配線部を備えた第１センサ電極と、第２電極部及び前記第２電極部に繋がった第２配線部を備えた第２センサ電極と、を備え、
    前記第１センサ電極及び前記第２センサ電極の各々は、複数の前記画素電極と対向し、
    前記第１センサ電極は、前記第２センサ電極と平面視において重複しない位置に配置され、
    前記第１センサ電極及び前記第２センサ電極の各々は、第１部材からなる第１導電層と、前記第１部材とは異なる第２部材からなり前記第１導電層に積層された第２導電層と、を備え、
    前記第１電極部及び前記第２電極部の各々における前記第１導電層は、同一直線上に位置し、且つ、前記第１電極部と前記第２電極部との間で分離されている、センサ付き表示装置。
13. 画像を表示する表示領域において各画素に配置された画素電極を備えた第１基板と、
    前記第１基板に対向する第２基板と、
    前記画素電極と前記第２基板との間に位置する表示機能層と、
    複数のセンサ電極を備えたセンサ電極群と、を備え、
    前記センサ電極群は、第１電極部及び前記第１電極部に繋がった第１配線部を備えた第１センサ電極と、第２電極部及び前記第２電極部に繋がった第２配線部を備えた第２センサ電極と、を備え、
    前記第１センサ電極及び前記第２センサ電極の各々は、複数の前記画素電極と対向し、
    前記第１センサ電極は、前記第２センサ電極と平面視において重複しない位置に配置され、
    前記第１センサ電極及び前記第２センサ電極の各々は、第１部材からなる第１導電層と、前記第１部材とは異なる第２部材からなり前記第１導電層に積層された第２導電層と、を備え、
    前記第１電極部及び前記第２電極部において、前記第２導電層は、複数のサブ導電層を備え、前記サブ導電層の各々が前記第１導電層によって電気的に接続されている、センサ付き表示装置。
14. 画像を表示する表示領域において各画素に配置された画素電極を備えた第１基板と、
    前記第１基板に対向する第２基板と、
    前記画素電極と前記第２基板との間に位置する表示機能層と、
    複数のセンサ電極を備えたセンサ電極群と、を備え、
    前記センサ電極群は、第１電極部及び前記第１電極部に繋がった第１配線部を備えた第１センサ電極と、第２電極部及び前記第２電極部に繋がった第２配線部を備えた第２センサ電極と、を備え、
    前記第１センサ電極及び前記第２センサ電極の各々は、複数の前記画素電極と対向し、
    前記第１センサ電極は、前記第２センサ電極と平面視において重複しない位置に配置され、
    前記第１センサ電極及び前記第２センサ電極の各々は、第１部材からなる第１導電層と、前記第１部材とは異なる第２部材からなり前記第１導電層に積層された第２導電層と、を備え、
    前記第１電極部及び前記第２電極部の各々において、前記第２導電層は、その内部に点在するダミースリットを備え、前記ダミースリットは、互いに交差する第１方向及び第２方向のうちの少なくとも一方に延出している、センサ付き表示装置。
15. 前記第１基板は、さらに、走査線及び信号線を備え、
    前記ダミースリットは、前記走査線及び前記信号線のうちの少なくとも一方に沿って延出している、請求項１４に記載のセンサ付き表示装置。
16. 前記第２導電層の前記ダミースリットは、赤画素と青画素との間に位置している、請求項１４に記載のセンサ付き表示装置。
17. 画像を表示する表示領域において各画素に配置された画素電極を備えた第１基板と、
    前記第１基板に対向する第２基板と、
    前記画素電極と前記第２基板との間に位置する表示機能層と、
    複数のセンサ電極を備えたセンサ電極群と、を備え、
    前記センサ電極群は、第１電極部及び前記第１電極部に繋がった第１配線部を備えた第１センサ電極と、第２電極部及び前記第２電極部に繋がった第２配線部を備えた第２センサ電極と、を備え、
    前記第１センサ電極及び前記第２センサ電極の各々は、複数の前記画素電極と対向し、
    前記第１センサ電極は、前記第２センサ電極と平面視において重複しない位置に配置され、
    前記第１センサ電極及び前記第２センサ電極の各々は、第１部材からなる第１導電層と、前記第１部材とは異なる第２部材からなり前記第１導電層に積層された第２導電層と、を備え、
    前記第１配線部は、一端側に引き出され、
    前記第２配線部は、前記一端側とは反対の他端側に引き出され、前記一端側から前記他端側まで延出する補助配線と電気的に接続されている、センサ付き表示装置。
18. ベース基板と、
    前記ベース基板上に位置する複数のセンサ電極を備えたセンサ電極群と、を備え、
    前記センサ電極群は、第１電極部及び前記第１電極部に繋がった第１配線部を備えた第１センサ電極と、第２電極部及び前記第２電極部に繋がった第２配線部を備えた第２センサ電極と、を備え、
    前記第１センサ電極は、前記第２センサ電極と平面視において重複しない位置に配置され、
    前記第１センサ電極及び前記第２センサ電極の各々は、第１部材からなる第１導電層と、前記第１部材とは異なる第２部材からなり前記第１導電層に積層された第２導電層と、を備え、
    前記第１電極部及び前記第２電極部の各々における前記第１導電層は、同一直線上に位置し、且つ、前記第１電極部と前記第２電極部との間で分離されている、センサ。
19. ベース基板と、
    前記ベース基板上に位置する複数のセンサ電極を備えたセンサ電極群と、を備え、
    前記センサ電極群は、第１電極部及び前記第１電極部に繋がった第１配線部を備えた第１センサ電極と、第２電極部及び前記第２電極部に繋がった第２配線部を備えた第２センサ電極と、を備え、
    前記第１センサ電極は、前記第２センサ電極と平面視において重複しない位置に配置され、
    前記第１センサ電極及び前記第２センサ電極の各々は、第１部材からなる第１導電層と、前記第１部材とは異なる第２部材からなり前記第１導電層に積層された第２導電層と、を備え、
    前記第１電極部及び前記第２電極部において、前記第２導電層は、複数のサブ導電層を備え、前記サブ導電層の各々が前記第１導電層によって電気的に接続されている、センサ。
20. ベース基板と、
    前記ベース基板上に位置する複数のセンサ電極を備えたセンサ電極群と、を備え、
    前記センサ電極群は、第１電極部及び前記第１電極部に繋がった第１配線部を備えた第１センサ電極と、第２電極部及び前記第２電極部に繋がった第２配線部を備えた第２センサ電極と、を備え、
    前記第１センサ電極は、前記第２センサ電極と平面視において重複しない位置に配置され、
    前記第１センサ電極及び前記第２センサ電極の各々は、第１部材からなる第１導電層と、前記第１部材とは異なる第２部材からなり前記第１導電層に積層された第２導電層と、を備え、
    前記第１電極部及び前記第２電極部の各々において、前記第２導電層は、その内部に点在するダミースリットを備え、前記ダミースリットは、互いに交差する第１方向及び第２方向のうちの少なくとも一方に延出している、センサ。
    

Images