CN104766804A - 薄膜晶体管及其制备方法、阵列基板和显示装置 - Google Patents

薄膜晶体管及其制备方法、阵列基板和显示装置 Download PDF

Info

Publication number
CN104766804A
CN104766804A CN201510203209.2A CN201510203209A CN104766804A CN 104766804 A CN104766804 A CN 104766804A CN 201510203209 A CN201510203209 A CN 201510203209A CN 104766804 A CN104766804 A CN 104766804A
Authority
CN
China
Prior art keywords
protective layer
film transistor
thin
layer
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510203209.2A
Other languages
English (en)
Inventor
刘建宏
詹裕程
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510203209.2A priority Critical patent/CN104766804A/zh
Publication of CN104766804A publication Critical patent/CN104766804A/zh
Priority to US15/075,439 priority patent/US20160315197A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种薄膜晶体管及其制备方法、阵列基板和显示装置，其中，该薄膜晶体管的制备方法包括：在衬底基板的上方连续沉积非晶硅薄膜和保护层薄膜；对非晶硅薄膜进行退火处理，以使得非晶硅薄膜转化为多晶硅薄膜；对多晶硅薄膜和保护层薄膜进行一次构图工艺，多晶硅薄膜图案化为有源层，保护层薄膜图案化为保护层。在本发明的技术方案中，由于在形成有源层的同时还在有源层的上方形成了保护层，该保护层可对有源层起到保护作用，以在将基板移至下一生产流程的过程中避免有源层被污染。与此同时，由于有源层在运输过程中不会被污染，因此在下一生产流程开始之前无需对有源层进行预清理的工序，从而可缩短整个生产周期。

Description

薄膜晶体管及其制备方法、阵列基板和显示装置
技术领域
本发明涉及显示技术领域，特别涉及一种薄膜晶体管及其制备方法、阵列基板和显示装置。
背景技术
一般，显示面板包括阵列基板以及与阵列基板相对设置的对盒基板，其中阵列基板包括：衬底基板和位于衬底基板上的薄膜晶体管(Thin-film Transistor，简称TFT)。其中，低温多晶硅(LowTemperature Poly-Silicon，简称LTPS)薄膜晶体管凭借较优的稳定性和较高的迁移率，获得了大多数面板厂商的支持。
在实际的生产过程中，需要经过多道生产流程才能制备出该LTPS-TFT。其中，在完成有源层(材料为多晶硅)工艺之后，需要将该基板转移到下一生产流程对应的设备处。然而，在转移过程中，该有源层的表面会暴露于空气中，此时有源层的表面可能会收到污染，从而对TFT的性能造成影响。为避免有源层被污染而导致TFT的性能出现问题，则会在下一道生产流程开始之前对有源层的表面进行预清理。
然而，上述预清理过程不但需要耗费大量时间，造成生产周期变长，而且在待预清理处理完成之后，有源层仍会有一段时间暴露于空气中，此时难免会出现二次污染。
发明内容
本发明提供一种薄膜晶体管及其制备方法、阵列基板和显示装置，可在有源层生产流程结束且在转入至下一道生产流程的过程中，有效的避免有源层被污染，从而可在下一道生产流程开始之前省去对有源层进行预清理的工序，进而缩短生产周期。
为实现上述目的，本发明提供一种薄膜晶体管的制备方法，包括：
在衬底基板的上方连续沉积非晶硅薄膜和保护层薄膜；
对所述非晶硅薄膜进行退火处理，以使得所述非晶硅薄膜转化为多晶硅薄膜；
对所述多晶硅薄膜和所述保护层薄膜进行一次构图工艺，将所述多晶硅薄膜图案化为有源层，所述保护层薄膜图案化为保护层。
可选地，所述薄膜晶体管为顶栅型薄膜晶体管，所述对所述多晶硅薄膜和所述保护层薄膜进行一次构图工艺的步骤之后还包括：
在所述保护层上方形成栅绝缘层；
在所述栅绝缘层的上方形成栅极；
在所述栅极的上方形成钝化层；
在所述钝化层、所述栅绝缘层和所述保护层上对应所述有源层的两端位置分别形成第一过孔和第二过孔；
在所述钝化层上形成源极和漏极，所述源极通过所述第一过孔与所述有源层连接，所述漏极通过所述第二过孔与所述有源层连接。
可选地，所述在衬底基板的上方连续沉积非晶硅薄膜和保护层薄膜的步骤之前还包括：
在所述衬底基板的上方形成缓冲层。
可选地，所述薄膜晶体管为底栅型薄膜晶体管，所述在衬底基板的上方连续沉积非晶硅薄膜和保护层薄膜的步骤之前还包括：
在所述衬底基板的上方形成栅极；
在所述栅极的上方形成栅绝缘层；
所述对所述多晶硅薄膜和所述保护层薄膜进行一次构图工艺的步骤之后还包括：
在所述保护层上对应所述有源层的两端位置分别形成第三过孔和第四过孔；
在所述保护层的上方形成源极和漏极，所述源极通过所述第三过孔与所述有源层连接，所述漏极通过所述第四过孔与所述有源层连接。
可选地，所述对所述非晶硅薄膜进行退火处理的步骤之前还包括：
对所述非晶硅薄膜进行高温脱氢处理。
可选地，所述保护层的材料为氧化硅。
可选地，所述保护层的厚度为：30nm～40nm。
为实现上述目的，本发明还提供了一种薄膜晶体管，包括：形成于衬底基板上方的有源层和形成于所述有源层上方的保护层，所述保护层的图形与所述有源层的图形相同。
可选地，所述薄膜晶体管为顶栅型薄膜晶体管，所述薄膜晶体管还包括：
在所述保护层上方形成的栅绝缘层；
在所述栅绝缘层的上方形成的栅极；
所述栅极的上方形成的钝化层；
所述钝化层、所述栅绝缘层和所述保护层上对应所述有源层的两端位置分别形成有第一过孔和第二过孔，在所述钝化层上形成的源极和漏极，所述源极通过第一过孔与所述有源层连接，所述漏极通过所述第二过孔与所述有源层连接。
可选地，所述薄膜晶体管为底栅型薄膜晶体管，所述薄膜晶体管还包括：
在所述衬底基板的上方形成的栅极；
在所述栅极的上方形成的栅绝缘层；
所述保护层上对应所述有源层的两端位置分别形成有第三过孔和第四过孔，所述保护层上形成的源极和漏极，所述源极通过所述第三过孔与所述有源层连接，所述漏极通过所述第四过孔与所述有源层连接。
可选地，所述保护层的材料为氧化硅。
可选地，所述保护层的厚度为：30nm～40nm。
为实现上述目的，本发明还提供了一种阵列基板，包括：薄膜晶体管，所述薄膜晶体管采用上述的薄膜晶体管。
为实现上述目的，本发明还提供了一种显示装置，包括：阵列基板，所述阵列基板采用上述的阵列基板。
本发明具有以下有益效果：
本发明提供了一种薄膜晶体管及其制备方法、阵列基板和显示装置，其中该在衬底基板的上方连续沉积非晶硅薄膜和保护层薄膜；对非晶硅薄膜进行退火处理，以使得非晶硅薄膜转化为多晶硅薄膜；对多晶硅薄膜和保护层薄膜进行一次构图工艺，多晶硅薄膜图案化为有源层，保护层薄膜图案化为保护层。在本发明的技术方案中，由于连续沉积非晶硅薄膜和保护层薄膜，并通过退火工艺和一次构图工艺，同时形成有源层和保护层。该保护层可对有源层起到保护作用，以在将基板移至下一生产流程的过程中避免有源层被污染。与此同时，由于有源层在运输过程中不会被污染，因此在下一生产流程开始之前无需对有源层进行预清理的工序，从而可缩短整个生产周期。
附图说明
图1为本发明实施例一提供的一种薄膜晶体管的制备方法的流程图；
图2为在衬底基板的上方连续沉积非晶硅薄膜和保护层薄膜的示意图；
图3为形成有源层和保护层的结构示意图；
图4为本发明实施例二提供的薄膜晶体管的制备方法的流程图；
图5为在衬底基板上形成缓冲层的结构示意图；
图6为本发明实施例二中在保护层上方形成栅绝缘层的结构示意图；
图7为本发明实施例二中在栅绝缘层的上方形成栅极的结构示意图；
图8为本发明实施例二中在栅极的上方形成钝化层的结构示意图；
图9为本发明实施例二中形成第一过孔和第二过孔的结构示意图；
图10为本发明实施例二中在钝化层上形成源极和漏极的结构示意图；
图11为本发明实施例三提供的薄膜晶体管的制备方法的流程图；
图12为本发明实施例三中形成栅极和栅绝缘层的结构示意图；
图13本发明实施例三中形成第三过孔和第四过孔的结构示意图；
图14本发明实施例三中在保护层上形成源极和漏极的结构示意图。
具体实施方式
为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图对本发明提供的一种薄膜晶体管及其制备方法、阵列基板和显示装置进行详细描述。
图1为本发明实施例一提供的一种薄膜晶体管的制备方法的流程图，该薄膜晶体管的制备方法包括：
步骤101：在衬底基板的上方连续沉积非晶硅薄膜和保护层薄膜。
图2为在衬底基板的上方连续沉积非晶硅薄膜和保护层薄膜的示意图，如图2所示，通过等离子体增强化学气相沉积(PlasmaEnhanced Chemical Vapor Deposition，简称PECVD)方法在衬底基板1的上方连续沉积一层非晶硅薄膜2和一层保护层薄膜3。可选的，非晶硅薄膜2的厚度为40nm～50nm，保护层薄膜3的材料为氧化硅(化学式SiOX),保护层薄膜3的厚度为30nm～40nm.
步骤102：对非晶硅薄膜进行退火处理，以使得非晶硅薄膜转化为多晶硅薄膜。
在步骤102中，通过对步骤101中制备出的结构进行准分子激光退火(Excimer Laser Annealing，简称ELA)处理，以将非晶硅薄膜转化为多晶硅薄膜。
步骤103：对多晶硅薄膜和保护层薄膜进行一次构图工艺，多晶硅薄膜图案化为有源层，保护层薄膜图案化为保护层。
图3为形成有源层和保护层的结构示意图，如图3所示，利用原有的制备有源层的掩模板对多晶硅薄膜和保护层薄膜进一次构图工艺，以将晶硅薄膜2图案化为有源层4，保护层薄膜3图案化为保护层5，保护层5的形状与有源层4的形状形同，保护层5完全覆盖于有源层4的上方。由于该保护层5和有源层4可以利用现有的有源层掩模板进行一次构图工艺得以制备，因此无需为保护层配置单独的掩模板，从而可节约成本。
可选地，在步骤101和步骤102之间还包括：
步骤101a：对非晶硅薄膜进行高温脱氢处理。
具体地，将步骤101制备出的基板送往高温炉中进行高温处理，以达到脱氢(减少非晶硅薄膜2中氢的含量)的目的，一般将氢的含量控制在2％以内。
需要说明的是，本申请中的构图工艺是指包括了光刻胶涂敷、曝光、显影、刻蚀、光刻胶剥离等工艺。
在本实施例中，由于在形成有源层4的同时还在有源层4的上方形成了保护层5，该保护层5可对有源层4起到保护作用，以在将基板移至下一生产流程的过程中避免有源层被污染。与此同时，由于有源层4在运输过程中不会被污染，因此在下一生产流程开始之前无需对有源层4进行预清理的工序，从而可缩短整个生产周期。
本发明实施例一还提供了一种薄膜晶体管，该薄膜晶体管可采用采用上述步骤101～步骤103得以制备，该薄膜晶体管在制备过程的中间结构可参见图3所示，具体地，该薄膜晶体管包括：形成于衬底基板1上方的有源层4和形成于有源层4上方的保护层5，保护层5的图形与有源层4的图形相同。可选的，保护层薄膜3的材料为氧化硅(化学式SiOX),保护层薄膜3的厚度为30nm～40nm.
作为本发明的一种具体的实施方案，图4为本发明实施例二提供的薄膜晶体管的制备方法的流程图，如图4所示，该薄膜晶体管为顶栅型薄膜晶体管，该薄膜晶体管的制备方法包括：
步骤201：在衬底基板的上方形成缓冲层。
图5为在衬底基板上形成缓冲层的结构示意图，如图5所示，通过PECVD方法在衬底基板的上方连续沉积一侧氧化硅薄膜和一层氮化硅薄膜，以构成具有双层结构的缓冲层6。
需要说明的是，本实施例中的缓冲层6还可以为仅具有氧化硅薄膜或氮化硅薄膜的单层结构。本实施例中的缓冲层起到隔离衬底基板和有源层的作用，以避免衬底基板中的硅对后续形成的有源层的性能造成影响。且，该缓冲层6是可选的。
步骤202：在缓冲层的上方连续沉积非晶硅薄膜和保护层薄膜。
步骤203：对非晶硅薄膜进行退火处理，以使得非晶硅薄膜转化为多晶硅薄膜。
步骤204：对多晶硅薄膜和保护层薄膜进行一次构图工艺，多晶硅薄膜图案化为有源层，保护层薄膜图案化为保护层。
步骤202～步骤204的具体构成可参见上述实施例一中步骤101至步骤103的具体描述，此处不再赘述。
步骤205：在保护层的上方形成栅绝缘层。
图6为本发明实施例二中在保护层上方形成栅绝缘层的结构示意图，如图6所示，通过PECVD方法在步骤204所制备出基板的上方连续沉积一侧氧化硅薄膜和一层氮化硅薄膜，以构成具有双层结构的栅绝缘层7。
步骤206：在栅绝缘层的上方形成栅极。
图7为本发明实施例二中在栅绝缘层的上方形成栅极的结构示意图，如图7所示，通过溅射镀膜技术在栅绝缘层7的上方形成一层或多层金属薄膜，然后利用构图工艺以将该金属薄膜图案化为栅极8。
步骤207：在栅极的上方形成钝化层。
图8为本发明实施例二中在栅极的上方形成钝化层的结构示意图，如图8所示，通过PECVD方法在步骤206所制备出基板的上方连续沉积一侧氧化硅薄膜和一层氮化硅薄膜，以构成具有双层结构的钝化层9。
步骤208：在钝化层、栅绝缘层和保护层上对应有源层的两端位置分别形成第一过孔和第二过孔。
图9为本发明实施例二中形成第一过孔和第二过孔的结构示意图，如图9所示，通过刻蚀工艺以在钝化层、栅绝缘层和保护层上对应有源层的两端位置分别形成第一过孔10和第二过孔11。
步骤209：在钝化层上形成源极和漏极，源极通过第一过孔与有源层连接，漏极通过第二过孔与有源层连接。
图10为本发明实施例二中在钝化层的上方形成源极和漏极的结构示意图，如图10所示，首先通过溅射镀膜技术在钝化层的上方形成一层或多层金属薄膜，然后利用构图工艺以将该金属薄膜图案化为源极12和漏极13。其中，源极12通过第一过孔10与有源层4连接，漏极13通过第二过孔11与有源层4连接。流程结束。
本发明实施例二还提供了一种薄膜晶体管，该薄膜晶体管可采用采用上述步骤201～步骤209得以制备，该薄膜晶体管的结构可参见图10所示，具体地，该薄膜晶体管包括：形成于衬底基板1上方的有源层4和形成于有源层4上方的保护层5，保护层5的图形与有源层4的图形相同，保护层5的上方形成有栅绝缘层7，栅绝缘层7的上方形成有栅极8，栅极8的上方形成钝化层9，钝化层9、栅绝缘层7和保护层5上对应有源层4的两端位置分别形成有第一过孔10和第二过孔11，钝化层9上形成有源极12和漏极13，源极12通过第一过孔10与有源层4连接，漏极13通过第二过孔11与有源层4连接。
作为本发明的又一种具体的实施方案，图11为本发明实施例三提供的薄膜晶体管的制备方法的流程图，如图11所示，该薄膜晶体管为底栅型薄膜晶体管，该薄膜晶体管的制备方法包括：
步骤301：在衬底基板的上方形成栅极；
步骤302：在栅极的上方形成栅绝缘层；
图12为本发明实施例三中形成栅极和栅绝缘层的结构示意图，如图12所示，首先通过溅射镀膜技术在衬底基板的上方形成一层或多层金属薄膜，然后利用构图工艺以将该金属薄膜图案化为栅极8。接着，通过PECVD方法在栅极8以及衬底基板1的上方连续沉积一侧氧化硅薄膜和一层氮化硅薄膜，以构成具有双层结构的栅绝缘层7。
步骤303：在栅绝缘层的上方连续沉积非晶硅薄膜和保护层薄膜。
步骤304：对非晶硅薄膜进行退火处理，以使得非晶硅薄膜转化为多晶硅薄膜。
步骤305：对多晶硅薄膜和保护层薄膜进行一次构图工艺，多晶硅薄膜图案化为有源层，保护层薄膜图案化为保护层。
步骤303～步骤305的具体过程可参见上述实施例一中对步骤101～步骤103的具体描述，此处不再赘述。
步骤306：保护层的上方对应有源层的两端位置分别形成有第三过孔和第四过孔。
图13本发明实施例三中形成第三过孔和第四过孔的结构示意图，如图13所示，通过刻蚀工艺以在保护层5上对应有源层4的两端位置分别形成第三过孔14和第四过孔15。
步骤307：在保护层上形成源极和漏极，源极通过第三过孔与有源层连接，漏极通过第四过孔与有源层连接。
图14本发明实施例三中在保护层上形成源极和漏极的结构示意图，如图14所示，首先通过溅射镀膜技术在保护层的上方形成一层或多层金属薄膜，然后利用构图工艺以将该金属薄膜图案化为源极和漏极。其中，源极12通过第三过孔14与有源层4连接，漏极13通过第四过孔15与有源层4连接。流程结束。
本发明实施例三还提供了一种薄膜晶体管，该薄膜晶体管可采用采用上述步骤301～步骤307得以制备，该薄膜晶体管的结构可参见图14所示，具体地，该薄膜晶体管包括：形成于衬底基板1上方栅极8，在栅极8的上方形成有栅绝缘层7，在栅绝缘层7的上方形成有有源层4，在有源层4的上方形成有保护层5，保护层5的图形与有源层4的图形相同，在保护层5上对应有源层4的两端位置分别形成第三过孔14和第四过孔15，保护层5上形成有源极12和漏极13，源极12通过第三过孔14与有源层4连接，漏极13通过第四过孔15与有源层4连接。
本发明实施例四提供了一种阵列基板和显示面板，其中该阵列基板包括：薄膜晶体管，该薄膜晶体管可采用上述实施例一至实施例三中任一所述的薄膜晶体管，该薄膜晶体管的制备方法也可采用上述实施例一至实施例三中对应的制备方法进行制备。
本实施例提供的显示面板包括阵列基板，该阵列基板采用上述的阵列基板。该显示面板具体可以为液晶显示面板和有机发光(OELD)显示面板。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (14)

1.一种薄膜晶体管的制备方法，其特征在于，包括：
在衬底基板的上方连续沉积非晶硅薄膜和保护层薄膜；
对所述非晶硅薄膜进行退火处理，以使得所述非晶硅薄膜转化为多晶硅薄膜；
对所述多晶硅薄膜和所述保护层薄膜进行一次构图工艺，将所述多晶硅薄膜图案化为有源层，所述保护层薄膜图案化为保护层。
2.根据权利要求1所述的薄膜晶体管的制备方法，其特征在于，所述薄膜晶体管为顶栅型薄膜晶体管，所述对所述多晶硅薄膜和所述保护层薄膜进行一次构图工艺的步骤之后还包括：
在所述保护层的上方形成栅绝缘层；
在所述栅绝缘层的上方形成栅极；
在所述栅极的上方形成钝化层；
在所述钝化层、所述栅绝缘层和所述保护层上对应所述有源层的两端位置分别形成第一过孔和第二过孔；
在所述钝化层上形成源极和漏极，所述源极通过所述第一过孔与所述有源层连接，所述漏极通过所述第二过孔与所述有源层连接。
3.根据权利要求2所述的薄膜晶体管的制备方法，其特征在于，所述在衬底基板的上方连续沉积非晶硅薄膜和保护层薄膜的步骤之前还包括：
在所述衬底基板的上方形成缓冲层。
4.根据权利要求1所述的薄膜晶体管的制备方法，其特征在于，所述薄膜晶体管为底栅型薄膜晶体管，所述在衬底基板的上方连续沉积非晶硅薄膜和保护层薄膜的步骤之前还包括：
在所述衬底基板的上方形成栅极；
在所述栅极的上方形成栅绝缘层；
所述对所述多晶硅薄膜和所述保护层薄膜进行一次构图工艺的步骤之后还包括：
在所述保护层上对应所述有源层的两端位置分别形成第三过孔和第四过孔；
在所述保护层上形成源极和漏极，所述源极通过所述第三过孔与所述有源层连接，所述漏极通过所述第四过孔与所述有源层连接。
5.根据权利要求1所述的薄膜晶体管的制备方法，其特征在于，所述对所述非晶硅薄膜进行退火处理的步骤之前还包括：
对所述非晶硅薄膜进行高温脱氢处理。
6.根据权利要求1-5中任一所述的薄膜晶体管的制备方法，其特征在于，所述保护层的材料为氧化硅。
7.根据权利要求1-5中任一所述的薄膜晶体管的制备方法，其特征在于，所述保护层的厚度为：30nm～40nm。
8.一种薄膜晶体管，其特征在于，包括：形成于衬底基板上方的有源层和形成于所述有源层上方的保护层，所述保护层的图形与所述有源层的图形相同。
9.根据权利要求8所述的薄膜晶体管，其特征在于，所述薄膜晶体管为顶栅型薄膜晶体管，所述薄膜晶体管还包括：
在所述保护层的上方形成的栅绝缘层；
在所述栅绝缘层的上方形成的栅极；
在所述栅极的上方形成的钝化层；
所述钝化层、所述栅绝缘层和所述保护层上对应所述有源层的两端位置分别形成有第一过孔和第二过孔，在所述钝化层的上方形成的源极和漏极，所述源极通过第一过孔与所述有源层连接，所述漏极通过所述第二过孔与所述有源层连接。
10.根据权利要求8所述的薄膜晶体管，其特征在于，所述薄膜晶体管为底栅型薄膜晶体管，所述薄膜晶体管还包括：
在所述衬底基板的上方形成的栅极；
在所述栅极的上方形成的栅绝缘层；
所述保护层上对应所述有源层的两端位置分别形成有第三过孔和第四过孔，所述保护层的上方形成的源极和漏极，所述源极通过所述第三过孔与所述有源层连接，所述漏极通过所述第四过孔与所述有源层连接。
11.根据权利要求8-10中任一所述的薄膜晶体管，其特征在于，所述保护层的材料为氧化硅。
12.根据权利要求8-10中任一所述的薄膜晶体管，其特征在于，所述保护层的厚度为：30nm～40nm。
13.一种阵列基板，其特征在于，包括如权利要求8-12中任意一项所述的薄膜晶体管。
14.一种显示装置，其特征在于，包括如权利要求13所述的阵列基板。
CN201510203209.2A 2015-04-24 2015-04-24 薄膜晶体管及其制备方法、阵列基板和显示装置 Pending CN104766804A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510203209.2A CN104766804A (zh) 2015-04-24 2015-04-24 薄膜晶体管及其制备方法、阵列基板和显示装置
US15/075,439 US20160315197A1 (en) 2015-04-24 2016-03-21 Thin-film transistor, preparation method thereof, array substrate and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510203209.2A CN104766804A (zh) 2015-04-24 2015-04-24 薄膜晶体管及其制备方法、阵列基板和显示装置

Publications (1)

Publication Number Publication Date
CN104766804A true CN104766804A (zh) 2015-07-08

Family

ID=53648561

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510203209.2A Pending CN104766804A (zh) 2015-04-24 2015-04-24 薄膜晶体管及其制备方法、阵列基板和显示装置

Country Status (2)

Country Link
US (1) US20160315197A1 (zh)
CN (1) CN104766804A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105428240A (zh) * 2015-12-16 2016-03-23 信利（惠州）智能显示有限公司 薄膜晶体管及制备方法
CN107425044A (zh) * 2017-08-04 2017-12-01 京东方科技集团股份有限公司 一种柔性显示面板、其制作方法及显示装置
CN107546259A (zh) * 2017-09-06 2018-01-05 深圳市华星光电技术有限公司 Igzo薄膜晶体管及其制作方法
CN108288619A (zh) * 2018-01-12 2018-07-17 武汉华星光电半导体显示技术有限公司 一种阵列基板及其制作方法、显示装置
CN110942995A (zh) * 2019-11-26 2020-03-31 深圳市华星光电半导体显示技术有限公司 顶栅型氧化物阵列基板及其制备方法
WO2021003884A1 (zh) * 2019-07-09 2021-01-14 武汉华星光电半导体显示技术有限公司 阵列基板及其制备方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11069724B2 (en) 2018-01-12 2021-07-20 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate, manufacturing method thereof and display device using the same
CN108962957B (zh) * 2018-07-27 2021-01-26 京东方科技集团股份有限公司 显示基板及其制造方法、显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1127937A (zh) * 1992-07-06 1996-07-31 株式会社半导体能源研究所 半导体器件及其形成方法
US20020192885A1 (en) * 1998-05-14 2002-12-19 Seiko Epson Corporation Fabrication process for thin film transistors in a display or electronic device
US20040060515A1 (en) * 1996-05-31 2004-04-01 Nec Corporation Semiconductor manufacturing apparatus and manufacturing method of thin film semiconductor device
CN1619392A (zh) * 2003-11-11 2005-05-25 Lg.菲利浦Lcd株式会社 包括多晶硅薄膜晶体管的液晶显示器件及其制造方法
CN103489826A (zh) * 2013-09-26 2014-01-01 京东方科技集团股份有限公司 阵列基板、制备方法以及显示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6964890B1 (en) * 1992-03-17 2005-11-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
US20050059192A1 (en) * 2003-09-17 2005-03-17 Hui-Chu Lin Method of fabricating low temperature polysilicon thin film transistor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1127937A (zh) * 1992-07-06 1996-07-31 株式会社半导体能源研究所 半导体器件及其形成方法
US20040060515A1 (en) * 1996-05-31 2004-04-01 Nec Corporation Semiconductor manufacturing apparatus and manufacturing method of thin film semiconductor device
US20020192885A1 (en) * 1998-05-14 2002-12-19 Seiko Epson Corporation Fabrication process for thin film transistors in a display or electronic device
CN1619392A (zh) * 2003-11-11 2005-05-25 Lg.菲利浦Lcd株式会社 包括多晶硅薄膜晶体管的液晶显示器件及其制造方法
CN103489826A (zh) * 2013-09-26 2014-01-01 京东方科技集团股份有限公司 阵列基板、制备方法以及显示装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105428240A (zh) * 2015-12-16 2016-03-23 信利（惠州）智能显示有限公司 薄膜晶体管及制备方法
CN107425044A (zh) * 2017-08-04 2017-12-01 京东方科技集团股份有限公司 一种柔性显示面板、其制作方法及显示装置
CN107425044B (zh) * 2017-08-04 2021-03-23 京东方科技集团股份有限公司 一种柔性显示面板、其制作方法及显示装置
CN107546259A (zh) * 2017-09-06 2018-01-05 深圳市华星光电技术有限公司 Igzo薄膜晶体管及其制作方法
CN108288619A (zh) * 2018-01-12 2018-07-17 武汉华星光电半导体显示技术有限公司 一种阵列基板及其制作方法、显示装置
WO2019136873A1 (zh) * 2018-01-12 2019-07-18 武汉华星光电半导体显示技术有限公司 一种阵列基板及其制作方法、显示装置
WO2021003884A1 (zh) * 2019-07-09 2021-01-14 武汉华星光电半导体显示技术有限公司 阵列基板及其制备方法
CN110942995A (zh) * 2019-11-26 2020-03-31 深圳市华星光电半导体显示技术有限公司 顶栅型氧化物阵列基板及其制备方法

Also Published As

Publication number Publication date
US20160315197A1 (en) 2016-10-27

Similar Documents

Publication Publication Date Title
CN104766804A (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
CN103745955B (zh) 显示装置、阵列基板及其制造方法
US9269820B2 (en) Manufacturing method of polysilicon layer, and polysilicon thin film transistor and manufacturing method thereof
CN103022145B (zh) 阵列基板、显示装置及制备方法
CN102651337A (zh) 一种多晶硅tft阵列基板的制造方法
US10699905B2 (en) Low-temperature polysilicon (LTPS), thin film transistor (TFT), and manufacturing method of array substrate
WO2017107274A1 (zh) 一种低温多晶硅薄膜晶体管及其制备方法
US9947696B2 (en) LTPS TFT substrate structure and method of forming the same
CN106847703A (zh) 低温多晶硅薄膜晶体管的制造方法和显示装置
CN103123910A (zh) 阵列基板及其制造方法、显示装置
WO2016101401A1 (zh) 低温多晶硅tft基板的制作方法及其结构
CN106876334A (zh) 阵列基板的制造方法及阵列基板
WO2017140036A1 (zh) 低温多晶硅薄膜晶体管及其制造方法
WO2015188594A1 (zh) 多晶硅层及显示基板的制备方法、显示基板
CN105655352B (zh) 低温多晶硅tft阵列基板的制作方法
CN105304500A (zh) N型tft的制作方法
CN105655404B (zh) 低温多晶硅薄膜晶体管及其制作方法
WO2016201725A1 (zh) 低温多晶硅tft基板的制作方法及低温多晶硅tft基板
US10340365B2 (en) Method of manufacturing a thin film transistor
CN104538455A (zh) 一种轻掺杂漏极区的制作方法、薄膜晶体管及阵列基板
CN104465670A (zh) 一种阵列基板及其制作方法、显示装置
US10629746B2 (en) Array substrate and manufacturing method thereof
CN103996656A (zh) 显示基板的制造方法和显示基板
CN107464752A (zh) 多晶硅薄膜的制备方法、薄膜晶体管阵列基板的制备方法
US9842735B2 (en) Method of manufacturing low temperature polycrystalline silicon thin film and thin film transistor, thin film transistor, display panel and display device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20150708