CN107546259A - Igzo薄膜晶体管及其制作方法 - Google Patents
Igzo薄膜晶体管及其制作方法 Download PDFInfo
- Publication number
- CN107546259A CN107546259A CN201710796760.1A CN201710796760A CN107546259A CN 107546259 A CN107546259 A CN 107546259A CN 201710796760 A CN201710796760 A CN 201710796760A CN 107546259 A CN107546259 A CN 107546259A
- Authority
- CN
- China
- Prior art keywords
- protective layer
- igzo
- active layers
- tft
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种IGZO薄膜晶体管，包括衬底、栅电极层、栅极绝缘层、IGZO有源层、保护层、源极和漏极，栅极绝缘层覆盖在栅电极层上，IGZO有源层、保护层自下而上依次层叠在栅极绝缘层上，源极和漏极间隔地位于保护层上相对的两侧，且分别穿过保护层后连接IGZO有源层；源极和漏极之间形成沟道，保护层顶部形成与沟道连通且正对的凹陷。本发明还公开了一种IGZO薄膜晶体管的制作方法。通过在IGZO有源层上覆盖保护层，将源极和漏极提升到保护层上面，对源极和漏极之间的部分保护层进行导体化处理，实现了IGZO有源层与源极/漏极接触区域良好的欧姆接触，提高了沟道尺寸精度，也避免了IGZO层背沟道的刻蚀损伤。
Description
技术领域
本发明涉及薄膜晶体管技术领域，尤其涉及一种IGZO薄膜晶体管及其制作方法。
背景技术
目前市场上成熟的技术是非晶硅(α-Si)以及低温多晶硅(Low-Temperature PolySilicon，LTPS)。由于玻璃面板只能承受350℃左右的处理温度，无法在上面生长单晶硅，甚至无法生长多晶硅(600～1000℃)。一个妥协的做法是先使用低温等离子体增强化学汽相沉积(PECVD)生长非晶硅，然后采用激光退火的办法，在很短的时间内提高薄膜温度，重结晶得到多晶硅。这样做出来的LTPS由于使用XeCl激光，成本很高，同时薄膜均一性不佳，只能用在小的面板上，进一步提高了成本。LTPS可以实现高达100cm2/Vs的载流子迁移率，因此目前用于高DPI的手机屏幕上。
IGZO的全称是indium gallium zinc oxide，中文名叫氧化铟镓锌。简单来说，IGZO是一种新型半导体材料，有着比非晶硅更高的电子迁移率。IGZO用在新一代高性能薄膜晶体管(TFT)中作为沟道材料，从而提高显示面板分辨率，并使得大屏幕OLED电视成为可能。
由于迁移率α-Si<IGZO<LTPS，他们的电流密度依次增加。同时，IGZO有着最大的开关比和最小的漏电流，这使得像素点不工作的时候功耗降低。α-Si由于成熟的工艺、低廉的价格，虽然性能孱弱依然是市面上的大头，用在电视、电脑显示器、还有低端平板电脑上面。LTPS性能强大、可靠性高，虽然价格昂贵但是依然主导高端手机屏幕。IGZO性能介于两者中间，价格与α-Si接近，未来有希望完全取代α-Si并蚕食部分LTPS市场。
在IGZO TFT结构中，为了防止IGZO背沟道的刻蚀损伤，通常采用刻蚀阻挡层(EtchStop Layer，ESL)结构，来防止背沟道刻蚀损伤，但是需要增加一次光罩，并且在TFT S/D(源极/漏极)电极制作前，通常进行导体化处理来保证S/D与半导体层间良好的欧姆接触。此种方式中，两步光刻工艺累积的对准偏差限制了有源沟道尺寸的精度，这不利于TFT器件尺寸的“小型化”，同时，ESL结构中引入的刻蚀阻挡层增加了一道薄膜生长和光刻工序，增加了工艺复杂性和成本，间接降低了IGZO的市场竞争力。
发明内容
鉴于现有技术存在的不足，本发明提供了一种IGZO薄膜晶体管及其制作方法，无需复杂的工艺，可以确保IGZO层与源极、漏极的接触区域具有良好的欧姆接触，并防止IGZO层背沟道的刻蚀损伤。
为了实现上述的目的，本发明采用了如下的技术方案：
一种IGZO薄膜晶体管，包括衬底、栅电极层、栅极绝缘层、IGZO有源层、保护层以及源极和漏极，所述栅电极层设于所述衬底上，所述栅极绝缘层覆盖在所述栅电极层上，所述IGZO有源层和所述保护层自下而上依次层叠在所述栅极绝缘层上，所述源极和所述漏极间隔地位于所述保护层的上表面上相对的两侧，且分别穿过所述保护层后连接所述IGZO有源层；所述源极和所述漏极之间形成沟道，所述保护层顶部形成与所述沟道连通且正对的凹陷。
作为其中一种实施方式，所述保护层为复合膜层，包括相互贴合的下保护层和上保护层，所述下保护层覆盖在所述IGZO有源层上，所述凹陷为所述上保护层上形成的通孔，所述源极和所述漏极分别覆盖于所述上保护层上的所述通孔的两侧。
作为其中一种实施方式，所述下保护层为SiOx薄膜，所述上保护层为SiNx薄膜。
作为其中一种实施方式，在所述保护层制作前，所述IGZO有源层在N2环境下退火处理；在所述沟道形成后，所述IGZO有源层正对所述沟道的部分在O2环境中退火处理。
作为其中一种实施方式，N2环境下的退火温度为300-800℃，时间为10-120min。
作为其中一种实施方式，O2环境中的退火温度为300-800℃，时间为10-120min。
本发明的另一目的在于提供一种IGZO薄膜晶体管的制作方法，包括：
提供一衬底；
在所述衬底上形成栅电极层；
在所述栅电极层上覆盖栅极绝缘层；
在所述栅极绝缘层上形成IGZO有源层，并对所述IGZO有源层在N2环境下退火处理；
在所述IGZO有源层上形成保护层，并在所述保护层上的所述栅电极层两侧分别挖通孔；
分别在所述通孔内沉积金属并制作沟道，将沉积的金属分隔成间隔的源极和漏极；
在所述沟道处刻蚀掉一部分所述保护层，并在O2环境中透过所述保护层对所述IGZO有源层退火处理。
作为其中一种实施方式，所述在所述IGZO有源层上形成保护层时，具体是：依次在所述IGZO有源层上沉积SiOx薄膜、SiNx薄膜；所述在所述沟道处刻蚀掉一部分所述保护层时，具体是将SiNx薄膜上正对所述沟道的部分刻蚀掉形成通孔。
作为其中一种实施方式，N2环境下的退火温度为300-800℃，时间为10-120min。
作为其中一种实施方式，O2环境中的退火温度为300-800℃，时间10-120min。
本发明通过在IGZO有源层上覆盖保护层，将源极和漏极提升到保护层上面，通过对源极和漏极之间的部分保护层进行导体化处理，实现了IGZO有源层与源极/漏极接触区域的良好的欧姆接触，无需两步光刻来制作沟道，提高了沟道尺寸精度，同时也避免了IGZO层背沟道的刻蚀损伤。
附图说明
图1为本发明实施例的IGZO薄膜晶体管的层叠结构示意图；
图2为本发明实施例的IGZO薄膜晶体管的制作方法流程图；
图3为本发明实施例的IGZO薄膜晶体管的前半部分制作过程示意图；
图4为本发明实施例的IGZO薄膜晶体管的后半部分制作过程示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
参阅图1，本发明实施例的IGZO薄膜晶体管包括衬底1、栅电极层2、栅极绝缘层3、IGZO有源层4、保护层5以及源极6a和漏极6b，栅电极层2设于衬底1上，栅极绝缘层3覆盖在栅电极层2上，IGZO有源层4和保护层5自下而上依次层叠在栅极绝缘层3上，源极6a和漏极6b间隔地位于保护层5的上表面上相对的两侧，且分别穿过保护层5后连接IGZO有源层4；源极6a和漏极6b之间形成沟道T，保护层5顶部形成与沟道T连通且正对的凹陷。
由于IGZO氧化物半导体的电阻率不仅与结构和组成成分含量有关，还与后续热处理时的环境条件有关，比如，在N2热处理中，会产生氧缺陷、空位，导致IGZO等氧化物半导体的电阻率降低，而在O2热处理中，缺陷、空位会得到修复，电阻率则恢复。本实施例中，在保护层5制作前，IGZO有源层4在N2环境下退火处理，以降低IGZO有源层4表面的电阻，使IGZO处于低电阻状态；在沟道T形成后，对IGZO有源层4正对沟道T的部分在O2环境中退火处理，恢复沟道区域的高电阻特性。优选N2环境下的退火温度为300-800℃，时间为10-120min，O2环境中的退火温度为300-800℃，时间10-120min。
这里，栅电极(Gate)层2为导电性优、遮光性好的金属层，一般为Mo、Cu、Al膜层或复合金属层，在制作时优选采用PVD(Physical Vapor Deposition，即物理气相沉积)方法沉积Gate电极，栅电极层2的沉积厚度为栅极绝缘(GI)层3采用SiOx或者SiNx和SiOx的复合层，沉积厚度为 IGZO有源层4也采用PVD方法沉积，其沉积厚度为然后进行黄光和刻蚀工艺形成，接着进行N2环境下进行退火处理，退火温度为300-800℃，时间为10-120min。
保护层5为复合膜层，包括相互贴合的下保护层5a和上保护层5b，下保护层5a覆盖在IGZO有源层4上，凹陷为上保护层5b上形成的通孔，源极6a和漏极6b分别覆盖于上保护层5b上的通孔的两侧。其中，下保护层5a为SiOx薄膜，上保护层5b为SiNx薄膜，沉积的下保护层5a和上保护层5b的厚度之和为
源极6a和漏极6b采用PVD方法沉积，源极6a和漏极6b的材料可采用AL/Mo/Cu/Ti等金属，沉积厚度为然后依次利用黄光工艺和刻蚀工艺将沟道上方的金属刻蚀掉，制作出沟道T，最终形成源极6a和漏极6b。
如图2～4所示，图2为本发明实施例的IGZO薄膜晶体管的制作方法流程图；图3为本发明实施例的IGZO薄膜晶体管的前半部分制作过程示意图；图4为本发明实施例的IGZO薄膜晶体管的后半部分制作过程示意图。
本发明的IGZO薄膜晶体管的制作方法，主要包括：
S01、提供一衬底1；
S02、在衬底1上形成栅电极层2；
S03、在栅电极层2上覆盖栅极绝缘层3；
S04、在栅极绝缘层3上形成IGZO有源层4，并对IGZO有源层4在N2环境下退火处理；
S05、在IGZO有源层4上形成保护层5，并在保护层5上的栅电极层2两侧分别挖通孔H；
S06、分别在通孔H内沉积金属并制作沟道T，将沉积的金属分隔成间隔的源极6a和漏极6b；
S07、在沟道T处刻蚀掉一部分保护层5，并在O2环境中透过保护层5对IGZO有源层4退火处理。
其中，步骤S02中，栅电极(Gate)层2为导电性优、遮光性好的金属层，一般为Mo、Cu、Al膜层或复合金属层，在制作时优选采用PVD(Physical Vapor Deposition，即物理气相沉积)方法沉积Gate电极，栅电极层2的沉积厚度为
步骤S03中，栅极绝缘(GI)层3采用SiOx或者SiNx和SiOx的复合层，沉积厚度为步骤S04中，IGZO有源层4也采用PVD方法沉积，其沉积厚度为然后进行黄光和刻蚀工艺形成，接着进行N2环境下进行退火处理，退火温度为300-800℃，时间为10-120min。
保护层5为复合膜层，包括相互贴合的下保护层5a和上保护层5b，下保护层5a为SiOx薄膜，上保护层5b为SiNx薄膜，沉积的下保护层5a和上保护层5b的厚度之和为在步骤S05中，在IGZO有源层4上形成保护层5时，具体是：依次在IGZO有源层4上沉积SiOx薄膜、SiNx薄膜；相应地，步骤S07中，在沟道T处刻蚀掉一部分保护层5时，具体是将SiNx薄膜上正对沟道T的部分刻蚀掉形成通孔。
步骤S06中，源极6a和漏极6b采用PVD方法沉积，源极6a和漏极6b的材料可采用AL/Mo/Cu/Ti等金属，沉积厚度为然后依次利用黄光工艺和刻蚀工艺将沟道上方的金属刻蚀掉，制作出沟道T，最终形成源极6a和漏极6b。步骤S07中，O2环境中的退火温度为300-800℃，时间10-120min。
步骤S07中，首先通过对沟道T上方的金属SiNx层进行刻蚀，露出SiOx，热处理时O2可以透过该SiOx层对IGZO有源层4的电阻进行恢复，即可实现了IGZO有源层与源极/漏极接触区域的良好的欧姆接触，在沟道T和通孔制作过程中，SiOx层始终对其下方的IGZO有源层4进行保护，起到了ESL类似的功能。
综上所述，本发明通过在IGZO有源层上覆盖保护层，将源极和漏极提升到保护层上面，通过对源极和漏极之间的部分保护层进行导体化处理，实现了IGZO有源层与源极/漏极接触区域的良好的欧姆接触，无需两步光刻来制作沟道，提高了沟道尺寸精度，同时也避免了IGZO层背沟道的刻蚀损伤。
以上所述仅是本申请的具体实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。
Claims (10)
1.一种IGZO薄膜晶体管，其特征在于，包括衬底(1)、栅电极层(2)、栅极绝缘层(3)、IGZO有源层(4)、保护层(5)以及源极(6a)和漏极(6b)，所述栅电极层(2)设于所述衬底(1)上，所述栅极绝缘层(3)覆盖在所述栅电极层(2)上，所述IGZO有源层(4)和所述保护层(5)自下而上依次层叠在所述栅极绝缘层(3)上，所述源极(6a)和所述漏极(6b)间隔地位于所述保护层(5)的上表面上相对的两侧，且分别穿过所述保护层(5)后连接所述IGZO有源层(4)；所述源极(6a)和所述漏极(6b)之间形成沟道(T)，所述保护层(5)顶部形成与所述沟道(T)连通且正对的凹陷。
2.根据权利要求1所述的IGZO薄膜晶体管，其特征在于，所述保护层(5)为复合膜层，包括相互贴合的下保护层(5a)和上保护层(5b)，所述下保护层(5a)覆盖在所述IGZO有源层(4)上，所述凹陷为所述上保护层(5b)上形成的通孔，所述源极(6a)和所述漏极(6b)分别覆盖于所述上保护层(5b)上的所述通孔的两侧。
3.根据权利要求2所述的IGZO薄膜晶体管，其特征在于，所述下保护层(5a)为SiOx薄膜，所述上保护层(5b)为SiNx薄膜。
4.根据权利要求3所述的IGZO薄膜晶体管，其特征在于，在所述保护层(5)制作前，所述IGZO有源层(4)在N2环境下退火处理；在所述沟道(T)形成后，所述IGZO有源层(4)正对所述沟道(T)的部分在O2环境中退火处理。
5.根据权利要求4所述的IGZO薄膜晶体管，其特征在于，N2环境下的退火温度为300-800℃，时间为10-120min。
6.根据权利要求4所述的IGZO薄膜晶体管，其特征在于，O2环境中的退火温度为300-800℃，时间10-120min。
7.一种IGZO薄膜晶体管的制作方法，其特征在于，包括：
提供一衬底(1)；
在所述衬底(1)上形成栅电极层(2)；
在所述栅电极层(2)上覆盖栅极绝缘层(3)；
在所述栅极绝缘层(3)上形成IGZO有源层(4)，并对所述IGZO有源层(4)在N2环境下退火处理；
在所述IGZO有源层(4)上形成保护层(5)，并在所述保护层(5)上的所述栅电极层(2)两侧分别挖通孔(H)；
分别在所述通孔(H)内沉积金属并制作沟道(T)，将沉积的金属分隔成间隔的源极(6a)和漏极(6b)；
在所述沟道(T)处刻蚀掉一部分所述保护层(5)，并在O2环境中透过所述保护层(5)对所述IGZO有源层(4)退火处理。
8.根据权利要求7所述的IGZO薄膜晶体管的制作方法，其特征在于，所述在所述IGZO有源层(4)上形成保护层(5)时，具体是：依次在所述IGZO有源层(4)上沉积SiOx薄膜、SiNx薄膜；所述在所述沟道(T)处刻蚀掉一部分所述保护层(5)时，具体是将SiNx薄膜上正对所述沟道(T)的部分刻蚀掉形成通孔。
9.根据权利要求8所述的IGZO薄膜晶体管的制作方法，其特征在于，N2环境下的退火温度为300-800℃，时间为10-120min。
10.根据权利要求8所述的IGZO薄膜晶体管的制作方法，其特征在于，O2环境中的退火温度为300-800℃，时间10-120min。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710796760.1A CN107546259A (zh) | 2017-09-06 | 2017-09-06 | Igzo薄膜晶体管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710796760.1A CN107546259A (zh) | 2017-09-06 | 2017-09-06 | Igzo薄膜晶体管及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107546259A true CN107546259A (zh) | 2018-01-05 |
Family
ID=60958033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710796760.1A Pending CN107546259A (zh) | 2017-09-06 | 2017-09-06 | Igzo薄膜晶体管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107546259A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013008994A (ja) * | 2012-09-03 | 2013-01-10 | Nec Corp | 半導体装置 |
| CN104766804A (zh) * | 2015-04-24 | 2015-07-08 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板和显示装置 |
| CN104979380A (zh) * | 2015-05-26 | 2015-10-14 | 合肥鑫晟光电科技有限公司 | 一种薄膜晶体管及其制造方法 |
| CN105304468A (zh) * | 2015-09-21 | 2016-02-03 | 西安交通大学 | 一种n2处理的非晶igzo透明氧化物薄膜及其制备方法 |
| CN106449763A (zh) * | 2015-10-29 | 2017-02-22 | 陆磊 | 一种薄膜晶体管及制造方法和显示器面板 |
-
2017
- 2017-09-06 CN CN201710796760.1A patent/CN107546259A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013008994A (ja) * | 2012-09-03 | 2013-01-10 | Nec Corp | 半導体装置 |
| CN104766804A (zh) * | 2015-04-24 | 2015-07-08 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板和显示装置 |
| CN104979380A (zh) * | 2015-05-26 | 2015-10-14 | 合肥鑫晟光电科技有限公司 | 一种薄膜晶体管及其制造方法 |
| CN105304468A (zh) * | 2015-09-21 | 2016-02-03 | 西安交通大学 | 一种n2处理的非晶igzo透明氧化物薄膜及其制备方法 |
| CN106449763A (zh) * | 2015-10-29 | 2017-02-22 | 陆磊 | 一种薄膜晶体管及制造方法和显示器面板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106206622B (zh) | 一种阵列基板及其制备方法、显示装置 | |
| Park et al. | High-performance amorphous gallium indium zinc oxide thin-film transistors through N2O plasma passivation | |
| US10615266B2 (en) | Thin-film transistor, manufacturing method thereof, and array substrate | |
| JP5584960B2 (ja) | 薄膜トランジスタおよび表示装置 | |
| CN103828061B (zh) | 使用氩气稀释来沉积含硅层的方法 | |
| Cai et al. | High-performance transparent AZO TFTs fabricated on glass substrate | |
| WO2016056204A1 (ja) | 薄膜トランジスタ基板、薄膜トランジスタ基板の製造方法、及び、表示パネル | |
| WO2019071725A1 (zh) | 顶栅自对准金属氧化物半导体tft及其制作方法 | |
| TWI405335B (zh) | 半導體結構及其製造方法 | |
| WO2015096436A1 (zh) | 薄膜晶体管及其制备方法、阵列基板、显示装置 | |
| TW201005950A (en) | Thin film transistor and method of manufacturing the same | |
| JP2011091110A (ja) | 酸化物半導体素子を用いた回路及びその製造方法、並びに表示装置 | |
| TW201214714A (en) | Thin film transistor and display device | |
| GB2548721A (en) | Thin-film transistor array substrate | |
| CN105006487A (zh) | 顶栅自对准金属氧化物半导体薄膜晶体管及制备方法 | |
| WO2015043220A1 (zh) | 薄膜晶体管及其制备方法、阵列基板和显示装置 | |
| JP2013074073A (ja) | 薄膜トランジスタ、その製造方法、および表示装置 | |
| US20180315781A1 (en) | Complementary thin film transistor and manufacturing method thereof, and array substrate | |
| KR20140135655A (ko) | 반도체 장치 | |
| TWI508183B (zh) | 形成含氧半導體薄膜電晶體之方法 | |
| WO2017219412A1 (zh) | 顶栅型薄膜晶体管的制作方法 | |
| CN102646715A (zh) | 薄膜晶体管及其制造方法 | |
| WO2019119958A1 (zh) | SiC功率二极管器件的制备方法及其结构 | |
| KR101472798B1 (ko) | ＺｎＯ 계 박막 트랜지스터의 제조방법 | |
| WO2015188476A1 (zh) | 薄膜晶体管及其制作方法、oled背板和显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20180105 |