CN105428240A - 薄膜晶体管及制备方法 - Google Patents
薄膜晶体管及制备方法 Download PDFInfo
- Publication number
- CN105428240A CN105428240A CN201510946983.2A CN201510946983A CN105428240A CN 105428240 A CN105428240 A CN 105428240A CN 201510946983 A CN201510946983 A CN 201510946983A CN 105428240 A CN105428240 A CN 105428240A
- Authority
- CN
- China
- Prior art keywords
- insulating barrier
- grid insulating
- layer
- thin
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 36
- 238000002360 preparation method Methods 0.000 title claims abstract description 24
- 239000010410 layer Substances 0.000 claims abstract description 111
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 70
- 238000000034 method Methods 0.000 claims abstract description 36
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 35
- 238000005468 ion implantation Methods 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 239000010408 film Substances 0.000 claims abstract description 16
- 239000011229 interlayer Substances 0.000 claims abstract description 12
- 230000004888 barrier function Effects 0.000 claims description 78
- 229920005591 polysilicon Polymers 0.000 claims description 62
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 13
- 239000011248 coating agent Substances 0.000 claims description 13
- 238000000576 coating method Methods 0.000 claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- 239000010703 silicon Substances 0.000 claims description 13
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 10
- 238000005224 laser annealing Methods 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 229920002120 photoresistant polymer Polymers 0.000 claims description 8
- 239000000377 silicon dioxide Substances 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 5
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims description 3
- 238000009413 insulation Methods 0.000 abstract 7
- 238000002513 implantation Methods 0.000 description 12
- 150000002500 ions Chemical class 0.000 description 11
- 239000003595 mist Substances 0.000 description 9
- 238000000151 deposition Methods 0.000 description 8
- 229940090044 injection Drugs 0.000 description 7
- 238000002347 injection Methods 0.000 description 7
- 239000007924 injection Substances 0.000 description 7
- 229910052796 boron Inorganic materials 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 239000012212 insulator Substances 0.000 description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- 230000005465 channeling Effects 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 229910008045 Si-Si Inorganic materials 0.000 description 2
- 229910006411 Si—Si Inorganic materials 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 238000006356 dehydrogenation reaction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229920001296 polysiloxane Polymers 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229920001621 AMOLED Polymers 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- ISQINHMJILFLAQ-UHFFFAOYSA-N argon hydrofluoride Chemical compound F.[Ar] ISQINHMJILFLAQ-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000005660 chlorination reaction Methods 0.000 description 1
- 239000002178 crystalline material Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000005984 hydrogenation reaction Methods 0.000 description 1
- 230000003116 impacting effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000004093 laser heating Methods 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
- HGCGQDMQKGRJNO-UHFFFAOYSA-N xenon monochloride Chemical compound [Xe]Cl HGCGQDMQKGRJNO-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
Abstract
一种薄膜晶体管的制备方法，包括如下步骤：S110、在基板的表面依次形成缓冲层、非晶硅层及第一栅极绝缘层；S120、将所述非晶硅层转化为多晶硅层；S130、对所述第一栅极绝缘层及所述多晶硅层进行构图工艺，以形成多晶硅硅岛；S140、经所述第一栅极绝缘层对所述多晶硅层进行离子注入，形成沟道掺杂；S150、在所述第一栅极绝缘层上形成第二栅极绝缘层；S160、在所述第二栅极绝缘层上方形成栅极、层间绝缘层及源极和漏极。上述薄膜晶体管的制备方法，可以使多晶硅层与第一栅极绝缘层的接触界面紧密，有效避免外界环境或者后续工序对多晶硅层造成污染，而且可以使得到的薄膜晶体管沟道阈值电压不易漂移，电性能更稳定。
Description
技术领域
本发明涉及半导体技术领域，特别是涉及一种薄膜晶体管及制备方法。
背景技术
用于AMOLED(ActiveMatrix/OrganicLightEmittingDiode)的TFT(ThinFilmTransistor)结构已经有多种，目前主要是采用低温多晶硅薄膜晶体管(LTPS-TFT)驱动OLED发光。目前LTPS-TFT的制造工艺中，非晶硅薄膜经过高温去氢、准分子激光退火形成多晶硅，图案化刻蚀形成多晶硅硅岛后，直接进行离子注入调整沟道阈值电压，随后通过等离子体增强化学气相沉积法(PECVD)沉积栅极绝缘层SiO2-SiNx，接着再形成栅极、层间绝缘层、源漏极。在此过程中，与栅极绝缘层接触的沟道多晶硅表面需要分别经过刻蚀光刻胶脱膜处理、离子注入束流的轰击；从多晶硅形成到表面沉积栅极绝缘膜，需要的工艺时间较长，对该沟道多晶硅表面损伤较大。而且从多晶硅表面直接进行离子注入，容易造成多晶硅晶格损伤，引起沟道效应。
发明内容
基于此，针对上述问题，有必要提供一种薄膜晶体管及制备方法，能够有效避免离子注入过程对多晶硅层表面损伤，降低多晶硅表面电阻。
一种薄膜晶体管的制备方法，包括如下步骤：
S110、在基板的表面依次形成缓冲层、非晶硅层及第一栅极绝缘层；
S120、将所述非晶硅层转化为多晶硅层；
S130、对所述第一栅极绝缘层及所述多晶硅层进行构图工艺，以形成多晶硅硅岛；
S140、经所述第一栅极绝缘层对所述多晶硅层进行离子注入，形成沟道掺杂；
S150、在所述第一栅极绝缘层上形成第二栅极绝缘层；
S160、在所述第二栅极绝缘层上方形成栅极、层间绝缘层及源极和漏极。
在其中一个实施例中，步骤S130采用如下步骤实现：
在所述第一栅极绝缘层的表面形成光刻胶层，通过掩膜板曝光，以形成图形化区域；
通过刻蚀工艺对所述第一栅极绝缘层及所述多晶硅层进行刻蚀，以形成多晶硅硅岛；
脱去所述光刻胶层。
在其中一个实施例中，所述第一栅极绝缘层的厚度为40～100nm。
在其中一个实施例中，采用等离子体化学气相沉积法在所述基板的表面形成所述缓冲层、所述非晶硅层及所述第一栅极绝缘层。
在其中一个实施例中，采用准分子激光退火的方法将所述非晶硅层转化为所述多晶硅层。
在其中一个实施例中，步骤S160采用如下步骤实现：
在所述第二栅极绝缘层的上方形成栅极金属层，并通过构图工艺形成栅极；
以所述栅极作为掩膜，对所述多晶硅硅岛进行离子注入，形成源区及漏区；
在所述栅极上方形成层间绝缘层；
在所述第一栅极绝缘层、所述第二栅极绝缘层及所述层间绝缘层上形成过孔；
在所述过孔内形成源极和漏极，并使所述源极与所述源区连接，所述漏极与所述漏区连接。
在其中一个实施例中，所述第一栅极绝缘层为氧化硅材料。
在其中一个实施例中，所述第二栅极绝缘层为氮化硅材料。
一种薄膜晶体管，其采用上述任一方法制备。
上述薄膜晶体管的制备方法，通过在基板的表面依次沉积缓冲层、非晶硅层及第一栅极绝缘层，再将非晶硅层转化为多晶硅层，可以使多晶硅层与第一栅极绝缘层的接触界面紧密，有效避免外界环境或者后续工序对多晶硅层造成污染，而且可以使得到的薄膜晶体管沟道阈值电压Vth不易漂移，电性能更稳定。
此外，上述薄膜晶体管的制备方法，离子注入形成沟道掺杂的过程是隔着第一栅极绝缘层对多晶硅材料进行离子注入的，使得离子在高能加速后进入到多晶硅表面层之前经过第一栅极绝缘层与第一栅极绝缘层的原子进行碰撞及散射后，注入到多晶硅表面的离子能量会降低，降低了对Si-Si键的损伤，有效避免离子注入对多晶硅表面的损伤，而且还可以有助于调整离子注入深度，避免注入离子直接进入离多晶硅层表面较深的位置引起沟道效应。
附图说明
图1为本发明一实施例中薄膜晶体管的制备方法的流程示意图；
图2A～2F为本发明一实施例中薄膜晶体管的制备方法中各步骤对应的结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似改进，因此本发明不受下面公开的具体实施的限制。
需要说明的是，当元件被称为“固定于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的，并不表示是唯一的实施方式。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
请参阅图1，其为本发明一实施例中薄膜晶体管的制备方法的流程示意图。
薄膜晶体管的制备方法，包括如下步骤：
S110、在基板100的表面依次形成缓冲层200、非晶硅层300及第一栅极绝缘层400，其完成后的截面示意图请参阅图2A。
例如，采用等离子体化学气相沉积(PECVD)工艺在基板的表面依次形成缓冲层、非晶硅层及第一栅极绝缘层。
又如，S110采用如下步骤实现：
S111、在基板100上形成缓冲层200。
例如，在干净的基板上形成缓冲层，基板可为玻璃基板或柔性基板。形成的缓冲层可以提高待形成的非晶硅与基板之间的附着程度，有利于降低热传导效应，减缓被激光加热的硅的冷却速率，有利于多晶硅的结晶。同时，还可以防止基板中的金属离子扩散至多晶硅层，降低杂质缺陷，并且可以减少漏电流的产生。
具体地，在玻璃基板上利用等离子体化学气相沉积法(PECVD)工艺沉积一层一定厚度的缓冲层，例如，所述缓冲层的厚度为50～400nm。沉积材料可以为单层的氧化硅(SiOx)膜层或氮化硅(SiNx)膜层，或者为氧化硅(SiOx)和氮化硅(SiNx)的叠层。在本实施例中，缓冲层包括依次层叠在基板上的氮化硅层及氧化硅层，例如，氮化硅层设置于基板与氧化硅层之间，又如，氮化硅层及氧化硅层的厚度比例为1:2至1:4，优选为1:3，又如，氮化硅层及氧化硅层的总厚度为280nm。这样有利于后续的氢化过程，及得到良好的电学性能。又如，在本发明一实施例中，氮化硅层的厚度为50～100nm，氧化硅层的厚度为150～300nm。
其中，形成SiNx膜层的反应气体为SiH4、NH3、N2的混合气体，或者为SiH2Cl2、NH3、N2的混合气体；形成SiOx膜层的反应气体为SiH4、N2O的混合气体，或者为SiH4、硅酸乙酯(TEOS)的混合气体。
S112、在缓冲层200上沉积非晶硅层300。
例如，采用等离子体增强化学气相沉积(PECVD)工艺在绝缘层上沉积非晶硅层。又如，沉积温度一般控制在500℃以下。
在本实施例中，非晶硅层的厚度为40nm～60nm。当然，也可根据具体的工艺需要选择合适的厚度。例如，非晶硅层的厚度为42nm～55nm，又如，非晶硅层的厚度为45nm、48nm、50nm、52nm或54nm。
S113、在非晶硅层300上沉积第一栅极绝缘层400。
例如，采用等离子体增强化学气相沉积(PECVD)工艺在绝缘层上沉积第一栅极绝缘层。又如，沉积温度一般控制在500℃以下。进一步的，为了提高第一栅极绝缘层与非晶硅层的界面效果，利用氧化硅与非晶硅的较好的接触效果，以提高第一栅极绝缘层与非晶硅层的界面平整性。例如，第一栅极绝缘层为氧化硅材料，进一步的，第一栅极绝缘层的厚度为40～100nm。又如，第一栅极绝缘层的厚度为60～80nm。
由于第一栅极绝缘层与非晶硅层经连续沉积后得到，两者的接触界面紧密，与传统工艺相比，可以避免非晶硅层裸露在空气中，防止环境对非晶硅层表面造成影响。
S120、将所述非晶硅层300转化为多晶硅层500，其完成后的截面示意图请参阅图2B。
例如，采用准分子激光退火的方法将所述非晶硅层转化为所述多晶硅层。具体的，采用氯化氙(XeCl)、氟化氪(KrF)、氟化氩(ArF)等准分子激光器进行激光退火，例如波长为308nm的氯化氙激光器，来进行准分子激光退火。激光光束经过光学系统后为线性光源。
又如，准分子激光退火的脉冲重复率(pulserepetitionratio)为300Hz～800Hz，又如，准分子激光退火的脉冲重复率为400Hz～600Hz；又如，扫描间距(scanpitch)为15μm～30μm。又如，激光能量密度为150～600mJ/cm2，又如，激光能量密度为350～500mJ/cm2。又如，扫描速率优选为0.5mm/s～50mm/s，又如，扫描速率为0.5mm/s～50mm/s，又如，扫描速率为1mm/s～30mm/s，又如，扫描速率为2mm/s～10mm/s。又如，脉冲时间为20～30nm。又如，重叠率为92％～97％。又如，激光能量密度为250～600mJ/cm2，又如，激光能量密度为420～490mJ/cm2；又如，脉冲之间能量波动6sigma值小于2.7％，光束截面能量均匀度(uniformity)2sigma值长轴小于1.8％、短轴小于3％。
优选地，在进行激光退火工艺之前，需要对非晶硅层进行去氢处理，使得氢含量降至1％以下，防止氢爆现象的产生。例如，将基板置于高温炉中，在温度为400～500℃的条件下进行高温退火，以将氢从非晶硅层中排除。
S130、对所述第一栅极绝缘层400及所述多晶硅层500进行构图工艺，以形成多晶硅硅岛510，其完成后的截面示意图请参阅图2C。
具体的，步骤S130采用如下步骤实现：在所述第一栅极绝缘层的表面形成光刻胶层，通过掩膜板曝光，以形成图形化区域；通过刻蚀工艺对所述第一栅极绝缘层及所述非晶硅层进行刻蚀，以形成多晶硅硅岛；脱去所述光刻胶层。
可以理解，由于光刻胶层直接形成与第一栅极绝缘层的表面，可以避免对多晶硅层的表面造成污染，影响多晶硅层性能。
S140、经所述第一栅极绝缘层400对所述多晶硅层500进行离子注入，形成沟道掺杂区域520，其完成后的截面示意图请参阅图2D。
本实施例中，沟道掺杂的目的是为了调节薄膜晶体管的阈值电压。例如，当需要薄膜晶体管的阈值电压向正的方向移动时，对有源层进行硼元素掺杂；当需要薄膜晶体管的阈值电压向负的方向移动时，对有源层进行磷元素掺杂或砷元素掺杂。
离子注入方式包括具有质量分析仪的离子注入方式、不具有质量分析仪的离子云式注入方式、等离子注入方式或固态扩散式注入方式。例如，在本实施例中，采用具有质量分析仪的离子注入方式。
根据薄膜晶体管阈值电压的需要，注入介质为含硼元素或含磷元素的气体。例如，需要含硼元素注入时，如以B2H6与H2的混合气体为注入介质，又如，B2H6与H2的比例为1％～30％，注入能量范围为2～50KeV，更优选的能量范围为4～10KeV，注入剂量范围为0～5×1013atoms/cm3，优选地，注入剂量范围为0～9×1012atoms/cm3。又如，采用含磷元素，如以PH3与H2的混合气体作为注入介质，例如，PH3与H2的比例为1％～30％；注入能量范围为5～50KeV，更优选的能量范围为7～20KeV；注入剂量范围为0～5×1013atoms/cm3，优选地，注入剂量范围为0～9×1012atoms/cm3。
虽然经第一栅极绝缘层，但是离子依然能够注入到多晶硅层内，而且由于氧化硅为非晶材料，注入离子通过第一栅极绝缘层后，在氧化硅中与硅氧原子产生碰撞及散射，使得进入多晶硅层的离子角度分布较广，从而减小沟道效应发生的几率。
可以理解，在多晶硅层表面直接进行离子注入，在其靠近表面部分会造成大量的晶格损伤，晶格原子被撞离格点，变成非晶态而影响载流子的迁移率。而本申请中注入离子过程是隔着第一栅极绝缘层对多晶硅层进行离子注入的，注入离子通过第一栅极绝缘层中硅氧原子的碰撞及散射，可以有助于调整离子注入深度，避免注入离子直接进入离多晶硅层表面较深的位置引起沟道效应，同时还可降低离子注入对多晶硅层表面的损伤。
需要说明的是，步骤S130与步骤S140的顺序可以调换。即，可以将第一栅极绝缘层及多晶硅层进行刻蚀，形成多晶硅硅岛后，再经第一栅极绝缘层对多晶硅硅岛进行离子注入，以形成沟道掺杂。或者，先经第一栅极绝缘层对多晶硅层进行离子注入，形成沟道掺杂后，再对第一栅极绝缘层和多晶硅层进行刻蚀，形成多晶硅硅岛。
S150、在所述第一栅极绝缘层400上形成第二栅极绝缘层600，其完成后的截面示意图请参阅图2E。
例如，通过等离子化学气相沉积工艺在第一栅极绝缘层上形成第二栅极绝缘层。又如，沉积温度一般控制在500℃以下。又如，第二栅极绝缘层为氮化硅材料。又如，第二栅极绝缘层的厚度为20～60nm。又如，第二栅极绝缘层的厚度为30～50nm。又如，第二栅极绝缘层的厚度为40～45nm。需要说明的是，第二栅极绝缘层的厚度需要根据具体的情况进行选择，例如，根据薄膜晶体管中栅极绝缘层所需要达到的介电系数调整第二栅极绝缘层的厚度。
S160、在所述第二栅极绝缘层600上方形成栅极700、层间绝缘层800及源极910和漏极920，其完成后的截面示意图请参阅图2F。
具体的，步骤S160采用如下步骤实现：
S161、在所述第二栅极绝缘层600的上方形成栅极金属层，并通过构图工艺形成栅极700。
本实施例中，在栅极绝缘层上形成栅极金属层的过程可以采用本领域技术人员熟知的形成栅极的步骤，如先在栅极绝缘层形成栅极金属层，然后对栅极金属层进行光刻和湿法刻蚀等操作最终在栅极绝缘层上形成栅极，在此不做限定。
S162：以栅极700作为掩膜，对沟道掺杂区域进行离子注入，形成源区521及漏区522。
例如，在本实施例中采用具有质量分析仪的离子注入方式。又如，根据设计需要，注入介质为含硼元素和/或含磷元素的气体，以形成P型或N型薄膜晶体管。例如，采用含硼元素，如以B2H6/H2的混合气体为注入介质，例如，B2H6与H2的比例为1％～30％；注入能量范围为5～50KeV，更优选的能量范围为20～30KeV；注入剂量范围为1×1013～1×1017atoms/cm3，优选地，注入剂量范围为5×1014～5×1015atoms/cm3；又如，采用含磷元素，如以PH3/H2的混合气体作为注入介质。如以PH3/H2的混合气体为注入介质，例如，PH3与H2的比例为1％～30％；注入能量范围为20～110KeV，更优选的能量范围为50～70KeV；注入剂量范围为1×1013～1×1017atoms/cm3，优选地，注入剂量范围为5×1014～5×1015atoms/cm3。
S163、在所述栅极700上方形成层间绝缘层800。
S164、在所述第一栅极绝缘层400、所述第二栅极绝缘层600及所述层间绝缘层800上形成过孔。
S165、在所述过孔内形成源极910和漏极920，使所述源极910与源区521连接，使所述漏极920与所述漏区522连接。
本实施例中，在栅极绝缘层上形成栅极金属层的过程可以采用本领域技术人员熟知的形成栅极的步骤，例如，采用磁控溅射等常用的成膜方式在过孔内以及层间绝缘层上形成金属膜，然后对金属膜进行光刻及湿法刻蚀等操作形成源极和漏极。
另外，本发明还提供一种薄膜晶体管，包括上述任一方法制备得到的薄膜晶体管。例如，一种薄膜晶体管，其采用上述任一方法制备得到。
上述薄膜晶体管的制备方法，通过在基板的表面依次沉积缓冲层、非晶硅层及第一栅极绝缘层，再将非晶硅层转化为多晶硅层，可以使得多晶硅层与第一栅极绝缘层的接触界面紧密，有效避免外界环境或者后续工序对多晶硅层造成污染，而且可以使得到的薄膜晶体管沟道阈值电压Vth不易漂移，电性能更稳定。
此外，上述薄膜晶体管的制备方法，离子注入形成沟道掺杂的过程中是隔着第一栅极绝缘层对多晶硅材料进行离子注入的，使得离子在高能加速后进入到多晶硅表面层之前经过第一栅极绝缘层与第一栅极绝缘层的原子进行碰撞及散射后，注入到多晶硅表面的离子能量会降低，降低了对Si-Si键的损伤，有效避免离子注入对多晶硅表面的损伤，而且还可以有助于调整离子注入深度，避免注入离子直接进入离多晶硅层表面较深的位置引起沟道效应。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (9)
1.一种薄膜晶体管的制备方法，其特征在于，包括如下步骤：
S110、在基板的表面依次形成缓冲层、非晶硅层及第一栅极绝缘层；
S120、将所述非晶硅层转化为多晶硅层；
S130、对所述第一栅极绝缘层及所述多晶硅层进行构图工艺，以形成多晶硅硅岛；
S140、经所述第一栅极绝缘层对所述多晶硅层进行离子注入，形成沟道掺杂；
S150、在所述第一栅极绝缘层上形成第二栅极绝缘层；
S160、在所述第二栅极绝缘层上方形成栅极、层间绝缘层及源极和漏极。
2.根据权利要求1所述的薄膜晶体管的制备方法，其特征在于，步骤S130采用如下步骤实现：
在所述第一栅极绝缘层的表面形成光刻胶层，通过掩膜板曝光，以形成图形化区域；
通过刻蚀工艺对所述第一栅极绝缘层及所述多晶硅层进行刻蚀，以形成多晶硅硅岛；
脱去所述光刻胶层。
3.根据权利要求1所述的薄膜晶体管的制备方法，其特征在于，所述第一栅极绝缘层的厚度为40～100nm。
4.根据权利要求1所述的薄膜晶体管的制备方法，其特征在于，采用等离子体化学气相沉积法在所述基板的表面形成所述缓冲层、所述非晶硅层及所述第一栅极绝缘层。
5.根据权利要求1所述的薄膜晶体管的制备方法，其特征在于，采用准分子激光退火的方法将所述非晶硅层转化为所述多晶硅层。
6.根据权利要求1所述的薄膜晶体管的制备方法，其特征在于，步骤S160采用如下步骤实现：
在所述第二栅极绝缘层的上方形成栅极金属层，并通过构图工艺形成栅极；
以所述栅极作为掩膜，对所述多晶硅硅岛进行离子注入，形成源区及漏区；
在所述栅极上方形成层间绝缘层；
在所述第一栅极绝缘层、所述第二栅极绝缘层及所述层间绝缘层上形成过孔；
在所述过孔内形成源极和漏极，并使所述源极与所述源区连接，所述漏极与所述漏区连接。
7.根据权利要求1所述的薄膜晶体管的制备方法，其特征在于，所述第一栅极绝缘层为氧化硅材料。
8.根据权利要求1所述的薄膜晶体管的制备方法，其特征在于，所述第二栅极绝缘层为氮化硅材料。
9.一种薄膜晶体管，其特征在于，其采用权利要求1～8中任一方法制备。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510946983.2A CN105428240A (zh) | 2015-12-16 | 2015-12-16 | 薄膜晶体管及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510946983.2A CN105428240A (zh) | 2015-12-16 | 2015-12-16 | 薄膜晶体管及制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105428240A true CN105428240A (zh) | 2016-03-23 |
Family
ID=55506356
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510946983.2A Pending CN105428240A (zh) | 2015-12-16 | 2015-12-16 | 薄膜晶体管及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105428240A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107994070A (zh) * | 2017-12-06 | 2018-05-04 | 武汉华星光电半导体显示技术有限公司 | 晶体管及其制作方法 |
| CN109449210A (zh) * | 2018-09-19 | 2019-03-08 | 云谷（固安）科技有限公司 | 驱动薄膜晶体管及制备方法、阵列基板及显示器件 |
| WO2019062260A1 (zh) * | 2017-09-28 | 2019-04-04 | 信利（惠州）智能显示有限公司 | 薄膜晶体管及其制作方法、以及阵列基板与显示装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1196832A (zh) * | 1996-06-28 | 1998-10-21 | 精工爱普生株式会社 | 薄膜晶体管及其制造方法和使用该薄膜晶体管的电路和液晶显示装置 |
| JP2000114528A (ja) * | 1998-09-29 | 2000-04-21 | Seiko Epson Corp | 薄膜トランジスタの製造方法および電気光学装置の製造方法 |
| CN104766804A (zh) * | 2015-04-24 | 2015-07-08 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板和显示装置 |
| CN104867833A (zh) * | 2015-04-09 | 2015-08-26 | 信利（惠州）智能显示有限公司 | 薄膜晶体管及其制作方法、阵列基板以及显示装置 |
-
2015
- 2015-12-16 CN CN201510946983.2A patent/CN105428240A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1196832A (zh) * | 1996-06-28 | 1998-10-21 | 精工爱普生株式会社 | 薄膜晶体管及其制造方法和使用该薄膜晶体管的电路和液晶显示装置 |
| JP2000114528A (ja) * | 1998-09-29 | 2000-04-21 | Seiko Epson Corp | 薄膜トランジスタの製造方法および電気光学装置の製造方法 |
| CN104867833A (zh) * | 2015-04-09 | 2015-08-26 | 信利（惠州）智能显示有限公司 | 薄膜晶体管及其制作方法、阵列基板以及显示装置 |
| CN104766804A (zh) * | 2015-04-24 | 2015-07-08 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板和显示装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019062260A1 (zh) * | 2017-09-28 | 2019-04-04 | 信利（惠州）智能显示有限公司 | 薄膜晶体管及其制作方法、以及阵列基板与显示装置 |
| CN107994070A (zh) * | 2017-12-06 | 2018-05-04 | 武汉华星光电半导体显示技术有限公司 | 晶体管及其制作方法 |
| WO2019109488A1 (zh) * | 2017-12-06 | 2019-06-13 | 武汉华星光电半导体显示技术有限公司 | 晶体管及其制作方法 |
| CN109449210A (zh) * | 2018-09-19 | 2019-03-08 | 云谷（固安）科技有限公司 | 驱动薄膜晶体管及制备方法、阵列基板及显示器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103151388B (zh) | 一种多晶硅薄膜晶体管及其制备方法、阵列基板 | |
| CN103050410A (zh) | 低温多晶硅薄膜晶体管的制造方法、低温多晶硅薄膜晶体管 | |
| CN104752203A (zh) | 一种薄膜晶体管的制作方法 | |
| CN107275390A (zh) | 薄膜晶体管及其制作方法、阵列基板及显示装置 | |
| CN103972299B (zh) | 一种薄膜晶体管及其制作方法、显示基板、显示装置 | |
| WO2018074083A1 (ja) | 酸化物半導体装置及びその製造方法 | |
| CN202957251U (zh) | 一种薄膜晶体管、阵列基板和显示装置 | |
| Lin et al. | Top-gate staggered a-IGZO TFTs adopting the bilayer gate insulator for driving AMOLED | |
| CN105428240A (zh) | 薄膜晶体管及制备方法 | |
| CN104576753B (zh) | 一种低温多晶硅薄膜晶体管及其制造方法 | |
| CN102709189A (zh) | 一种薄膜晶体管及其制作方法及一种阵列基板 | |
| JP2016510171A (ja) | 金属酸化物ｔｆｔの安定性向上 | |
| CN104576399A (zh) | 一种薄膜晶体管及其制造方法 | |
| CN103500710A (zh) | 一种薄膜晶体管制作方法、薄膜晶体管及显示设备 | |
| CN105428244A (zh) | 薄膜晶体管及制备方法 | |
| CN103985716A (zh) | 薄膜晶体管阵列基板制造方法及薄膜晶体管阵列基板 | |
| CN105552035B (zh) | 低温多晶硅tft阵列基板的制作方法及其结构 | |
| CN106298645A (zh) | 一种tft基板的制备方法 | |
| CN100561712C (zh) | 半导体器件及其制造方法 | |
| CN104658898A (zh) | 低温多晶硅薄膜的制作方法 | |
| CN104538455A (zh) | 一种轻掺杂漏极区的制作方法、薄膜晶体管及阵列基板 | |
| CN105870201B (zh) | Tft器件结构及其制作方法 | |
| CN105702743A (zh) | 薄膜晶体管及制备方法 | |
| CN104733536B (zh) | 薄膜晶体管及其制造方法 | |
| CN104851809A (zh) | 薄膜晶体管及其制作方法、以及阵列基板与显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160323 |