CN101373793B - 薄膜晶体管及其制造方法以及有机发光二极管显示装置 - Google Patents

薄膜晶体管及其制造方法以及有机发光二极管显示装置 Download PDF

Info

Publication number
CN101373793B
CN101373793B CN2008102140190A CN200810214019A CN101373793B CN 101373793 B CN101373793 B CN 101373793B CN 2008102140190 A CN2008102140190 A CN 2008102140190A CN 200810214019 A CN200810214019 A CN 200810214019A CN 101373793 B CN101373793 B CN 101373793B
Authority
CN
China
Prior art keywords
layer
semiconductor layer
metal silicide
metallic catalyst
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008102140190A
Other languages
English (en)
Other versions
CN101373793A (zh
Inventor
朴炳建
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Mobile Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Mobile Display Co Ltd filed Critical Samsung Mobile Display Co Ltd
Publication of CN101373793A publication Critical patent/CN101373793A/zh
Application granted granted Critical
Publication of CN101373793B publication Critical patent/CN101373793B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供了一种薄膜晶体管(TFT)、制造该TFT的方法以及具有该TFT的有机发光二极管(OLED)显示装置。TFT包括：基板；设置在该基板上并且利用金属催化剂结晶的半导体层；设置在该半导体层上的栅绝缘层；设置在该栅绝缘层上的栅电极；设置在该栅电极上的层间绝缘层；以及设置在该层间绝缘层上并通过接触孔电连接至该半导体层的源区和漏区的源电极和漏电极，所述接触孔露出所述半导体层的源区和漏区的预定区域并在所述栅绝缘层和所述层间绝缘层内形成。位于每个接触孔下方的所述半导体层的从所述半导体层的表面到预定深度的区域内存在金属硅化物，所述金属硅化物包括与所述金属催化剂不同的金属。

Description

薄膜晶体管及其制造方法以及有机发光二极管显示装置
技术领域
本发明的各方面涉及薄膜晶体管(TFT)、制造该TFT的方法以及具有该TFT的有机发光二极管(OLED)显示装置。更具体地说，本发明的各方面涉及具有良好电特性的TFT，其中残留在利用金属催化剂结晶的半导体层的沟道区中的金属催化剂被吸杂，以减少残留在半导体层中的金属催化剂的量，还涉及该TFT的制造方法以及具有该TFT的OLED显示装置。
背景技术
一般而言，多晶硅层可以被有利地适用于高场效应迁移率和高速工作电路，并且适合于互补金属氧化物半导体(CMOS)电路。多晶硅层被广泛用作TFT的半导体层。利用多晶硅层的TFT通常被用作有源矩阵液晶显示器(AMLCD)的有源元件以及OLED的开关元件和驱动元件。
将非晶硅结晶成多晶硅的方法包括固相结晶法、准分子激光器结晶法、金属诱导结晶法以及金属诱导横向结晶法。在固相结晶法中，在大约700℃或更低的温度下对非晶硅层进行退火几小时到几十小时，该温度是在使用TFT的显示装置中用作基板的玻璃的变形温度。在准分子激光器结晶法中，通过将准分子激光器照射到非晶硅层上很短的时间来局部加热以进行结晶。在金属诱导结晶方法中，利用了如下的现象，即通过将诸如镍、或钯、或金或铝之类的金属与非晶硅层接触或者将这些金属注入到非晶硅层内而由这些金属诱导从非晶硅层到多晶硅层的相变。在金属诱导横向结晶法中，在利用金属与硅之间的反应所产生的硅化物继续横向扩散的同时，诱导非晶硅层的顺序结晶。
不过，固相结晶法不仅需要较长的处理时间，而且还需要高温下的较长退火时间，使得基板不利地易于变形。准分子激光器结晶法需要昂贵的激光器设备，并且在多晶化表面上产生了挤压，使得半导体层与栅绝缘层之间存在较差的界面特性。金属诱导结晶法或金属诱导横向结晶法使得大量的金属催化剂残留在多晶硅层中，从而增加了TFT的半导体层的漏电流。
目前，利用金属结晶使非晶硅层结晶的方法相比固相结晶法可以有利地在较低的温度下进行短的时间。因此，已经对金属诱导结晶法进行了很多研究。利用金属的结晶法包括金属诱导结晶(MIC)法、金属诱导横向结晶(MILC)法以及超级晶粒硅(SGS)结晶法。不过，在利用金属催化剂的方法中，TFT的设备特性可能会因为金属催化剂所产生的污染而恶化。
因此，在利用金属催化剂的结晶法中，为了去除金属催化剂，在对非晶硅层结晶后进行吸杂处理(gettering process)。通常的吸杂处理利用诸如含磷的或惰性气体之类的杂质来进行或者利用在多晶硅层上形成非晶硅层的方法来进行。不过，即使在上述方法中，多晶硅层中的金属催化剂也可能不会被显著地去除，所以使漏电流可能仍然较高。
发明内容
本发明的各方面提供一种通过吸杂残留在利用金属催化剂结晶的半导体的沟道区中的金属催化剂来减少残留在该半导体层中的金属催化剂的数量、具有良好电特性的TFT，该TFT的制造方法以及具有该TFT的OLED显示装置。
根据本发明的实施例，一种TFT包括：基板；设置在所述基板上并且利用金属催化剂结晶的半导体层；设置在所述半导体层上的栅绝缘层；设置在所述栅绝缘层上的栅电极；设置在所述栅电极上的层间绝缘层；以及设置在所述层间绝缘层上并且通过接触孔分别电连接至所述半导体层的源区和漏区的源电极和漏电极，所述接触孔露出所述半导体层的源区和漏区的预定区域并在所述栅绝缘层和所述层间绝缘层内形成。位于每个接触孔下方的所述半导体层的从所述半导体层的表面到预定深度的区域内存在金属硅化物，所述金属硅化物包括与所述金属催化剂不同的金属。
根据本发明的另一实施例，一种制造TFT的方法包括：制备基板；在所述基板上形成非晶硅层；利用金属催化剂将所述非晶硅层结晶成多晶硅层；对所述多晶硅层进行图样化以形成半导体层；在所述半导体层上形成栅绝缘层；在所述栅绝缘层上形成栅电极；在所述基板的包括所述栅电极在内的整个表面上形成层间绝缘层；对所述栅绝缘层和所述层间绝缘层进行蚀刻，以形成露出所述半导体层的源区和漏区的接触孔；在其中形成有所述接触孔的所述层间绝缘层上形成金属层、或者金属硅化物层或者它们的双层；以及对所述基板进行退火，以将存在于所述半导体层的沟道区中的所述金属催化剂吸杂到所述半导体层与所述金属层、或者所述金属硅化物层或者它们的双层相接触的区域内。
根据本发明的另一实施例，一种制造薄膜晶体管的方法包括：利用金属催化剂将非晶硅层结晶成多晶硅层；对所述多晶硅层进行图样化以形成半导体层；在所述半导体层上形成至少一绝缘层；对所述至少一绝缘层进行蚀刻，以形成露出所述半导体层的源区和漏区的接触孔；在其中形成有所述接触孔的所述至少一绝缘层上形成金属层、或者金属硅化物层或者它们的双层；以及对所述基板进行退火，以将出现在所述半导体层的沟道区中的所述金属催化剂吸杂到所述半导体层与所述金属层、或者所述金属硅化物层或者它们的双层相接触的区域内。
根据本发明的又一实施例，一种OLED显示装置包括：基板；设置在所述基板上并且利用金属催化剂结晶的半导体层；设置在所述半导体层上的栅绝缘层；设置在所述栅绝缘层上的栅电极；设置在所述栅电极上的层间绝缘层；以及设置在所述层间绝缘层上并且通过接触孔分别电连接至所述半导体层的源区和漏区的源电极和漏电极，所述接触孔露出所述半导体层的源区和漏区的预定区域并在所述栅绝缘层和所述层间绝缘层内形成；电连接至所述源电极和漏电极中的一个的第一电极；设置在该第一电极上的包括发光层的有机层；和设置在该有机层上的第二电极。位于每个接触孔下方的所述半导体层的从所述半导体层的表面到预定深度的区域内存在金属硅化物，所述金属硅化物包括与所述金属催化剂不同的金属。
本发明的其它方面和/或优点将在以下的描述中部分地阐述，并且将通过描述部分地显而易见，或者可以通过本发明的实践而获悉。
附图说明
本发明的这些和/或其它方面和优点将通过以下结合附图对实施例的描述而变得明显且更容易理解，在附图中：
图1A至图1D是示出用以形成多晶硅层的非晶硅层的结晶处理的截面图；
图2A至图2E是示出根据本发明实施例的制造TFT的处理的截面图；
图3A至图3C是示出根据本发明另一实施例的制造TFT的处理的截面图；
图4A至图4C是示出根据本发明另一实施例的制造TFT的处理的截面图；
图5是由利用含磷掺杂的常规吸杂方法所形成的TFT的半导体层的每单位宽度的截止电流(off-current)与根据本发明实施例的TFT的半导体层的每单位宽度的截止电流的比较图；以及
图6是包括图2中所示的TFT的OLED显示装置的截面图。
具体实施方式
现在将参照示出本发明实例的附图对本发明的现有实施例进行详细描述，其中在附图中相同的附图标记始终指代相同的元件。以下对实施例进行描述以参照附图阐述本发明。此处，应该理解的是，此处所阐明的一层“形成”或“设置”在第二层上，第一层可以直接形成或设置在第二层上，或者在第一层与第二层之间可以存在中间层。进一步地，如同此处所使用的那样，所使用的术语“在......上形成”与“位于......上”或者“设置在......上”具有相同的含义，并且并不用于限制任何特定的相关制造处理。
图1A至图1D是示出根据本发明实施例的结晶处理的截面图。
首先，如图1A所示，在诸如玻璃或塑料之类的基板100上形成缓冲层110。缓冲层110是利用化学气相沉积(CVD)方法或物理气相沉积(PVD)方法由诸如氧化硅层或氮化硅层之类的单层或多层绝缘材料构成的。缓冲层110用于防止基板100所产生的湿气或杂质扩散和/或用于通过在结晶时调节热传输率使非晶硅层的结晶更加容易。
然后，在缓冲层110上形成非晶硅层120。非晶硅层120可以利用CVD方法或PVD方法形成。此外，针对氢浓度的脱氢处理可以在形成非晶硅层120的同时或者之后进行。
然后，将非晶硅层120结晶成多晶硅层。根据本发明的各方面，使用诸如MIC、或MILC或SGS之类的利用金属催化剂的结晶法以将非晶硅层结晶成多晶硅层。
MIC方法利用了如下现象，即通过将诸如镍(Ni)、或钯(Pd)或铝(Al)之类的金属与非晶硅层接触或者将这些金属注入非晶硅层，而由这些金属诱导从非晶硅层到多晶硅层的相变。在MILC方法中，在金属催化剂与硅之间的反应所产生的硅化物继续横向扩散的同时，通过诱导非晶硅层的顺序结晶来将非晶硅层结晶成多晶硅层。
在SGS结晶法中，通过将扩散到非晶硅层内的金属催化剂的浓度调节为低浓度来将晶粒的尺寸调节成在几微米到几百微米的范围内。例如，为了将扩散到非晶硅层内的金属催化剂的浓度调节为低浓度，可以在非晶硅层上形成覆盖层(capping layer)，可以在覆盖层上形成金属催化剂层，然后将金属催化剂层进行退火以扩散金属催化剂。在该方法中，覆盖层控制金属催化剂的扩散率。可替代地，可以通过形成低浓度的金属催化剂层而不形成覆盖层来控制金属催化剂的浓度。
根据本发明的一方面，SGS方法可以用于通过形成覆盖层来将扩散到非晶硅层的金属催化剂的浓度控制在低浓度，这将在下面进行说明。
图1B是示出在非晶硅层上形成覆盖层和金属催化剂层的处理的截面图。
参照图1B，在非晶硅层120上形成覆盖层130。覆盖层130可以由氮化硅形成，这使得随后形成的金属催化剂能够在退火期间得以扩散。可替代地，覆盖层130可以形成为由氧化硅和氮化硅组成的双层。覆盖层130可以利用诸如CVD或PVD之类的方法形成为具有1到
Figure G2008102140190D00061
的厚度。在覆盖层130的厚度小于
Figure G2008102140190D00062
时，覆盖层130难以抑制扩散的金属催化剂的数量。在覆盖层130的厚度大于
Figure G2008102140190D00063
时，扩散到非晶硅层120中的金属催化剂的数量很小，使得非晶硅层120无法结晶成多晶硅层。
然后，将金属催化剂沉积在覆盖层130上，以形成金属催化剂层140。此时，可以从由Ni、Pd、Ag、Au、Al、Sn、Sb、Cu、Tr和Cd组成的组中选择任何一种用作金属催化剂。作为具体但非限制性的实例，金属催化剂可以是Ni。在覆盖层130上形成表面密度为每平方厘米1011到1015个原子的金属催化剂层140。在金属催化剂层的表面密度小于每平方厘米1011个原子时，晶种数目，即结晶核数目很小，使得非晶硅层无法利用SGS方法结晶成多晶硅层。在金属催化剂的表面密度大于每平方厘米1015个原子时，扩散到非晶硅层的金属催化剂的数量很大，使得多晶硅层的晶粒变小，而金属催化剂的残留数量增加到足以使得通过图样化多晶硅层所形成的半导体层的特性恶化。
图1C是示出对基板退火以穿过覆盖层向非晶硅层的界面扩散金属催化剂的处理的截面图。
参照图1C，对其上形成有缓冲层110、非晶硅层120、覆盖层130和金属催化剂层140的基板100进行退火(处理150)，以向非晶硅层120的表面移动金属催化剂层140中的一些金属催化剂。也就是说，在金属催化剂140a和140b中，只有通过退火处理150而穿过覆盖层130进行扩散的少量金属催化剂140b被扩散到非晶硅层120的表面，而大量的金属催化剂140a并没有到达非晶硅层120或者并没有穿过覆盖层130。
因此，到达非晶硅层120的表面的金属催化剂的数量由覆盖层130的扩散抑制能力决定，而覆盖层130的扩散抑制能力与覆盖层130的厚度有密切关系。也就是说，覆盖层130越厚，扩散数量越小，使得晶粒的尺寸增加，而覆盖层越薄，扩散数量越大，使得晶粒的尺寸减小。
在200℃到900℃的温度进行几秒钟到几小时的退火处理150，以扩散金属催化剂。在时间和温度方面对退火处理进行限制，使得不会发生由于过度退火而导致的基板变形的情况，并且使得退火处理在制造成本和产量方面是有利的。退火处理150可以利用炉内处理、快速热退火处理、UV处理和激光处理中的一种来进行。
图1D是示出利用扩散的金属催化剂将非晶硅层结晶成多晶硅层的处理的截面图。
参照图1D，非晶硅层120利用穿过覆盖层130并扩散到非晶硅层120表面上的金属催化剂140b而结晶成多晶硅层160。也就是说，扩散的金属催化剂140b与非晶硅层中的硅结合以形成金属硅化物，而金属硅化物形成晶种，即结晶核，使得在另外的退火处理期间，将非晶硅层结晶成多晶硅层。
如图1D所示，用以对非晶硅层结晶的退火处理可以在不去除覆盖层130和金属催化剂层140的情况下进行。作为替换，在金属催化剂扩散到非晶硅层120上以形成金属硅化物即结晶核之后，可以去除覆盖层130和金属催化剂层140，并进行退火处理来形成多晶硅层。
图2A至图2E是示出根据本发明实施例的制造TFT的处理的截面图。
参照图2A，在上面形成有缓冲层110的基板100上形成半导体层210。半导体层210通过去除覆盖层(图1D中的130)和金属催化剂层(图1D中的140)并对多晶硅层(图1D中的160)进行图样化而形成。可替代地，多晶硅层的图样化可以在后续处理中进行。
接下来，参照图2B，在基板100和半导体层210上形成栅绝缘层220。栅绝缘层220可以为氧化硅层、或者氮化硅层或者它们的双层。
接下来，在栅绝缘层220上的与半导体层210的沟道区相对应的区域形成光致抗蚀图样230。利用光致抗蚀图样230作为掩膜而注入预定数量的导电杂质离子240，以形成源区211、漏区213和沟道区212。p型或n型杂质可以用作杂质离子240以形成TFT，其中p型杂质可以从由B、Al、Ga和In组成的组中选择，而n型杂质可以从由P、As和Sb组成的组中选择。
接下来，参照图2C，去除光致抗蚀图样230，在栅绝缘层220上形成由Al或诸如Al-Nd之类的Al合金构成的单层或者由堆积在Cr或Mo合金上的Al合金构成的多层作为栅电极的金属层(未示出)，并且利用照相平版印刷处理蚀刻该金属层，以在与半导体层210的沟道区212相对应的区域形成栅电极250。
然后，在基板100的包括栅电极250的整个表面上形成层间绝缘层260。此处，层间绝缘层260可以是氮化硅层、者氧化硅层或者它们的多层。
然后，对层间绝缘层260和栅绝缘层220进行蚀刻，以形成露出半导体层210的源区211和漏区213的接触孔270。
接下来，参照图2D，在其中形成有接触孔270的层间绝缘层260上形成金属层、或者金属硅化物层或者它们的双层280。根据本发明的各方面，在使金属层、或者金属硅化物层或者它们的双层280沉积之后，利用半导体层210内由后续退火处理所形成的区域进行吸杂处理。
金属层、或者金属硅化物层或者它们的双层280可以包括在半导体层210内具有扩散系数小于结晶所用的金属催化剂的扩散系数的金属或其合金的金属层，或者它们的金属硅化物层。
优选地，在半导体层210内，金属层、或者金属硅化物层或者它们的双层280中的金属或金属硅化物的扩散系数不大于用于结晶的金属催化剂的扩散系数的1/100。在该金属或金属硅化物的扩散系数不大于该金属催化剂的1/100时，可以防止用于吸杂的金属或金属硅化物迁移出半导体层210内与金属层、或者金属硅化物层或者它们的双层280接触的区域210a而扩散到半导体层210内其它区域。
镍被广泛用作对半导体层进行结晶的金属催化剂。在半导体层中，镍的扩散系数不大于10-5cm2/s。因此，在镍用作金属催化剂时，金属层、或者金属硅化物层或者它们的双层280的金属或金属硅化物的扩散系数应该不大于镍的扩散系数的1/100，即大于0且不大于10-7cm2/s。作为非限制性示例，金属或金属硅化物可以包括从由Sc、Ti、Zr、Hf、V、Nb、Ta、Cr、Mo、W、Mn、Re、Ru、Os、Co、Rh、Ir、Pt、Y、Ta、La、Ce、Pr、Nd、Dy、Ho、TiN、TaN及其合金组成的组中选择的一种。
另外，金属层、或者金属硅化物层或者它们的双层280的厚度可以为到
Figure G2008102140190D00092
在该厚度低于
Figure G2008102140190D00093
时，用于结晶的金属催化剂进入到半导体层210内与金属层、或者金属硅化物层或者它们的双层280接触的区域210a中的吸杂效率可能降低。在金属层、或者金属硅化物层或者它们的双层280的厚度超过
Figure G2008102140190D00094
时，基板100可能在用于吸杂的后续退火时刻由于形成在整个表面上的金属层、或者金属硅化物层或者它们的双层280的热膨胀而变形。
随后，可以在金属层、或者金属硅化物层或者它们的双层280上形成热氧化障肋290。热氧化障肋290用于防止由金属层、或者金属硅化物层或者它们的双层280的氧化或者由金属层、或者金属硅化物层或者它们的双层280与诸如氮气之类的气体之间的反应所引起的表面变性，这取决于用于吸杂的后续退火的时刻的退火条件，并且热氧化障肋290可以由氧化硅层或氮化硅层形成。在无活性大气中进行后续退火处理时，形成热氧化障肋290的步骤可以省略。
然后，进行退火处理，以去除残留在半导体层210中的用于结晶的金属催化剂，特别是去除残留在半导体层210的沟道区212中的金属催化剂。在进行退火处理时，金属层的金属与半导体层210的来自半导体层210与金属层、或者金属硅化物层或者它们的双层280接触的表面的硅相结合，从而形成金属硅化物，或者金属硅化物层中的金属硅化物扩散到半导体层210的该区域中。因此，在半导体层210的与金属层、或者金属硅化物层或者它们的双层280接触的区域中形成区域210a，区域210a中存在与利用结晶所用的金属催化剂所形成的金属硅化物不同的金属硅化物。半导体层的包含该金属硅化物的区域210a可以从半导体层210的与金属层、或者金属硅化物层或者它们的双层280接触的表面延伸到预定深度。与半导体层210接触的金属层、或者金属硅化物层或者它们的双层280中的金属的一部分，也可以被转换成金属硅化物层。
当残留在半导体层210的沟道区212中的用于结晶的金属催化剂利用退火处理扩散到半导体层210中的与金属层、或者金属硅化物层或者它们的双层280接触的区域210a中时，金属催化剂沉淀在区域210a中，使得金属催化剂不再扩散。这是因为用于结晶的金属催化剂在存在其它金属硅化物的区域210a中比在半导体层210的硅中在热力学上更加稳定。因此，根据此原理，可去除残留在半导体层210的沟道区212中的用于结晶的金属催化剂。
该退火可以在500到993℃的温度下被执行10秒钟到10小时。在该温度小于500℃时，用于结晶的金属催化剂可能无法扩散到半导体层210内的区域210a中。在该温度超过993℃时，由于镍的低共熔点为993℃，因此作为金属催化剂的镍可能以固态出现，而基板可能由于高温而变形。
此外，在退火时间小于10秒钟时，可能无法充分去除残留在半导体层210中的沟道区212中的金属催化剂，而在退火时间超过10小时时，基板可能由于长时间的退火而变形，并且TFT的制造成本和产量可能受到影响。同时，在较高的温度进行退火时，甚至能够在短时间内去除金属催化剂。
同时，为了增加吸杂效果，还可以将n型或p型杂质注入半导体层210的与金属层、或者金属硅化物层或者它们的双层280接触的区域210a中。此时，n型杂质可以为磷(P)，而p型杂质可以为硼(B)。可替代地，为了更大地增加吸杂效果，可以将离子或等离子体用于形成半导体层210的与金属层、或者金属硅化物层或者它们的双层280接触的区域210a中的损坏区域(damage region)210b。
接下来，参照图2E，去除金属层、或者金属硅化物层或者它们的双层280以及热氧化障肋290。然后，形成源电极291和漏电极293，它们分别通过接触孔270连接至源区211和漏区213。源电极291和漏电极293可以由从Mo、Cr、W、MoW、Al、Al-Nd、Ti、TiN、Cu、Mo合金、Al合金和Cu合金所组成的组中选择的一种来形成。因此，根据本发明实施例的TFT被完成。
图3A至图3C是示出根据本发明另一实施例的制造TFT的处理的截面图。除了下述不同处之外，该实施例以与图1A至图1D以及图2A至图2E中所示的实施例相同的方式构成。
首先，准备其上形成有缓冲层310的基板300。然后，在缓冲层310上形成非晶硅层，并利用图1A至图1D的实施例中所描述的金属催化剂将该非晶硅层结晶成多晶硅层。对该多晶硅层进行图样化以形成半导体层320。可替代地，可以在后续的处理中对多晶硅层进行图样化。
然后，在基板300上以及在半导体层320上形成栅绝缘层330。
在栅绝缘层330上的与半导体层320的沟道区相对应的区域形成光致抗蚀图样340。利用光致抗蚀图样340作为掩膜而注入预定数量的导电杂质离子345，以形成源区321、漏区323和沟道区322。
接下来，参照图3B，去除光致抗蚀图样340，在栅绝缘层330上形成用于栅电极的金属层(未示出)，并且利用照相平版印刷处理蚀刻用于栅电极的金属层，以在与半导体层320的沟道区322相对应的区域形成栅电极350。
然后，在基板300的包括栅电极350的整个表面上形成层间绝缘层360。然后，对层间绝缘层360和栅绝缘层330进行蚀刻，以形成露出半导体层320的源区321和漏区323的接触孔370。
然后，在其中形成有接触孔370的层间绝缘层360上形成金属层、或者金属硅化物层或者它们的双层380。根据本发明的各方面，在使金属层、或者金属硅化物层或者它们的双层380沉积之后，利用半导体层320内由后续退火处理所形成的区域进行吸杂处理。可以在金属层、或者金属硅化物层或者它们的双层380上形成热氧化障肋385。
然后，进行退火处理，以去除残留在半导体层320中的用于结晶的金属催化剂，特别是去除残留在半导体层320的沟道区322中的金属催化剂。在进行退火处理时，金属层的金属与半导体层320的来自半导体层320与金属层、或者金属硅化物层或者它们的双层380接触的表面的硅相结合，从而形成金属硅化物，和/或金属硅化物层中的金属硅化物扩散到半导体320的该区域中。因此，在半导体层320的与金属层、或者金属硅化物层或者它们的双层380接触的区域中形成区域320a，区域320a中存在与用于结晶的金属催化剂所形成的金属硅化物不同的金属硅化物。半导体层320的包含该金属硅化物的区域320a可以从半导体层320的与金属层、或者金属硅化物层或者它们的双层380接触的表面延伸到预定深度。
当残留在半导体层320的沟道区322中的用于结晶的金属催化剂利用退火处理扩散到半导体层320中的与金属层、或者金属硅化物层或者它们的双层380接触的区域320a中时，金属催化剂沉淀在区域320a中，使得金属催化剂不再扩散。
为了增加吸杂效果，还可以将n型或p型杂质注入半导体层320的与金属层、或者金属硅化物层或者它们的双层380接触的区域320a中，并且为了更大地增加吸杂效果，可以将离子或等离子体用于形成损坏区域320b。
接下来，参照图3C，去除热氧化障肋385。然后，使用于源电极和漏电极的材料沉积在金属层、或者金属硅化物层或者它们的双层380上。将金属层、或者金属硅化物层或者它们的双层380以及用于源电极和漏电极的材料进行图样化，以形成图样化的金属层、或者金属硅化物层或者它们的双层390以及源电极391和漏电极393。与第一实施例不同的是，并不去除金属层、或者金属硅化物层或者它们的双层380，而是对金属层、或者金属硅化物层或者它们的双层380进行图样化以形成图样化的金属层、或者金属硅化物层或者它们的双层390。在本发明的第二实施例中，源电极391和漏电极393通过图样化的金属层、或者金属硅化物层或者它们的双层390分别电连接至半导体层320的源区321和漏区323。因此。根据图3A至图3C的实施例的TFT被完成。
图4A至图4C是示出根据本发明另一实施例的制造TFT的处理的截面图。除了下述的不同处之外，该实施例以与上述的实施例相同的方式来构成。
首先，准备其中形成有缓冲层410的基板400。然后，在缓冲层410上形成非晶硅层，并利用图1A至图1D的实施例中所描述的金属催化剂将该非晶硅层结晶成多晶硅层。对该多晶硅层进行图样化以形成半导体层420。可替代地，可以在后续的处理中对多晶硅层进行图样化。
然后，在基板400上以及在半导体层420上形成栅绝缘层430。在栅绝缘层430上的与半导体层420的沟道区相对应的区域形成光致抗蚀图样(未示出)，并且利用光致抗蚀图样作为掩膜而注入预定数量的导电杂质离子，以形成源区421、漏区423和沟道区422。
然后，去除光致抗蚀图样，在栅绝缘层430上形成栅电极的金属层(未示出)，并且利用照相平版印刷处理对用于栅电极的金属层进行蚀刻，以在与半导体层420的沟道区422相对应的区域形成栅电极450。
接下来，参照图4B，在基板400的包括栅电极450的整个表面上形成层间绝缘层460。然后，对层间绝缘层460和栅绝缘层430进行蚀刻，以形成露出半导体层420的源区421和漏区423的接触孔470。
然后，在其中形成有接触孔470的层间绝缘层460上形成金属层、或者金属硅化物层或者它们的双层，并且对金属层、或者金属硅化物层或者它们的双层进行图样化以形成图样化的金属层、或者金属硅化物层或者它们的双层480。与图3A至图3C的实施例的金属层、或者金属硅化物层或者它们的双层380不同的是，该金属层、或者金属硅化物层或者它们的双层的厚度为30至
与先前实施例中所描述的金属层、或者金属硅化物层或者它们的双层不同的是，本实施例中首先对金属层、或者金属硅化物层或者它们的双层进行图样化，然后再进行退火以进行吸杂，使得金属层、或者金属硅化物层或者它们的双层在退火时刻不会出现在基板400的整个表面上。因此，可避免在退火时刻由形成在整个表面上的金属层、或者金属硅化物层或者它们的双层的热膨胀所引起的基板400的变形，使得图样化的金属层、或者金属硅化物层或者它们的双层480可形成厚达
Figure G2008102140190D00132
的厚度。
此后，可以在图样化的金属层、或者金属硅化物层或者它们的双层480上形成热氧化障肋490。然后，进行退火处理以去除残留在半导体层420中的用于结晶的金属催化剂，特别是去除残留在半导体层420的沟道区422中的金属催化剂。在进行退火处理时，金属层的金属与半导体层420的在半导体层420与金属层图样、或者金属硅化物层图样或者它们的双层图样480接触的表面的硅相结合，从而形成金属硅化物，和/或金属硅化物层图样的金属硅化物扩散到半导体420的与图样化的金属层、或者金属硅化物层或者它们的双层480接触的区域中。因此，在半导体层420的与图样化的金属层、或者金属硅化物层或者它们的双层480接触的区域中形成区域420a，区域420a存在与用于结晶的金属催化剂所形成的金属硅化物不同的金属硅化物。半导体层420的包含该金属硅化物的区域420a可以从半导体层420的与图样化的金属层、或者金属硅化物层或者它们的双层480接触的表面延伸到预定深度。
当残留在半导体层420的沟道区422中的用于结晶的金属催化剂利用退火处理扩散到半导体层420中的与图样化的金属层、或者金属硅化物层或者它们的双层480接触的区域420a中时，金属催化剂沉淀在区域420a中，使得金属催化剂不再扩散。
为了增加吸杂效果，还可以将n型或p型杂质注入半导体层420的与图样化的金属层、或者金属硅化物层或者它们的双层480接触的区域420a中，并且为了更大地增加吸杂效果，可以将离子或等离子体用于形成损坏区域420b。
接下来，参照图4C，去除热氧化障肋490。因此，根据图4A至图4C的实施例的TFT被完成。其中图样化的金属层、或者金属硅化物层或者它们的双层480变成了源电极和漏电极。如在图4A至图4C的实施例中那样，当图样化的金属层、或者金属硅化物层或者它们的双层480变成源电极和漏电极时，不需要形成用于源电极和漏电极的单独材料，使得该处理可得到更加的简化。
图5是由利用含磷(P)掺杂的常规吸杂方法所形成的TFT的半导体层的每单位宽度的截止电流与根据本发明实施例的TFT的半导体层的每单位宽度的截止电流的比较图。水平轴上的区域A表示由利用P掺杂的常规吸杂方法所形成的TFT，而区域B和C表示根据本发明实施例所形成的TFT，其中区域B表示利用Ti所形成的TFT，而区域C表示利用Mo所形成的TFT。垂直轴表示所测量的TFT的半导体层的每单位宽度的截止电流(A/μm)。
在由利用P掺杂的常规吸杂方法所形成的TFT中，按2×e14/cm2的剂量将P掺杂到利用Ni作为用于结晶的金属催化剂结晶而成的半导体层中的接触孔所露出的区域中，然后在550℃进行退火一个小时。在根据本发明实施例的TFT中，使
Figure G2008102140190D00151
厚的Ti或Mo层沉积在利用Ni作为金属催化剂结晶而成的相应半导体层中的接触孔所露出的区域上，并且以与利用P掺杂的吸杂条件相同的吸杂条件进行退火。在进行退火之后，测量每个TFT的截止电流。
根据本发明实施例，当使Ti或Mo沉积并且进行用于吸杂的退火时，Ti或Mo与半导体层的Si进行反应以形成Ti硅化物或Mo硅化物。其中形成有Ti硅化物或Mo硅化物的区域从半导体层与Ti或Mo层的界面延伸到半导体层内一定深度，并且金属催化剂(例如，上述具体实例中的Ni)被吸杂到其中形成有TI硅化物或Mo硅化物的区域中。
参照图5的区域A，由利用P掺杂的常规吸杂方法所形成的TFT的半导体层的每单位宽度的截止电流被测量四次。其结果是，测量到的值大约在4.5E-12A/μm到7.0E-12A/μm范围内。反之，参照图5的区域B和C，可看到的是，根据本发明实施例的TFT的半导体层的每单位宽度的截止电流，在利用Ti所形成的TFT的情况下为5.0E-13A/μm或更小，而在利用Mo所形成的TFT的情况下为6.0E-13A/μm或更小，这证明了根据本发明各方面所形成的半导体层的每单位宽度的截止电流相对于利用常规方法所形成的半导体层的每单位宽度的截止电流得到显著降低。
因此，基于上述结果，可以从得到显著降低的截止电流值得出结论，残留在半导体层的沟道区中的金属催化剂的数量也得到显著降低。因此，根据本发明实施例可提供具有良好电特性且漏电流得到显著降低的TFT。
图6是根据本发明另一实施例的包括TFT的OLED显示装置的截面图。参照图6，绝缘层610形成在基板100的包括图2E中的TFT的整个表面上。绝缘层610可以是从由氧化硅层、氮化硅层和旋涂玻璃组成的组中选择的无机层，或者可以是从由聚酰亚胺(polyimide)、苯并环丁烯系列树脂(benzocyclobuteneseries resin)和丙烯酸盐(acrylate)组成的组中选择的有机层。可替代地，绝缘层610可以具有由无机层和有机层构成的堆叠结构。
对绝缘层610进行蚀刻以形成露出源电极291或漏电极293的通孔。第一电极620被形成为通过该通孔连接至源电极291和漏电极293中的一个。第一电极620可以是阳极或阴极。当第一电极620是阳极时，该阳极可以由利用铟锡氧化物(ITO)、铟锌氧化物(IZO)和铟锡锌氧化物(ITZO)中的一种构成的透明导电层形成。当第一电极是阴极时，该阴极可以由Mg、Ca、Al、Ag、Ba或其合金形成。
随后，具有露出第一电极620的表面的一部分的开口的像素限定层630形成在第一电极620上，而包括发光层的有机层640形成在所露出的第一电极620上。有机层640可以进一步包括从由空穴注入层、空穴传输层、空穴阻挡层、电子阻挡层、电子注入层和电子传输层组成的组中选择的至少一层。然后，第二电极650形成在有机层640上。因此，根据本发明实施例的OLED显示装置被完成。
在由利用金属催化剂结晶而成的多晶硅层形成的半导体层中，在半导体层的由接触孔露出的区域形成金属层、或者金属硅化物层或者它们的双层，其中金属层包括在半导体层内扩散系数小于用于结晶的金属催化剂的扩散系数的金属或其合金，并进行退火，以便能够去除残留在半导体层的沟道区中的金属催化剂，从而显著降低了TFT的截止电流。此外，可对金属层、或者金属硅化物层或者它们的双层进行图样化以用作源电极和漏电极，使得制造TFT的处理可得到简化。
根据上述本发明的各方面，去除了残留在半导体层的沟道区中的金属催化剂，从而可获得具有良好电特性且漏电流等降低的TFT、制造该TFT的方法以及具有该TFT的OLED显示装置。
尽管已经示出并描述了本发明的几个实施例，但是本领域的技术人员将会理解的是，可以对所述实施例进行改变而不偏离本发明的原理和精神，其中本发明的范围是由权利要求书及其等价物所限定的。

Claims (26)

1.一种薄膜晶体管TFT，包括：
基板；
设置在所述基板上并且利用金属催化剂结晶的半导体层；
设置在所述半导体层上的栅绝缘层；
设置在所述栅绝缘层上的栅电极；
设置在所述栅电极上的层间绝缘层；以及
设置在所述层间绝缘层上并且通过接触孔分别电连接至所述半导体层的源区和漏区的源电极和漏电极，所述接触孔露出所述半导体层的源区和漏区的预定区域并在所述栅绝缘层和所述层间绝缘层内形成，
其中仅在位于每个接触孔下方的所述半导体层的从所述半导体层的表面到预定深度的对应于该接触孔的区域内存在金属硅化物，所述金属硅化物包括与所述金属催化剂不同的金属，其中存在所述金属硅化物的区域内的金属催化剂的浓度高于所述半导体层的其它区域中的金属催化剂的浓度。
2.根据权利要求1所述的TFT，其中所述金属硅化物在所述半导体层内具有比所述金属催化剂的扩散系数小的扩散系数。
3.根据权利要求2所述的TFT，其中所述金属硅化物的扩散系数不大于所述金属催化剂的扩散系数的1/100。
4.根据权利要求3所述的TFT，其中所述金属催化剂为镍，所述金属硅化物的扩散系数大于0且不大于10-7cm2/s。
5.根据权利要求2所述的TFT，其中所述金属硅化物包括从由Sc、Ti、Zr、Hf、V、Nb、Ta、Cr、Mo、W、Mn、Re、Ru、Os、Co、Rh、Ir、Pt、Y、Ta、La、Ce、Pr、Nd、Dy、Ho、TiN、TaN和其合金组成的组中选出的至少一种。
6.根据权利要求1所述的TFT，其中所述半导体层利用超级晶粒硅SGS结晶方法进行结晶。
7.根据权利要求1所述的TFT，进一步包括：
设置在所述源电极、漏电极和与所述源电极、漏电极相接触的所述半导体层之间的包括所述金属硅化物的金属的图样化金属层、或者包括所述金属硅化物的图样化金属硅化物层、或者它们的图样化双层。
8.根据权利要求1所述的TFT，其中所述源电极和漏电极包括由所述金属硅化物的金属形成的图样化金属层、或者由所述金属硅化物形成的图样化金属硅化物层、或者它们的图样化双层。
9.根据权利要求7所述的TFT，其中所述图样化金属层、或者所述图样化金属硅化物层或者所述它们的图样化双层具有
Figure FSB00000135707900021
至
Figure FSB00000135707900022
的厚度。
10.根据权利要求8所述的TFT，其中所述图样化金属层、或者所述图样化金属硅化物层或者所述它们的图样化双层具有
Figure FSB00000135707900023
至
Figure FSB00000135707900024
的厚度。
11.根据权利要求1所述的TFT，进一步包括：
在所述半导体层的存在所述金属硅化物的区域内的n型或p型杂质或者通过离子或等离子体处理所形成的损坏区域。
12.一种制造薄膜晶体管TFT的方法，包括：
制备基板；
在所述基板上形成非晶硅层；
利用金属催化剂将所述非晶硅层结晶成多晶硅层；
对所述多晶硅层进行图样化以形成半导体层；
在所述半导体层上形成栅绝缘层；
在所述栅绝缘层上形成栅电极；
在所述基板的包括所述栅电极在内的整个表面上形成层间绝缘层；
对所述栅绝缘层和所述层间绝缘层进行蚀刻，以形成露出所述半导体层的源区和漏区的接触孔；
在其中形成有所述接触孔的所述层间绝缘层上形成金属层、或者金属硅化物层或者它们的双层；以及
对所述基板进行退火，以将存在于所述半导体层的沟道区中的所述金属催化剂吸杂到所述半导体层与所述金属层、或者所述金属硅化物层或者它们的双层相接触的区域内。
13.根据权利要求12所述的方法，其中所述金属层、或者所述金属硅化物层或者它们的双层包括：具有在所述半导体层内扩散系数比所述金属催化剂的扩散系数小的金属或其合金的金属层；或者包括在所述半导体层内扩散系数比所述金属催化剂的扩散系数小的金属硅化物或其合金的金属硅化物层。
14.根据权利要求13所述的方法，其中所述金属层、或者所述金属硅化物层或者它们的双层的扩散系数不大于所述金属催化剂的扩散系数的1/100。
15.根据权利要求14所述的方法，其中所述金属催化剂为镍，且所述金属层、或者所述金属硅化物层或者它们的双层的扩散系数大于0且不大于10-7cm2/s。
16.根据权利要求14所述的方法，其中所述金属层、或者所述金属硅化物层或者它们的双层包括从由Sc、Ti、Zr、Hf、V、Nb、Ta、Cr、Mo、W、Mn、Re、Ru、Os、Co、Rh、Ir、Pt、Y、Ta、La、Ce、Pr、Nd、Dy、Ho、TiN、TaN和其合金组成的组中选出的至少一种。
17.根据权利要求12所述的方法，其中在500℃至993℃的温度进行所述退火10秒钟到10小时。
18.根据权利要求12所述的方法，其中利用超级晶粒硅SGS结晶方法将所述非晶硅层结晶。
19.根据权利要求12所述的方法，进一步包括：
在对所述基板进行退火之前，在所述金属层、或者所述金属硅化物层或者它们的双层上形成热氧化障肋。
20.根据权利要求19所述的方法，进一步包括：
在对所述基板进行退火之后，去除所述热氧化障肋；
在所述金属层、或者所述金属硅化物层或者它们的双层上形成用于源电极和漏电极的材料；以及
对所述金属层、或者所述金属硅化物层或者它们的双层以及所述源电极和漏电极的材料进行图样化。
21.根据权利要求19所述的方法，进一步包括：
在对所述基板进行退火之后，去除所述热氧化障肋；以及
对所述金属层、或者所述金属硅化物层或者它们的双层进行图样化以形成源电极和漏电极。
22.根据权利要求12所述的方法，进一步包括：
在吸杂所述金属催化剂之后，去除所述金属层、或者所述金属硅化物层或者它们的双层，并且在所述层间绝缘层上形成与所述半导体层的源区和漏区相接触的源电极和漏电极。
23.根据权利要求12所述的方法，进一步包括：
将n型或p型杂质注入到所述半导体层的与所述金属层、或者所述金属硅化物层或者它们的双层相接触的区域中；或者利用离子或等离子体形成损坏区域。
24.根据权利要求12所述的方法，进一步包括：
在形成所述述金属层、或者所述金属硅化物层或者它们的双层之后并且在对所述基板进行退火之前，
对所述金属层、或者所述金属硅化物层或者它们的双层进行图样化以形成源电极和漏电极。
25.一种有机发光二极管OLED显示装置，包括：
基板；
设置在所述基板上并且利用金属催化剂结晶的半导体层；
设置在所述半导体层上的栅绝缘层；
设置在所述栅绝缘层上的栅电极；
设置在所述栅电极上的层间绝缘层；以及
设置在所述层间绝缘层上并且通过接触孔分别电连接至所述半导体层的源区和漏区的源电极和漏电极，所述接触孔露出所述半导体层的源区和漏区的预定区域并在所述栅绝缘层和所述层间绝缘层内形成；
电连接至所述源电极和漏电极中的一个的第一电极；
设置在该第一电极上的包括发光层的有机层；和
设置在该有机层上的第二电极，
其中仅在位于每个接触孔下方的所述半导体层的从所述半导体层的表面到预定深度的对应于该接触孔的区域内存在金属硅化物，所述金属硅化物包括与所述金属催化剂不同的金属，其中存在所述金属硅化物的区域内的金属催化剂的浓度高于所述半导体层的其它区域中的金属催化剂的浓度。
26.一种制造薄膜晶体管的方法，包括：
利用金属催化剂将非晶硅层结晶成多晶硅层；
对所述多晶硅层进行图样化以形成半导体层；
在所述半导体层上形成至少一绝缘层；
对所述至少一绝缘层进行蚀刻，以形成露出所述半导体层的源区和漏区的接触孔；
在其中形成有所述接触孔的所述至少一绝缘层上形成金属层、或者金属硅化物层或者它们的双层；以及
对所述基板进行退火，以将出现在所述半导体层的沟道区中的所述金属催化剂吸杂到所述半导体层与所述金属层、或者所述金属硅化物层或者它们的双层相接触的区域内。
CN2008102140190A 2007-08-23 2008-08-22 薄膜晶体管及其制造方法以及有机发光二极管显示装置 Active CN101373793B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020070084934 2007-08-23
KR1020070084934A KR100889627B1 (ko) 2007-08-23 2007-08-23 박막트랜지스터, 그의 제조방법, 및 이를 구비한유기전계발광표시장치
KR10-2007-0084934 2007-08-23

Publications (2)

Publication Number Publication Date
CN101373793A CN101373793A (zh) 2009-02-25
CN101373793B true CN101373793B (zh) 2010-11-10

Family

ID=40032769

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008102140190A Active CN101373793B (zh) 2007-08-23 2008-08-22 薄膜晶体管及其制造方法以及有机发光二极管显示装置

Country Status (5)

Country Link
US (1) US8283668B2 (zh)
EP (1) EP2028687B1 (zh)
JP (1) JP5197211B2 (zh)
KR (1) KR100889627B1 (zh)
CN (1) CN101373793B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100875432B1 (ko) 2007-05-31 2008-12-22 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조 방법, 이를 이용하여 형성된박막트랜지스터, 그의 제조방법 및 이를 포함하는유기전계발광표시장치
KR100889626B1 (ko) 2007-08-22 2009-03-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 이를 구비한유기전계발광표시장치, 및 그의 제조방법
KR100889627B1 (ko) 2007-08-23 2009-03-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 구비한유기전계발광표시장치
KR100982310B1 (ko) 2008-03-27 2010-09-15 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR100989136B1 (ko) 2008-04-11 2010-10-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR101002666B1 (ko) 2008-07-14 2010-12-21 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR101050467B1 (ko) * 2010-04-14 2011-07-20 삼성모바일디스플레이주식회사 다결정 실리콘층, 그 제조방법, 상기 다결정 실리층을 이용한 박막 트랜지스터 및 상기 박막 트랜지스터를 구비한 유기발광표시장치
KR101146993B1 (ko) * 2010-06-03 2012-05-22 삼성모바일디스플레이주식회사 실리콘층의 결정화 방법 및 상기 결정화 방법을 이용한 박막 트랜지스터의 형성방법
KR101108177B1 (ko) * 2010-07-07 2012-01-31 삼성모바일디스플레이주식회사 박막 트랜지스터의 ｌｄｄ 형성방법, 이를 이용한 박막 트랜지스터 및 유기 전계 발광 장치의 제조 방법
KR101733196B1 (ko) 2010-09-03 2017-05-25 삼성디스플레이 주식회사 박막 트랜지스터, 이의 제조 방법, 및 이를 구비한 표시 장치
KR20120131753A (ko) * 2011-05-26 2012-12-05 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터의 제조 방법 및 유기 발광 표시 장치
KR101809661B1 (ko) * 2011-06-03 2017-12-18 삼성디스플레이 주식회사 박막 트랜지스터, 그 제조 방법 및 이를 포함하는 유기 발광 표시 장치
KR20130007283A (ko) * 2011-06-30 2013-01-18 삼성디스플레이 주식회사 박막 트랜지스터, 이를 구비한 표시 장치, 및 그 제조 방법
KR102164941B1 (ko) * 2014-01-13 2020-10-14 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이를 포함하는 표시 장치, 및 박막 트랜지스터 기판의 제조 방법
KR102239841B1 (ko) 2014-08-06 2021-04-14 삼성디스플레이 주식회사 박막 트랜지스터, 이를 구비하는 디스플레이 장치, 박막 트랜지스터의 제조방법 및 디스플레이 장치의 제조방법
CN104300006A (zh) * 2014-10-17 2015-01-21 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、oled背板和显示装置
CN104538350A (zh) * 2014-12-30 2015-04-22 深圳市华星光电技术有限公司 多晶硅基板及其制造方法
TWI548100B (zh) * 2015-01-08 2016-09-01 友達光電股份有限公司 薄膜電晶體、顯示面板以及其製造方法
CN106876478A (zh) * 2017-03-22 2017-06-20 京东方科技集团股份有限公司 一种薄膜晶体管中的多晶硅薄膜、薄膜晶体管及制作方法
WO2020133059A1 (zh) * 2018-12-27 2020-07-02 深圳市柔宇科技有限公司 一种功能器件及其制造方法
CN110212008B (zh) * 2019-06-24 2021-07-23 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法

Family Cites Families (100)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3465209A (en) * 1966-07-07 1969-09-02 Rca Corp Semiconductor devices and methods of manufacture thereof
JPS62104173A (ja) 1985-10-31 1987-05-14 Fujitsu Ltd 半導体装置
JP3122177B2 (ja) 1991-08-09 2001-01-09 旭硝子株式会社 薄膜トランジスタとその製造方法
TW232751B (en) * 1992-10-09 1994-10-21 Semiconductor Energy Res Co Ltd Semiconductor device and method for forming the same
JP2762215B2 (ja) * 1993-08-12 1998-06-04 株式会社半導体エネルギー研究所 薄膜トランジスタおよび半導体装置の作製方法
JPH07176753A (ja) 1993-12-17 1995-07-14 Semiconductor Energy Lab Co Ltd 薄膜半導体装置およびその作製方法
JP3403807B2 (ja) 1994-06-02 2003-05-06 松下電器産業株式会社 薄膜トランジスタおよび液晶表示装置
JP2738315B2 (ja) 1994-11-22 1998-04-08 日本電気株式会社 薄膜トランジスタおよびその製造方法
JPH08255907A (ja) 1995-01-18 1996-10-01 Canon Inc 絶縁ゲート型トランジスタ及びその製造方法
US5771110A (en) * 1995-07-03 1998-06-23 Sanyo Electric Co., Ltd. Thin film transistor device, display device and method of fabricating the same
JP3744980B2 (ja) * 1995-07-27 2006-02-15 株式会社半導体エネルギー研究所 半導体装置
TW374196B (en) * 1996-02-23 1999-11-11 Semiconductor Energy Lab Co Ltd Semiconductor thin film and method for manufacturing the same and semiconductor device and method for manufacturing the same
JPH1012882A (ja) 1996-06-20 1998-01-16 Toshiba Corp 薄膜トランジスタ及びその製造方法
US6746905B1 (en) * 1996-06-20 2004-06-08 Kabushiki Kaisha Toshiba Thin film transistor and manufacturing process therefor
TW324862B (en) 1996-07-03 1998-01-11 Hitachi Ltd Liquid display apparatus
JPH10150204A (ja) * 1996-09-19 1998-06-02 Toshiba Corp 半導体装置およびその製造方法
JPH10135475A (ja) * 1996-10-31 1998-05-22 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
TW386238B (en) * 1997-01-20 2000-04-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP3942683B2 (ja) 1997-02-12 2007-07-11 株式会社半導体エネルギー研究所 半導体装置作製方法
JP3544280B2 (ja) * 1997-03-27 2004-07-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3717634B2 (ja) 1997-06-17 2005-11-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH11111992A (ja) 1997-09-30 1999-04-23 Toshiba Corp 薄膜トランジスタ、相補型薄膜トランジスタ、および薄膜トランジスタの製造方法
US6369410B1 (en) * 1997-12-15 2002-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
JPH11261075A (ja) 1998-03-13 1999-09-24 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR19990075412A (ko) 1998-03-20 1999-10-15 윤종용 박막 트랜지스터 및 그 제조 방법
US6331476B1 (en) * 1998-05-26 2001-12-18 Mausushita Electric Industrial Co., Ltd. Thin film transistor and producing method thereof
WO2000001016A1 (fr) * 1998-06-30 2000-01-06 Matsushita Electric Industrial Co., Ltd. Transistor a film mince et son procede de fabrication
US6346437B1 (en) * 1998-07-16 2002-02-12 Sharp Laboratories Of America, Inc. Single crystal TFT from continuous transition metal delivery method
JP4030193B2 (ja) * 1998-07-16 2008-01-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4376331B2 (ja) 1998-08-07 2009-12-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6559036B1 (en) * 1998-08-07 2003-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6380007B1 (en) * 1998-12-28 2002-04-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP4531177B2 (ja) 1998-12-28 2010-08-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100303711B1 (ko) 1999-01-28 2001-09-26 장 진 다결정/비정질 실리콘 이중 활성층을 가지는 박막트랜지스터 및
GB2354882B (en) * 1999-03-10 2004-06-02 Matsushita Electric Ind Co Ltd Thin film transistor panel and their manufacturing method
US6680487B1 (en) 1999-05-14 2004-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor comprising a TFT provided on a substrate having an insulating surface and method of fabricating the same
JP4270719B2 (ja) 1999-06-30 2009-06-03 株式会社東芝 半導体装置及びその製造方法
JP4437570B2 (ja) * 1999-07-12 2010-03-24 株式会社ルネサステクノロジ 半導体装置及び半導体装置の製造方法
JP2001102169A (ja) * 1999-10-01 2001-04-13 Sanyo Electric Co Ltd Ｅｌ表示装置
US20020020840A1 (en) 2000-03-10 2002-02-21 Setsuo Nakajima Semiconductor device and manufacturing method thereof
TWI301907B (en) * 2000-04-03 2008-10-11 Semiconductor Energy Lab Semiconductor device, liquid crystal display device and manfacturing method thereof
JP2001319878A (ja) * 2000-05-11 2001-11-16 Sharp Corp 半導体製造方法
JP2002093745A (ja) 2000-09-12 2002-03-29 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
KR100439345B1 (ko) * 2000-10-31 2004-07-07 피티플러스(주) 폴리실리콘 활성층을 포함하는 박막트랜지스터 및 제조 방법
US7045444B2 (en) * 2000-12-19 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device that includes selectively adding a noble gas element
US6807206B2 (en) * 2001-04-16 2004-10-19 The Furukawa Electric Co., Ltd. Semiconductor laser device and drive control method for a semiconductor laser device
TW546846B (en) 2001-05-30 2003-08-11 Matsushita Electric Ind Co Ltd Thin film transistor and method for manufacturing the same
US6743700B2 (en) * 2001-06-01 2004-06-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor device and method of their production
JP3961240B2 (ja) * 2001-06-28 2007-08-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100662493B1 (ko) * 2001-07-10 2007-01-02 엘지.필립스 엘시디 주식회사 비정질막의 결정화방법 및 이를 이용한 액정표시소자의제조방법
US6952023B2 (en) * 2001-07-17 2005-10-04 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP2003075870A (ja) 2001-09-06 2003-03-12 Toshiba Corp 平面表示装置およびその製造方法
JP2003100633A (ja) 2001-09-25 2003-04-04 Sharp Corp 半導体装置の製造方法および半導体装置
JP3600229B2 (ja) 2001-10-31 2004-12-15 株式会社半導体エネルギー研究所 電界効果型トランジスタの製造方法
JP2003188098A (ja) 2001-12-13 2003-07-04 Sharp Corp 半導体装置およびその製造方法
KR100452445B1 (ko) 2001-12-29 2004-10-08 엘지.필립스 엘시디 주식회사 다결정 실리콘 박막트랜지스터 제조방법
US20030155572A1 (en) * 2002-02-19 2003-08-21 Min-Koo Han Thin film transistor and method for manufacturing thereof
KR100488959B1 (ko) 2002-03-08 2005-05-11 비오이 하이디스 테크놀로지 주식회사 다결정 실리콘 박막트랜지스터의 제조 방법
KR100488958B1 (ko) 2002-03-08 2005-05-11 비오이 하이디스 테크놀로지 주식회사 다결정 실리콘 박막트랜지스터의 제조 방법
JP2003298059A (ja) 2002-03-29 2003-10-17 Advanced Lcd Technologies Development Center Co Ltd 薄膜トランジスタ
JP4115153B2 (ja) 2002-04-08 2008-07-09 シャープ株式会社 半導体装置の製造方法
JP4115158B2 (ja) 2002-04-24 2008-07-09 シャープ株式会社 半導体装置およびその製造方法
JP2004022845A (ja) 2002-06-17 2004-01-22 Sharp Corp 薄膜トランジスタおよびその製造方法並びに表示装置
JP4115283B2 (ja) * 2003-01-07 2008-07-09 シャープ株式会社 半導体装置およびその製造方法
KR100928490B1 (ko) * 2003-06-28 2009-11-26 엘지디스플레이 주식회사 액정표시패널 및 그 제조 방법
JP2005057240A (ja) * 2003-07-23 2005-03-03 Seiko Epson Corp 薄膜半導体素子、及び薄膜半導体素子の製造方法
KR100515357B1 (ko) 2003-08-14 2005-09-15 삼성에스디아이 주식회사 게이트와 바디가 전기적으로 연결된 박막 트랜지스터와 그제조방법
KR100556370B1 (ko) * 2003-08-14 2006-03-03 엘지전자 주식회사 김치 전용 냉장고의 김치 숙성 방법
KR100501706B1 (ko) 2003-10-16 2005-07-18 삼성에스디아이 주식회사 게이트-바디콘택 박막 트랜지스터
US7202143B1 (en) * 2003-10-23 2007-04-10 The Board Of Trustees Of The University Of Arkansas Low temperature production of large-grain polycrystalline semiconductors
KR100600853B1 (ko) * 2003-11-17 2006-07-14 삼성에스디아이 주식회사 평판표시장치 및 그의 제조방법
KR100611224B1 (ko) 2003-11-22 2006-08-09 삼성에스디아이 주식회사 금속 유도 측면 결정화 방법을 이용한 박막 트랜지스터 및그의 제조 방법
KR100623247B1 (ko) * 2003-12-22 2006-09-18 삼성에스디아이 주식회사 평판표시장치 및 그의 제조방법
KR100595456B1 (ko) * 2003-12-29 2006-06-30 엘지.필립스 엘시디 주식회사 액정표시소자의 제조방법
JP4437404B2 (ja) 2004-01-08 2010-03-24 シャープ株式会社 半導体装置とその製造方法
KR100654022B1 (ko) * 2004-05-04 2006-12-04 네오폴리((주)) 금속유도측면결정화법을 이용한 박막 트랜지스터 제조방법
KR200357656Y1 (ko) 2004-05-19 2004-07-31 한국해양연구원 오탁방지장치
JP2006049823A (ja) 2004-06-28 2006-02-16 Advanced Lcd Technologies Development Center Co Ltd 半導体装置及びその製造方法
TW200601566A (en) * 2004-06-28 2006-01-01 Adv Lcd Tech Dev Ct Co Ltd Semiconductor apparatus and manufacturing method thereof
KR100656495B1 (ko) * 2004-08-13 2006-12-11 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법
US20060040438A1 (en) * 2004-08-17 2006-02-23 Jiong-Ping Lu Method for improving the thermal stability of silicide
KR200369779Y1 (ko) 2004-08-18 2004-12-16 서성탁 트랩을 이용한 하수관로의 악취역류차단 및 해충유입 방지장치
KR100611766B1 (ko) 2004-08-24 2006-08-10 삼성에스디아이 주식회사 박막트랜지스터 제조 방법
KR200373075Y1 (ko) 2004-10-12 2005-01-15 장한규 빨래판
KR200373076Y1 (ko) 2004-10-12 2005-01-15 황금수 톱밥제조기용 칼날고정장치 및 그 칼날
US7575959B2 (en) * 2004-11-26 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
KR200384738Y1 (ko) 2005-03-02 2005-05-17 박현우 주황색의 불꽃을 내는 양초
US8088676B2 (en) * 2005-04-28 2012-01-03 The Hong Kong University Of Science And Technology Metal-induced crystallization of amorphous silicon, polycrystalline silicon thin films produced thereby and thin film transistors produced therefrom
JP5670005B2 (ja) * 2006-03-06 2015-02-18 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置及びその製造方法
TWI429028B (zh) * 2006-03-31 2014-03-01 Semiconductor Energy Lab 非揮發性半導體記憶體裝置及其製造方法
KR100770268B1 (ko) 2006-05-18 2007-10-25 삼성에스디아이 주식회사 박막트랜지스터의 제조방법
US7750403B2 (en) 2006-06-30 2010-07-06 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and manufacturing method thereof
JP4481284B2 (ja) 2006-09-20 2010-06-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100878284B1 (ko) * 2007-03-09 2009-01-12 삼성모바일디스플레이주식회사 박막트랜지스터와 그 제조 방법 및 이를 구비한유기전계발광표시장치
KR100846985B1 (ko) * 2007-04-06 2008-07-17 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
KR100875432B1 (ko) 2007-05-31 2008-12-22 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조 방법, 이를 이용하여 형성된박막트랜지스터, 그의 제조방법 및 이를 포함하는유기전계발광표시장치
KR101383409B1 (ko) * 2007-06-08 2014-04-18 엘지디스플레이 주식회사 표시장치
KR100848341B1 (ko) 2007-06-13 2008-07-25 삼성에스디아이 주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR100889627B1 (ko) 2007-08-23 2009-03-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 구비한유기전계발광표시장치
KR100982310B1 (ko) 2008-03-27 2010-09-15 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치

Also Published As

Publication number Publication date
JP5197211B2 (ja) 2013-05-15
KR100889627B1 (ko) 2009-03-20
US20090050893A1 (en) 2009-02-26
CN101373793A (zh) 2009-02-25
EP2028687B1 (en) 2019-04-17
JP2009055018A (ja) 2009-03-12
KR20090020287A (ko) 2009-02-26
US8283668B2 (en) 2012-10-09
EP2028687A1 (en) 2009-02-25

Similar Documents

Publication Publication Date Title
CN101373793B (zh) 薄膜晶体管及其制造方法以及有机发光二极管显示装置
CN101315883B (zh) 多晶硅层的制法、tft及其制法及oled显示装置
CN101373792B (zh) 薄膜晶体管、有机发光二极管显示装置及其制造方法
CN101325220B (zh) 薄膜晶体管及其制造方法及包括该薄膜晶体管的显示装置
KR100864884B1 (ko) 박막트랜지스터, 그의 제조방법 및 이를 구비한유기전계발광표시장치
KR100965260B1 (ko) 박막트랜지스터, 그의 제조방법 및 이를 구비한유기전계발광표시장치
EP2226833B1 (en) Method of fabricating a thin film transistor
JP2009004770A (ja) 多結晶シリコン層の製造方法、これを用いて形成した薄膜トランジスタ、その製造方法、並びに、これを備えた有機電界発光表示装置
CN101826548A (zh) 有机发光二极管显示装置及其制造方法
CN101826555B (zh) 薄膜晶体管、制造方法及有机发光二极管显示装置
EP2204844A1 (en) Method of fabricating polysilicon, thin film transistor, method of fabricating the thin film transistor, and organic light emitting diode display device including the thin film transistor
KR101030027B1 (ko) 박막트랜지스터, 그의 제조방법 및 그를 포함하는 유기전계발광표시장치
KR20070024017A (ko) 박막트랜지스터 및 그의 제조 방법
US8278716B2 (en) Method of fabricating polysilicon, thin film transistor, method of fabricating the thin film transistor, and organic light emitting diode display device including the thin film transistor
KR101049810B1 (ko) 박막트랜지스터, 그의 제조방법 및 이를 포함하는 유기전계발광표시장치

Legal Events

Date Code Title Description
C06 Publication
C41 Transfer of patent application or patent right or utility model
PB01 Publication
TA01 Transfer of patent application right

Effective date of registration: 20090116

Address after: Gyeonggi Do, South Korea

Applicant after: Samsung Mobile Display Co., Ltd.

Address before: Gyeonggi Do, South Korea

Applicant before: Samsung SDI Co., Ltd.

ASS Succession or assignment of patent right

Owner name: SAMSUNG MOBILE DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG SDI CO., LTD.

Effective date: 20090116

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER NAME: SAMSUNG MOBILE DISPLAY CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Gyeonggi Do, South Korea

Patentee after: Samsung Display Co., Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Mobile Display Co., Ltd.