CN104078621A - 低温多晶硅薄膜晶体管、其制备方法及阵列基板与显示装置 - Google Patents

低温多晶硅薄膜晶体管、其制备方法及阵列基板与显示装置 Download PDF

Info

Publication number
CN104078621A
CN104078621A CN201410280920.3A CN201410280920A CN104078621A CN 104078621 A CN104078621 A CN 104078621A CN 201410280920 A CN201410280920 A CN 201410280920A CN 104078621 A CN104078621 A CN 104078621A
Authority
CN
China
Prior art keywords
layer
active layer
film transistor
low
thermal insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410280920.3A
Other languages
English (en)
Other versions
CN104078621B (zh
Inventor
白妮妮
张琨鹏
康峰
高鹏飞
韩帅
刘宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Ordos Yuansheng Optoelectronics Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201410280920.3A priority Critical patent/CN104078621B/zh
Publication of CN104078621A publication Critical patent/CN104078621A/zh
Priority to PCT/CN2014/088764 priority patent/WO2015192558A1/zh
Application granted granted Critical
Publication of CN104078621B publication Critical patent/CN104078621B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates

Abstract

本发明公开了一种多晶硅薄膜及薄膜晶体管、其制备方法及阵列基板与显示装置，该低温多晶硅薄膜晶体管包括基板、在基板上形成的缓冲层，以及通过构图工艺在缓冲层上形成的有源层，此外，在所述的有源层上还形成有绝热保温层。本发明通过在在多晶硅薄膜结构中设计绝热保温层，该绝热保温层与缓冲层分别在有源层的上表面和下表面来抑制熔融硅中温度的扩散，起到双层保温的作用，从而明显延长多晶硅晶化的时间。同时，绝热保温层的图案设计可以使有源层在图案边缘部分先结晶形成多晶硅籽晶，引导熔融硅生长，有助于大尺寸晶粒的生长，有效的提高了TFT的迁移率。

Description

低温多晶硅薄膜晶体管、其制备方法及阵列基板与显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种低温多晶硅薄膜晶体管、其制备方法及阵列基板与显示装置。
背景技术
随着平面显示器技术的蓬勃发展，有源矩阵式有机发光显示器(Active Matrix Organic Light Emitting Diode,简称AMOLED)由于其具有更轻薄、自发光和高反应速率等优良特性，成为未来显示器发展的趋势。其可以包括依次形成在基板上的有源开关、绝缘层、透明电极、发光层和金属电极，其中，有源开关通过接触孔与透明电极连接，以控制图像数据的写入。目前，为适应AMOLED尺寸大型化的发展，有源开关通常采用低温多晶硅薄膜晶体管(Low Temperature Poly-silicon TFT,简称LTPS-TFT)作为像素开关控制元件；而用于制备LTPS-TFT的低温多晶硅薄膜的品质好坏与否对于LTPS-TFT的电性表现有着直接影响，因此，低温多晶硅薄膜的制造技术也越来越受到重视。
在LTPS-TFT及半导体器件的制备工艺中，有源层的形成一般都是先沉积一定厚度的非晶硅层，然后采用特殊工艺使非晶硅晶化形成多晶硅，以提高有源层中载流子的迁移率。目前非晶硅晶化技术采用的主要工艺为准分子激光晶化(ELA)。
在ELA工艺中，其晶化方法是采用一定波长的高能量的激光照射于非晶硅薄膜表面，经照射后硅薄膜表面的温度迅速升至1400℃左右，此时非晶硅呈熔融状态，当激光能量撤离后，基板迅速冷却，在冷却过程中非晶硅晶化形成多晶硅。在该过程中，基板的冷却速度过快，晶粒没有足够的时间生长，导致晶粒尺寸较小，载流子迁移率较低，TFT及半导体器件的反应速度慢且功耗高，产品竞争力无法得到提升等问题。
发明内容
(一)要解决的技术问题
本发明要解决的技术问题是如何克服非晶硅晶化形成多晶硅的过程中，基板的冷却速度过快，晶粒没有足够的时间生长，导致晶粒尺寸较小，载流子迁移率较低，TFT及半导体器件的反应速度慢且功耗高，产品竞争力无法得到提升等问题。
(二)技术方案
为解决上述技术问题，本发明提供了一种低温多晶硅薄膜晶体管，所述低温多晶硅薄膜晶体管包括基板、在基板上形成的缓冲层，以及通过构图工艺在缓冲层上形成的有源层，此外，在所述的有源层上还形成有绝热保温层。
其中，所述有源层的边缘未被绝热保温层覆盖。优选所述未被绝热保温层覆盖的所述有源层的边缘宽度为不大于有源层宽度的1/4。
其中，所述绝热保温层通过喷涂工艺形成，其厚度范围为
其中，所述绝热保温层由耐高温抗压、导热系数低、粘附性好的材料制备而成，在高温下对有源层不会产生不良影响。
具体而言，所述绝热保温层的材料包括氮化硅和氧化硅(优选但不限于氮化硅、氧化硅)。
进一步地，本发明所述的低温多晶硅薄膜晶体管还包括在所述绝热保温层的上方依次形成的栅绝缘层、栅电极、层间绝缘层、以及源电极和漏电极，所述源电极和漏电极分别通过贯穿层间绝缘层、栅绝缘层及绝热保温层的过孔与所述有源层的两端连接。
本发明同时提供了一种用于制备低温多晶硅薄膜晶体管的方法，具体为：提供一基板，在基板上形成缓冲层；通过构图工艺在缓冲层上形成有源层；在所述的有源层上形成绝热保温层。
其中，所述有源层的边缘未被绝热保温层覆盖。
优选所述未被绝热保温层覆盖的所述有源层的边缘宽度为不大于有源层宽度的1/4。
此外，所述方法还包括在所述绝热保温层的上方沉积栅绝缘层；在所述栅绝缘层上方形成栅金属薄膜，通过构图工艺形成栅电极的图案，并对所述有源层两端的区域进行掺杂处理以形成离子掺杂区；在所述栅电极上方形成层间绝缘层，并通过构图工艺形成贯穿所述绝热保温层、栅绝缘层和层间绝缘层的绝缘层过孔，从而露出所述有源层两端的离子掺杂区；在所述层间绝缘层上方形成源漏金属薄膜，并通过构图工艺形成源电极和漏电极，所述源电极和漏电极分别通过所述绝缘层过孔与所述有源层两端的离子掺杂区连接。
本发明进一步提供了一种阵列基板，包含上述的低温多晶硅薄膜晶体管。
本发明还提供了含有上述阵列基板的显示装置。
(三)有益效果
本发明针对LTPS-TFT或半导体器件的结构设计了绝热保温层，以减缓ELA过程中基板的冷却速率，增大多晶硅的晶粒尺寸，提高TFT的电学性能。
具体而言，本发明是在有源层的上表面形成有图案(Pattern)的绝热保温层，该绝热保温层与缓冲层分别在有源层的上表面和下表面来抑制熔融硅中温度的扩散，起到双层保温的作用，从而明显延长多晶硅晶化的时间。同时，绝热保温层的图案设计可以使有源层在图案边缘部分先结晶形成多晶硅籽晶，引导熔融硅生长，有助于大尺寸晶粒的生长，有效的提高了TFT的迁移率。
附图说明
图1为本发明多晶硅薄膜晶体管形成的工艺流程图；
图2为本发明TFT结构示意图；
附图标记：1为基板；2为缓冲层；3为有源层；4为绝热保温层；5为栅绝缘层；6为绝缘层；7为栅电极；8为源电极；9为漏电极，10为光刻胶。
具体实施方式
为了更清楚的描述本方案，以下结合具体的实施例对本发明技术方案作详细说明。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例1
本实施例公开了一种低温多晶硅薄膜晶体管，如图2所示，该低温多晶硅薄膜晶体管，包括在基板1，以及在基板上1依次形成的缓冲层2、有源层3和绝热保温层4，其中，通过在实施例1中低温多晶硅薄膜晶体管的非晶硅层上通过构图工艺形成有源层3，同时有源层3不超过其宽度1/4的边缘未被绝热保温层4覆盖。
同时，本实施例所述低温多晶硅薄膜晶体管还包括在绝热保温层4的上方依次形成的栅绝缘层5、栅电极7、层间绝缘层6、以及源电极8和漏电极9，其中，源电极8和漏电极9分别通过贯穿层间绝缘层6、栅绝缘层5及绝热保温层4的绝缘过孔与有源层3的两端连接。
本实施例中，在有源层3上沉积一层很薄的绝热保温层4，形成特定图案后进行ELA工艺，ELA的作用是将有源层熔融后再结晶，形成多晶硅，目前工艺中ELA的温度传播深度可达100nm,而有源层3的厚度一般不超过50nm，所以在有源层3上增加很薄的绝热保温层4不会对ELA工艺及有源层3的熔融再结晶有影响。
其中，绝热保温层4的材料须至少满足如下基本的条件：导热系数应越小越好，抗压强度高，耐热性好，粘附性好，常温下稳定性高等特点，在高温下对有源层不会产生不良影响，而且必须在TFT工艺中易制备，如硅的氧化物(SiOx)，氮化硅(SiNx)等，现有技术公开的多种符合上述条件的材料都可以作为理想的绝热保温材料。
本实施例优选氮化硅或氧化硅材料，更优选氧化硅。绝热保温层的厚度范围为此类材料所形成的绝热保温层能够满足设计及材料要求，在相应工艺下形成大晶粒多晶硅。
其中，基板1可以选择多种可用于多晶硅薄膜形成的衬底，如玻璃基板、石英基板等，其厚度采用常规尺寸即可。
本实施例通过绝热保温层4与缓冲层2的双重保温作用，可以抑制有源层3中熔融硅的温度向下方的基板1及上方的环境中扩散，延长了多晶硅的晶化时间；同时，在本实施例中，绝热保温层4的图案宽度略小于有源层3的图案宽度，在晶化过程中，有源层3图案边缘没有被绝热保温层4覆盖部分的冷却速率会较快，先结晶形成多晶硅，并作为籽晶，引导被绝热保温层4覆盖部分晶粒的生长，该方式更有助于大尺寸晶粒的生长，提高了TFT的迁移率。
实施例2
本实施例提供了一种用于制备低温多晶硅薄膜晶体管的方法，具体包括：
第1步：提供一基板1，在基板1上形成缓冲层2；在缓冲层2上形成有源层3；在有源层3形成绝热保温层4。
其中，有源层3的具体形成的工艺方法流程图见图1：
(1)基板1上依次沉积缓冲层2、有源层3和绝热保温层4，得初始结构；
(2)在绝热保温层4上形成光刻胶10；
(3)经过曝光、刻蚀工艺形成有源层3图案及绝热保温层4的初步图案；
(4)经过灰化工艺去掉绝热保温层4边缘部分的光刻胶；
(5)经过刻蚀及剥离工艺形成绝热保温层4图案；
(6)经过晶化工艺将有源层3的非晶硅晶化形成多晶硅(晶化后的有源层3见图1最终结构中阴影层状结构所示)。其中，晶化过程是指采用ELA工艺使非晶硅层表面温度瞬间达到1400℃，非晶硅在高温下熔融，激光照射结束后，随着温度降低，熔融的非晶硅层发生再结晶，从而形成多晶硅。
具体而言，该步骤选择如玻璃衬底作为基板1，对基板1进行预清洗，利用等离子体增强化学气相沉积法沉积缓冲层2，后沉积有源层3，并在有源层3表面沉积绝热保温层4。其中，缓冲层2可沿用现有结构，如由氮化硅层和二氧化硅层的双层结构，下层是厚度为50-150nm的氮化硅层，上层是厚度为100-350nm的二氧化硅层，二氧化硅层的上面为厚度为300-600nm的有源层3，绝热保温层4厚度为采用氮化硅材料制备而成。
第2步：在绝热保温层4上依次沉积栅绝缘层5、栅电极7、层间介质层6及源电极8和漏电极9，形成TFT及半导体器件的基本结构。
具体为：在绝热保温层4的上方沉积栅绝缘层5；在栅绝缘层5上方形成栅金属薄膜，通过构图工艺形成栅电极7的图案，并对所述有源层3两端的区域进行掺杂处理以形成离子掺杂区；在栅电极7上方形成层间绝缘层6，并通过构图工艺形成贯穿所述绝热保温层4、栅绝缘层5和层间绝缘层6的绝缘层过孔，从而露出所述有源层3两端的离子掺杂区；在层间绝缘层6上方形成源漏金属薄膜，并通过构图工艺形成源电极8和漏电极9，源电极8和漏电极9分别通过所述绝缘层过孔与有源层3两端的离子掺杂区连接。
本实施例通过在有源层上表面增加了绝热保温层4，能够在晶化过程中当高能量的激光撤离后，与缓冲层2共同对有源层进行保温，大大降低了非晶硅层的冷却速度，使晶粒在形成后有足够的时间生长，增大了晶粒尺寸(晶粒平均粒径2um左右)，可制备得到实施例1所述的薄膜晶体管(结构见图2)。
实施例3
本实施例提供了一种阵列基板，该阵列基板包括实施例1中所述的低温多晶硅薄膜晶体管，由此形成的阵列基板用于显示器背板中时，能够提高反应速度、降低功耗等，适用于有源矩阵有机发光二极管显示器(AMOLED)、低温多晶硅薄膜晶体管液晶显示器(LTPS TFT-LCD)等领域。
实施例4
本实施例提供一种显示装置，该显示装置包括实施例3中所述的阵列基板。本实施例的显示装置，可以为有源矩阵有机发光二极管显示器(AMOLED)或者液晶显示器等，由于该显示装置中采用了低温多晶硅薄膜晶体管，在电学性能方面较非晶硅有很大改善，能够提高该显示装置的竞争能力。
通过以上实施例可以看出，本发明通过在有源层表面增加绝热保温层，在采用ELA方式进行有源层的晶化过程中，当高能量的激光撤离后，绝热保温层与缓冲层可以共同对硅薄膜进行保温，大大降低了其冷却速率，使晶粒在形成后有足够的时间生长，增大了晶粒尺寸，提高了载流子迁移率，提高了TFT及半导体器件的反应速率，降低了功耗，提升了产品的竞争力。本发明所采用的方法，在生产过程中容易操作，工艺过程简洁并且不耗费原料；通过增大多晶硅晶粒的尺寸，最后能够得到迁移率较好的低温多晶硅薄膜晶体管；该方法得到的低温多晶硅薄膜可以作为低温多晶硅薄膜晶体管的有源层，适用于有源矩阵有机发光二极管显示器(AMOLED)及低温多晶硅薄膜晶体管液晶显示器(LTPSTFT-LCD)等领域。
此外，上述实施例中的实施方案可以进一步组合或者替换，且实施例仅仅是对本发明的优选实施例进行描述，并非对本发明的构思和范围进行限定，在不脱离本发明设计思想的前提下，本领域中专业技术人员对本发明的技术方案作出的各种变化和改进，均属于本发明的保护范围。

Claims (12)

1.一种低温多晶硅薄膜晶体管，包括依次在基板上形成的缓冲层和有源层，其特征在于：还包括在所述的有源层上形成的绝热保温层。
2.根据权利要求1所述的低温多晶硅薄膜晶体管，其特征在于：所述有源层的边缘未被绝热保温层覆盖。
3.根据权利要求2所述的低温多晶硅薄膜晶体管，其特征在于：未被绝热保温层覆盖的所述有源层的边缘宽度为不大于有源层宽度的1/4。
4.根据权利要求1所述的低温多晶硅薄膜晶体管，其特征在于：所述绝热保温层的厚度为
5.根据权利要求1所述的低温多晶硅薄膜晶体管，其特征在于：所述绝热保温层的材料包括氮化硅或氧化硅。
6.根据权利要求1-5任一项所述的低温多晶硅薄膜晶体管，其特征在于：还包括在所述绝热保温层的上方依次形成的栅绝缘层、栅电极、层间绝缘层，以及源电极和漏电极，所述源电极和漏电极分别通过贯穿层间绝缘层、栅绝缘层及绝热保温层的过孔与所述有源层的两端连接。
7.一种用于制备如权利要求1-6任一项所述低温多晶硅薄膜晶体管的方法，其特征在于：提供一基板，在基板上形成缓冲层；通过构图工艺在缓冲层上形成有源层；在所述的有源层上形成绝热保温层。
8.根据权利要求7所述的方法，其特征在于：所述有源层的边缘未被绝热保温层覆盖。
9.根据权利要求8所述的方法，其特征在于：未被绝热保温层覆盖的所述有源层的边缘宽度为不大于有源层宽度的1/4。
10.根据权利要求7所述的方法，其特征在于：还包括在所述绝热保温层的上方沉积栅绝缘层；在所述栅绝缘层上方形成栅金属薄膜，通过构图工艺形成栅电极的图案，并对所述有源层两端的区域进行掺杂处理以形成离子掺杂区；在所述栅电极上方形成层间绝缘层，并通过构图工艺形成贯穿所述绝热保温层、栅绝缘层和层间绝缘层的绝缘层过孔，从而露出所述有源层两端的离子掺杂区；在所述层间绝缘层上方形成源漏金属薄膜，并通过构图工艺形成源电极和漏电极，所述源电极和漏电极分别通过所述绝缘层过孔与所述有源层两端的离子掺杂区连接。
11.一种阵列基板，其特征在于，包含权利要求1-6任一项所述的低温多晶硅薄膜晶体管。
12.一种显示装置，其特征在于：包含权利要求11所述的阵列基板。
CN201410280920.3A 2014-06-20 2014-06-20 低温多晶硅薄膜晶体管、其制备方法及阵列基板与显示装置 Active CN104078621B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410280920.3A CN104078621B (zh) 2014-06-20 2014-06-20 低温多晶硅薄膜晶体管、其制备方法及阵列基板与显示装置
PCT/CN2014/088764 WO2015192558A1 (zh) 2014-06-20 2014-10-16 低温多晶硅薄膜晶体管、其制备方法及阵列基板与显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410280920.3A CN104078621B (zh) 2014-06-20 2014-06-20 低温多晶硅薄膜晶体管、其制备方法及阵列基板与显示装置

Publications (2)

Publication Number Publication Date
CN104078621A true CN104078621A (zh) 2014-10-01
CN104078621B CN104078621B (zh) 2016-09-07

Family

ID=51599773

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410280920.3A Active CN104078621B (zh) 2014-06-20 2014-06-20 低温多晶硅薄膜晶体管、其制备方法及阵列基板与显示装置

Country Status (2)

Country Link
CN (1) CN104078621B (zh)
WO (1) WO2015192558A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104465401A (zh) * 2014-12-15 2015-03-25 信利（惠州）智能显示有限公司 一种薄膜晶体管低温多晶硅薄膜制备方法
WO2015192558A1 (zh) * 2014-06-20 2015-12-23 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管、其制备方法及阵列基板与显示装置
CN109524475A (zh) * 2018-11-19 2019-03-26 合肥鑫晟光电科技有限公司 薄膜晶体管、其制备方法及显示装置
CN109638174A (zh) * 2018-11-13 2019-04-16 武汉华星光电半导体显示技术有限公司 Oled显示面板及其制作方法
US10566357B2 (en) 2016-12-13 2020-02-18 Au Optronics Corporation Method for crystallizing metal oxide semiconductor layer, semiconductor structure, active array substrate, and indium gallium zinc oxide crystal

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5946562A (en) * 1996-07-24 1999-08-31 International Business Machines Corporation Polysilicon thin film transistors with laser-induced solid phase crystallized polysilicon channel
CN1553474A (zh) * 2003-06-04 2004-12-08 友达光电股份有限公司 利用准分子激光再结晶工艺来制作多晶硅薄膜的方法
CN102386070A (zh) * 2010-08-31 2012-03-21 三星移动显示器株式会社 形成多晶硅层的方法、tft及制造方法和有机发光显示装置
CN103681776A (zh) * 2013-12-24 2014-03-26 京东方科技集团股份有限公司 低温多晶硅薄膜及其制备方法、薄膜晶体管和显示装置
CN203895510U (zh) * 2014-06-20 2014-10-22 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管及其阵列基板与显示装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104078621B (zh) * 2014-06-20 2016-09-07 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管、其制备方法及阵列基板与显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5946562A (en) * 1996-07-24 1999-08-31 International Business Machines Corporation Polysilicon thin film transistors with laser-induced solid phase crystallized polysilicon channel
CN1553474A (zh) * 2003-06-04 2004-12-08 友达光电股份有限公司 利用准分子激光再结晶工艺来制作多晶硅薄膜的方法
CN102386070A (zh) * 2010-08-31 2012-03-21 三星移动显示器株式会社 形成多晶硅层的方法、tft及制造方法和有机发光显示装置
CN103681776A (zh) * 2013-12-24 2014-03-26 京东方科技集团股份有限公司 低温多晶硅薄膜及其制备方法、薄膜晶体管和显示装置
CN203895510U (zh) * 2014-06-20 2014-10-22 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管及其阵列基板与显示装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015192558A1 (zh) * 2014-06-20 2015-12-23 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管、其制备方法及阵列基板与显示装置
CN104465401A (zh) * 2014-12-15 2015-03-25 信利（惠州）智能显示有限公司 一种薄膜晶体管低温多晶硅薄膜制备方法
US10566357B2 (en) 2016-12-13 2020-02-18 Au Optronics Corporation Method for crystallizing metal oxide semiconductor layer, semiconductor structure, active array substrate, and indium gallium zinc oxide crystal
CN109638174A (zh) * 2018-11-13 2019-04-16 武汉华星光电半导体显示技术有限公司 Oled显示面板及其制作方法
US10861919B2 (en) 2018-11-13 2020-12-08 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. OLED display panel and method for manufacturing same
CN109638174B (zh) * 2018-11-13 2021-02-26 武汉华星光电半导体显示技术有限公司 Oled显示面板及其制作方法
CN109524475A (zh) * 2018-11-19 2019-03-26 合肥鑫晟光电科技有限公司 薄膜晶体管、其制备方法及显示装置
CN109524475B (zh) * 2018-11-19 2022-06-14 合肥鑫晟光电科技有限公司 薄膜晶体管、其制备方法及显示装置

Also Published As

Publication number Publication date
WO2015192558A1 (zh) 2015-12-23
CN104078621B (zh) 2016-09-07

Similar Documents

Publication Publication Date Title
CN106206622B (zh) 一种阵列基板及其制备方法、显示装置
CN102945789B (zh) 低温多晶硅薄膜制备方法、薄膜晶体管及其制备方法
CN102969250B (zh) Ltps薄膜及薄膜晶体管的制备方法,阵列基板及显示装置
US9502448B2 (en) Method for fabricating an array substrate with improved driving ability
CN103390592B (zh) 阵列基板制备方法、阵列基板以及显示装置
CN106057735B (zh) Tft背板的制作方法及tft背板
US9299808B2 (en) Manufacturing method of low temperature polysilicon, low temperature polysilicon film and thin film transistor
CN104143565B (zh) 一种柔性显示基板及其制备方法与显示装置
CN103839825A (zh) 一种低温多晶硅薄膜晶体管、阵列基板及其制作方法
WO2017210923A1 (zh) Tft背板的制作方法及tft背板
CN104078621A (zh) 低温多晶硅薄膜晶体管、其制备方法及阵列基板与显示装置
CN105070724A (zh) Tft基板的制作方法及制得的tft基板
US20150294869A1 (en) Method for manufacturing low-temperature polysilicon thin film transistor and array substrate
CN106783628B (zh) 薄膜晶体管的制作方法、薄膜晶体管及显示器
CN102891107B (zh) 低温多晶硅基板及其制作方法
WO2016155055A1 (zh) 低温多晶硅tft基板结构及其制作方法
CN104599959A (zh) 低温多晶硅tft基板的制作方法及其结构
JP5309387B2 (ja) 半導体層とこの半導体層を用いた半導体装置および表示装置
CN104600028A (zh) 低温多晶硅tft基板的制作方法及其结构
CN203895510U (zh) 低温多晶硅薄膜晶体管及其阵列基板与显示装置
CN104701265A (zh) 低温多晶硅tft基板结构及其制作方法
KR20120127318A (ko) 폴리실리콘 활성층을 함유한 박막트랜지스터, 그 제조방법 및 어레이 기판
US10629746B2 (en) Array substrate and manufacturing method thereof
WO2018145515A1 (zh) 薄膜晶体管及其制作方法、显示基板和显示装置
CN104617151B (zh) 低温多晶硅薄膜晶体管及制作方法、阵列基板及显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant