CN101335302A - 薄膜晶体管和有机发光二极管显示器及它们的制造方法 - Google Patents

薄膜晶体管和有机发光二极管显示器及它们的制造方法 Download PDF

Info

Publication number
CN101335302A
CN101335302A CN200810131753.0A CN200810131753A CN101335302A CN 101335302 A CN101335302 A CN 101335302A CN 200810131753 A CN200810131753 A CN 200810131753A CN 101335302 A CN101335302 A CN 101335302A
Authority
CN
China
Prior art keywords
semiconductor layer
channel region
layer
source
described semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200810131753.0A
Other languages
English (en)
Other versions
CN101335302B (zh
Inventor
梁泰勋
朴炳建
徐晋旭
李基龙
李吉远
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung SDI Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung SDI Co Ltd filed Critical Samsung SDI Co Ltd
Publication of CN101335302A publication Critical patent/CN101335302A/zh
Application granted granted Critical
Publication of CN101335302B publication Critical patent/CN101335302B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements

Abstract

本发明提供薄膜晶体管和有机发光二极管显示器以及它们的制造方法。该薄膜晶体管包括：基板；半导体层，设置在所述基板上，包括沟道区以及源和漏区，且利用金属催化剂被结晶；栅电极，设置得对应于所述半导体层的预定区域；栅绝缘层，设置在所述栅电极和所述半导体层之间以使所述半导体层与所述栅电极绝缘；以及源和漏电极，分别电连接到所述半导体层的所述源和漏区。在所述半导体层的所述沟道区中，在垂直方向上距所述半导体层的表面150以内的所述金属催化剂形成得具有超过0且不超过6.5×1017原子每cm3的浓度。所述有机发光二极管显示器包括该薄膜晶体管。

Description

薄膜晶体管和有机发光二极管显示器及它们的制造方法
技术领域
本发明涉及薄膜晶体管及其制造方法、包括薄膜晶体管的有机发光二极管(OLED)显示器及其制造方法。更特别地，本发明涉及薄膜晶体管及其制造方法、包括薄膜晶体管的有机发光二极管(OLED)显示器及其制造方法，在该薄膜晶体管中金属催化剂的浓度根据使用金属催化剂结晶的半导体层的沟道区的位置而被调节。
背景技术
通常，多晶硅层能用于高场效应迁移率和高操作电路，且能构成CMOS电路。因此，多晶硅层广泛用于薄膜晶体管的半导体层。采用多晶硅层的薄膜晶体管一般用于有源矩阵液晶显示器(AMLCD)的有源元件，以及有机发光二极管(OLED)的开关元件和驱动元件。
使非晶硅结晶成为多晶硅的方法包括固相结晶(SPC)法、受激准分子激光结晶(ELC)法、金属诱导结晶(MIC)法和金属诱导横向结晶(MILC)法。在SPC法中，在约700℃或更低的温度，即低于玻璃的转变温度(transitiontemperature)，该玻璃形成使用薄膜晶体管的显示器的基板，将非晶硅层退火数小时或数十小时。在ELC法中，受激准分子激光辐照到硅层上从而在很短时间段以高温局部加热硅层，使得硅层结晶。在MIC法中，例如镍、钯、金、铝等的金属放置为与非晶硅层接触或被注入，使得非晶硅层变为多晶硅层，即，诱导相变。在MILC法中，金属与硅反应所产生的硅化物横向且持续地扩散以顺序地诱导非晶硅层的结晶。
然而，SPC法花费长的处理时间，在高温下长时间的退火工艺会带来基板变形的风险。同样，在ELC法中，需要昂贵的激光器，且在多晶硅表面上会产生突起，使得半导体层和栅极绝缘层之间的界面特性变差。
现在，由于在使用金属来结晶非晶硅层的方法中，与SPC法相比，能在更低温度用更少时间来实现结晶，所以对使用金属的结晶方法的研究正在积极进行。使用金属来结晶非晶硅层的方法包括MIC法、MILC法和超颗粒硅(Super Grain Silicon，SGS)结晶法。
确定薄膜晶体管特性的因素之一是泄漏电流。具体地，在使用金属催化剂结晶的半导体层中，金属催化剂会保留在沟道区中从而增大泄漏电流。因此，除非沟道区中金属催化剂的浓度被控制到预定浓度或更低，否则薄膜晶体管的泄漏电流会增大且沟道区的电特性会劣化。
发明内容
本发明的多个方面提供一种具有优良电性能的薄膜晶体管、制造该薄膜晶体管的方法、以及有机发光二极管(OLED)显示器，在该薄膜晶体管中，根据半导体层的沟道区位置来调节金属催化剂的浓度，该半导体层通过金属催化剂而被结晶。
根据本发明一实施例，薄膜晶体管包括：基板；设置在基板上的半导体层，包括沟道区以及源和漏区，且利用金属催化剂被结晶；对应于半导体层的预定区域设置的栅电极；栅绝缘层，设置在栅电极和半导体层之间以使栅电极与半导体层绝缘；以及源和漏电极，电连接到半导体层的源和漏区，其中金属催化剂以在垂直方向上距半导体层表面150
Figure A20081013175300061
之内超过0且不超过6.5×1017原子每cm3的浓度存在于半导体层的沟道区中。
根据本发明另一方面，制造薄膜晶体管的方法包括：形成基板；在基板上形成包括沟道区以及源和漏区的半导体层，该半导体层使用金属催化剂被结晶；形成对应于半导体层的预定区域设置的栅电极；在栅电极和半导体层之间形成栅绝缘层以使半导体层与栅电极绝缘；以及形成分别电连接到半导体层的源和漏区的源和漏电极；其中金属催化剂以在垂直方向上距半导体层表面150
Figure A20081013175300062
之内超过0且不超过6.5×1017原子每cm3的浓度存在于半导体层的沟道区中。
根据本发明又一方面，一种有机发光二极管(OLED)显示器包括：基板；设置在基板上的半导体层，包括沟道区以及源和漏区且使用金属催化剂被结晶；对应于半导体层的沟道区设置的栅电极；栅绝缘层，设置在栅电极和半导体层之间以使半导体层与栅电极绝缘；分别电连接到半导体层的源和漏区的源和漏电极；第一电极，电连接到源和漏电极中的一个；设置在第一电极上的包括发光层的有机层；以及设置在有机层上的第二电极，其中金属催化剂以在垂直方向上距半导体层表面150之内超过0且不超过6.5×1017原子每cm3的浓度存在于半导体层的沟道区中。
根据本发明的又一方面，制造OLED显示器的方法包括：形成基板；在基板上形成包括沟道区以及源和漏区的半导体层，该半导体层使用金属催化剂被结晶；形成栅电极，该栅电极对应于半导体层的预定区域设置；在栅电极和半导体层之间形成栅绝缘层以使半导体层与栅电极绝缘；形成电连接到半导体层的源和漏区的源和漏电极；形成第一电极，电连接到源和漏电极中的一个；在该第一电极上形成包括发光层的有机层；以及在有机层上形成第二电极，其中金属催化剂以在垂直方向上距半导体层表面150
Figure A20081013175300072
之内超过0且不超过6.5×1017原子每cm3的浓度存在于半导体层的沟道区中。
根据本发明另一实施例，薄膜晶体管的半导体层包括沟道区以及源和漏区，并且使用金属催化剂被结晶；其中金属催化剂以在垂直方向上距半导体层表面150
Figure A20081013175300073
之内超过0且不超过6.5×1017原子每cm3的浓度存在于半导体层的沟道区中。
本发明的其他方面和/或优点将在后面的描述中部分地阐述，并且部分地将由描述而明显，或可以通过实践本发明而习知。
附图说明
本发明的这些和/或其它方面和优点将从下面结合附图对实施例的描述变得更加清楚和更易于理解，附图中：
图1为根据本发明一实施例的薄膜晶体管的截面图；
图2为泄漏电流与采用金属催化剂结晶的半导体层的沟道区中存在的金属催化剂浓度的关系图；
图3A是表格，示出在图2的具有4.0×10-13A/μm或更小的每单位长度1μm的电流泄漏值Ioff(A/μm)的薄膜晶体管中，使用表面浓度测量装置测量的关于在垂直方向上距半导体层表面的深度的金属催化剂的浓度值；
图3B为图3A的表格中提供的浓度值与深度的关系图；
图4为根据本发明另一实施例的薄膜晶体管的截面图；以及
图5为根据本发明另一实施例的包括薄膜晶体管的有机发光二极管(OLED)显示器的截面图。
具体实施方式
现在将详细参考本发明的实施例，其示例示于附图中，附图中相似的附图标记始终指示相似的元件。下面描述实施例以参考附图说明本发明。这里将理解，这里描述一个层形成或设置在第二层“上”时，第一层可以直接形成或设置在第二层上，或者在第一层和第二层之间可以存在中间层。此外，这里使用时，术语“形成在...上”与“位于...上”或“设置在...上”意思相同并且不意谓着限制任何具体的制造工艺。
图1为根据本发明一实施例的薄膜晶体管的截面图。
参考图1，提供了基板100。基板100可由玻璃或塑料形成。缓冲层110可设置在基板100上。缓冲层110用来防止基板100中产生的湿气或杂质的扩散并控制结晶中的热传输速率使得非晶硅层可容易地结晶。缓冲层110可由使用绝缘层例如硅氧化物层和硅氮化物层的单层或其多层形成。
构图的半导体层120设置在缓冲层110上。半导体层120是通过使用金属催化剂的方法例如MIC法、MILC法或SGS法结晶的半导体层且包括沟道区121以及源和漏区122和123。例如，半导体层120可通过SGS法结晶使得扩散到非晶硅层的金属催化剂的浓度控制得较低。
SGS法是将扩散到非晶硅层的金属催化剂的浓度控制到低水平，从而晶粒尺寸控制到数μm至数百μm的结晶方法。作为示例，封盖层可形成在非晶硅层上，金属催化剂层可形成在封盖层上，可以进行退火工艺以扩散金属催化剂使得封盖层提供对金属催化剂扩散的控制。可替换地，在非晶硅层中金属催化剂的浓度可通过将金属催化剂层形成得具有低浓度而不形成封盖层来控制到低水平。
根据本发明一方面，在半导体层120的沟道区121中，在垂直方向上距半导体层的表面150
Figure A20081013175300081
内，金属催化剂以超过0且不超过6.5×1017原子每cm3的浓度存在。这里使用时，术语“垂直方向”指垂直于半导体层表面的方向，更具体地为从半导体层的在基板相反侧的表面朝向基板延伸的方向。
图2为泄漏电流与采用金属催化剂结晶的半导体层的沟道区中存在的金属催化剂浓度的关系图。这里，金属催化剂的浓度(原子每cm3)标绘在水平轴上，每单位长度1μm的电流泄漏值Ioff(A/μm)标绘在垂直轴上。
参考图2，当金属催化剂的浓度为9.55×1018、5.99×1018或1.31×1018原子每cm3，超过6.5×1017原子每cm3时，观察到每单位长度1μm的电流泄漏值Ioff(A/μm)为1.0×10-12A/μm或更高。然而，当金属催化剂的浓度为6.5×1017原子每cm3或更低时，观察到每单位长度1μm的电流泄漏值Ioff(A/μm)为4.0×10-13A/μm或更低。确定薄膜晶体管的特性的重要因素为泄漏电流，当泄漏电流维持在每单位长度1μm的电流泄漏值Ioff(A/μm)在10-13A/μm量级或更低时，薄膜晶体管能具有优良的电性能。因此，为了制造表现出优良电性能的薄膜晶体管，半导体层的沟道区中的金属催化剂可控制为具有6.5×1017原子每cm3或更低的浓度。
图3A是表格，示出在图2的具有4.0×10-13A/μm或更低的每单位长度1μm的电流泄漏值Ioff(A/μm)的薄膜晶体管中，使用表面浓度测量装置测量的与在垂直方向上距半导体层表面的每个深度对应的金属催化剂的浓度值，图3B为浓度值与深度的关系图。在垂直方向上距半导体层表面的深度(
Figure A20081013175300091
)标绘在水平轴上，金属催化剂的浓度(原子每cm3)标绘在垂直轴上。
参考图3A和3B，在图2的具有4.0×10-13A/μm或更低的每单位长度1μm的电流泄漏值Ioff(A/μm)的薄膜晶体管中，计算从半导体层的表面沿垂直方向存在的金属催化剂的总浓度，发现在垂直方向上距半导体层表面150
Figure A20081013175300092
内存在的金属催化剂的总浓度为6.5×1017原子每cm3。此外，发现在沿垂直方向距半导体层表面超过150
Figure A20081013175300093
的位置处金属催化剂的总浓度超过6.5×1017原子每cm3。然而，电性能仍然优良。因此，能够证实在沿垂直方向超过150的位置处金属催化剂的浓度很少影响薄膜晶体管的泄漏电流特性的确定。
因此，参考图2、3A和3B，为了制造能够维持每单位长度1μm的电流泄漏值Ioff(A/μm)在10-13A/μm量级或更低的优良电性能的薄膜晶体管，半导体层的沟道区中金属催化剂的浓度应控制为6.5×1017原子每cm3或更低，特别地，在垂直方向上距半导体层表面150
Figure A20081013175300095
内的金属催化剂浓度应控制为6.5×1017原子每cm3或更低。
再参考图1，在形成半导体层120之后，栅绝缘层130设置在包括半导体层120的基板的整个表面上。栅绝缘层130可以是硅氧化物层、硅氮化物层或其组合。
栅电极140设置在栅绝缘层130上以对应于半导体层120的预定区域。栅电极140可由铝(Al)或铝合金例如铝-钕(Al-Nd)的单层形成，或者由多层形成，其中铝合金堆叠在铬(Cr)或钼(Mo)合金上。
层间绝缘层150设置在包括栅电极140的基板100的整个表面上。层间绝缘层150可以是硅氮化物层、硅氧化物层或其组合。
电连接到半导体层120的源区122和漏区123的源电极162和漏电极163设置在层间绝缘层150上。源电极162和漏电极163可以由选自钼(Mo)、铬(Cr)、钨(W)、钼-钨(MoW)、铝(Al)、铝-钕(AlNd)、钛(Ti)、氮化钛(TiN)、铜(Cu)、钼(Mo)合金、铝(Al)合金和铜(Cu)合金组成的组中的一种形成。由此，制造了根据一实施例的薄膜晶体管。
图4为根据本发明另一实施例的薄膜晶体管的截面图。
参考图4，准备基板400。缓冲层410可设置在基板400上。栅电极420设置在缓冲层410上。栅绝缘层430设置在栅电极420上。
图案化的半导体层440设置在栅绝缘层430上。半导体层440是通过使用金属催化剂的方法例如MIC法、MILC法或SGS法结晶的半导体层，且包括沟道区441以及源和漏区442和443。半导体层440可通过SGS法结晶使得扩散到非晶硅层中的金属催化剂的浓度低。
在半导体层440的沟道区441中在沿垂直方向距半导体层440表面150
Figure A20081013175300101
内金属催化剂以6.5×1017原子每cm3或更低的浓度存在。如图1的实施例所述，参考图2、3A和3B，为了制造能够维持每单位长度1μm的电流泄漏值Ioff(A/μm)在10-13A/μm量级或更低的优良电性能的薄膜晶体管，在半导体层沟道区中的金属催化剂的浓度应控制为6.5×1017原子每cm3或更低，特别地，在垂直方向上距半导体层表面150
Figure A20081013175300102
内的金属催化剂的浓度可控制为6.5×1017原子每cm3或更低。
接下来，电连接到源区442和漏区443的源电极462和漏电极463设置在半导体层440上。欧姆接触层450可设置在半导体层440与源和漏电极462和463之间。欧姆接触层450可以是其中掺有杂质的非晶硅层。
由此，制造出根据图4的实施例的薄膜晶体管。
图5是根据本发明一示范性实施例的包括薄膜晶体管的有机发光二极管(OLED)显示器的截面图。
参考图5，绝缘层510形成在包括根据图1的实施例的薄膜晶体管的基板100的整个表面上。绝缘层510可以由选自硅氧化物层、硅氮化物层和旋涂玻璃层(spin on glass layer)的无机层组成的组中的一种形成，或者由选自聚酰亚胺、苯环丁烯系树脂(benzocyclobutene series resin)和丙烯酸酯(acrylate)的有机层组成的组中的一种形成。另外，绝缘层可由它们的堆叠层形成。
绝缘层510可被蚀刻以形成暴露源电极162或漏电极163的通孔。第一电极520经由通孔连接到源电极162和漏电极163中的一个。第一电极520可形成为阳极或阴极。当第一电极520是阳极时，阳极可以是透明导电层，其由选自氧化铟锡(ITO)、氧化铟锌(IZO)和氧化铟锡锌(ITZO)组成的组中的一种形成，当第一电极520是阴极时，阴极可以由Mg、Ca、Al、Ag、Ba或它们的合金形成。
具有暴露第一电极520的部分表面的开口的像素定义层530形成在第一电极520上，包括发光层的有机层540形成在暴露的第一电极520上。从空穴注入层、空穴传输层、空穴阻挡层、电子阻挡层、电子注入层和电子传输层组成的组中选择的一层或更多层可以还包括在有机层540中。随后，第二电极550形成在有机层540上。由此，制造出根据本发明一示范性实施例的OLED显示器件。
因此，在根据本发明实施例的薄膜晶体管和OLED显示器的半导体层的沟道区中，用于结晶的金属催化剂以6.5×1017原子每cm3或更低的浓度存在于距半导体层表面150
Figure A20081013175300111
之内，从而每单位长度1μm的电流泄漏值Ioff(A/μm)变为4.0×10-13A/μm或更低。因此，当薄膜晶体管用在显示器中时，表现出优良的电性能。
根据本发明的方面，在使用金属催化剂结晶的半导体层的薄膜晶体管和OLED显示器中，根据沟道区位置调节金属催化剂的浓度，由此提供具有优良电性能的薄膜晶体管、制造该薄膜晶体管的方法、OLED显示器、以及制造OLED显示器的方法。
虽然已经显示和描述了本发明的一些实施例，然而本领域的一般技术人员可以理解在不脱离由权利要求和它们的等价物所界定的本发明的原理和精神的情况下，可以在此实施例中进行变化。

Claims (20)

1.一种薄膜晶体管，包括：
基板；
半导体层，设置在所述基板上，包括沟道区以及源和漏区，且利用金属催化剂被结晶；
栅电极，设置得对应于所述半导体层的预定区域；
栅绝缘层，设置在所述栅电极和所述半导体层之间以使所述半导体层与所述栅电极绝缘；以及
源和漏电极，电连接到所述半导体层的所述源和漏区，
其中所述金属催化剂以在垂直方向上距所述半导体层的表面150
Figure A2008101317530002C1
以内超过0且不超过6.5×1017原子每cm3的浓度存在于所述半导体层的所述沟道区中。
2.如权利要求1所述的薄膜晶体管，其中所述半导体层的所述沟道区具有浓度梯度，其中距所述半导体层的表面150
Figure A2008101317530002C2
内的所述金属催化剂的浓度与距所述半导体层的表面的距离成比例地增大。
3.如权利要求1所述的薄膜晶体管，其中所述半导体层通过超颗粒硅法被结晶。
4.如权利要求1所述的薄膜晶体管，其中所述薄膜晶体管具有超过0且不超过4.0×10-13A/μm的每单位长度1μm的电流泄漏值Ioff(A/μm)。
5.一种制造薄膜晶体管的方法，包括：
形成基板；
在所述基板上形成包括沟道区以及源和漏区的半导体层，该半导体层使用金属催化剂被结晶；
形成栅电极，该栅电极设置得对应于所述半导体层的预定区域；
在所述栅电极和所述半导体层之间形成栅绝缘层以使所述半导体层与所述栅电极绝缘；以及
形成分别电连接到所述半导体层的源和漏区的源和漏电极；其中所述金属催化剂以在垂直方向上距所述半导体层的表面150
Figure A2008101317530002C3
以内超过0且不超过6.5×1017原子每cm3的浓度存在于所述半导体层的所述沟道区中。
6.如权利要求5所述的方法，其中所述半导体层的所述沟道区具有浓度梯度，其中距所述半导体层的表面150
Figure A2008101317530003C1
内的所述金属催化剂的浓度与距所述半导体层的表面的距离成比例地增大。
7.如权利要求5所述的方法，其中所述半导体层通过超颗粒硅法被结晶。
8.如权利要求5所述的方法，其中所述薄膜晶体管具有超过0且不超过4.0×10-13A/μm的每单位长度1μm的电流泄漏值Ioff(A/μm)。
9.一种有机发光二极管显示器，包括：
基板；
半导体层，设置在所述基板上，包括沟道区以及源和漏区，且利用金属催化剂被结晶；
栅电极，设置得对应于所述半导体层的所述沟道区；
栅绝缘层，设置在所述栅电极和所述半导体层之间以使所述半导体层与所述栅电极绝缘；
源和漏电极，分别电连接到所述半导体层的所述源和漏区，
第一电极，电连接到所述源和漏电极中的一个；
有机层，包括发光层，设置在所述第一电极上；以及
第二电极，设置在所述有机层上，
其中所述金属催化剂以在垂直方向上距所述半导体层的表面150
Figure A2008101317530003C2
以内超过0且不超过6.5×1017原子每cm3的浓度存在于所述半导体层的所述沟道区中。
10.如权利要求9所述的有机发光二极管显示器，其中所述半导体层的所述沟道区具有浓度梯度，其中距所述半导体层的表面150
Figure A2008101317530003C3
内的所述金属催化剂的浓度与距所述半导体层的表面的距离成比例地增大。
11.如权利要求9所述的有机发光二极管显示器，其中所述半导体层通过超颗粒硅法被结晶。
12.如权利要求9所述的有机发光二极管显示器，其中所述薄膜晶体管具有超过0且不超过4.0×10-13A/μm的每单位长度1μm的电流泄漏值Ioff(A/μm)。
13.一种制造有机发光二极管显示器的方法，包括：
形成基板；
在所述基板上形成包括沟道区以及源和漏区的半导体层，所述半导体层使用金属催化剂被结晶；
形成栅电极，该栅电极设置得对应于所述半导体层的预定区域；
在所述栅电极和所述半导体层之间形成栅绝缘层以使所述半导体层与所述栅电极绝缘；
形成电连接到所述半导体层的源和漏区的源和漏电极；
形成电连接到所述源和漏电极之一的第一电极；
在所述第一电极上形成包括发光层的有机层；以及
在所述有机层上形成第二电极，
其中所述金属催化剂以在垂直方向上距所述半导体层的表面150
Figure A2008101317530004C1
以内超过0且不超过6.5×1017原子每cm3的浓度存在于所述半导体层的所述沟道区中。
14.如权利要求13所述的方法，其中所述半导体层的所述沟道区具有浓度梯度，其中距所述半导体层的表面150
Figure A2008101317530004C2
内的所述金属催化剂的浓度与距所述半导体层的表面的距离成比例地增大。
15.如权利要求13所述的方法，其中所述半导体层通过超颗粒硅法被结晶。
16.如权利要求13所述的方法，其中所述薄膜晶体管具有超过0且不超过4.0×10-13A/μm的每单位长度1μm的电流泄漏值Ioff(A/μm)。
17.一种薄膜晶体管的半导体层，包括沟道区以及源和漏区，且使用金属催化剂被结晶；其中所述金属催化剂以在垂直方向上距所述半导体层的表面150
Figure A2008101317530004C3
以内超过0且不超过6.5×1017原子每cm3的浓度存在于所述半导体层的所述沟道区中。
18.如权利要求17所述的半导体层，其中所述沟道区具有浓度梯度，其中距所述半导体层的表面150
Figure A2008101317530004C4
内的所述金属催化剂的浓度与距所述半导体层的表面的距离成比例地增大。
19.如权利要求17所述的半导体层，其中所述半导体层通过超颗粒硅法被结晶。
20.如权利要求17所述的半导体层，具有超过0且不超过4.0×10- 13A/μm的每单位长度1μm的电流泄漏值Ioff(A/μm)。
CN200810131753.0A 2007-06-27 2008-06-27 薄膜晶体管和有机发光二极管显示器及它们的制造方法 Active CN101335302B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020070063680A KR100882909B1 (ko) 2007-06-27 2007-06-27 박막트랜지스터, 그의 제조 방법, 이를 포함하는유기전계발광표시장치, 및 그의 제조 방법
KR63680/07 2007-06-27

Publications (2)

Publication Number Publication Date
CN101335302A true CN101335302A (zh) 2008-12-31
CN101335302B CN101335302B (zh) 2012-08-29

Family

ID=39791342

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810131753.0A Active CN101335302B (zh) 2007-06-27 2008-06-27 薄膜晶体管和有机发光二极管显示器及它们的制造方法

Country Status (6)

Country Link
US (1) US8044401B2 (zh)
EP (1) EP2009695A3 (zh)
JP (1) JP5059703B2 (zh)
KR (1) KR100882909B1 (zh)
CN (1) CN101335302B (zh)
TW (1) TWI365535B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102201443A (zh) * 2010-03-24 2011-09-28 三星移动显示器株式会社 基底、制造基底的方法及有机发光显示装置
CN102386070A (zh) * 2010-08-31 2012-03-21 三星移动显示器株式会社 形成多晶硅层的方法、tft及制造方法和有机发光显示装置

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8545328B2 (en) * 2009-06-08 2013-10-01 Cfph, Llc Portable electronic charge device for card devices
US8545327B2 (en) * 2009-06-08 2013-10-01 Cfph, Llc Amusement device including means for processing electronic data in play of a game in which an outcome is dependant upon card values
US8613671B2 (en) * 2009-06-08 2013-12-24 Cfph, Llc Data transfer and control among multiple computer devices in a gaming environment
US8419535B2 (en) * 2009-06-08 2013-04-16 Cfph, Llc Mobile playing card devices
US8771078B2 (en) * 2009-06-08 2014-07-08 Cfph, Llc Amusement device including means for processing electronic data in play of a game of chance
US8287386B2 (en) * 2009-06-08 2012-10-16 Cfph, Llc Electrical transmission among interconnected gaming systems
US8784189B2 (en) 2009-06-08 2014-07-22 Cfph, Llc Interprocess communication regarding movement of game devices
WO2011027656A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
KR101082254B1 (ko) * 2009-11-04 2011-11-09 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
KR101613701B1 (ko) * 2009-12-25 2016-04-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치의 구동 방법
KR101749944B1 (ko) * 2009-12-28 2017-06-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 전자 기기
DE112011100842T5 (de) 2010-03-08 2013-01-17 Semiconductor Energy Laboratory Co., Ltd. Halbleiterbauelement und Verfahren zu dessen Herstellung
KR101041147B1 (ko) 2010-04-07 2011-06-13 삼성모바일디스플레이주식회사 박막 트랜지스터, 박막 트랜지스터의 액티브층의 제조 방법 및 표시 장치
KR101809661B1 (ko) * 2011-06-03 2017-12-18 삼성디스플레이 주식회사 박막 트랜지스터, 그 제조 방법 및 이를 포함하는 유기 발광 표시 장치
TWI453835B (zh) * 2012-01-11 2014-09-21 Chunghwa Picture Tubes Ltd 畫素結構及其製作方法
US9601557B2 (en) * 2012-11-16 2017-03-21 Apple Inc. Flexible display
US10271518B2 (en) * 2014-01-17 2019-04-30 John S Greeson Sensing mat for an animal treatment system
US20150209654A1 (en) 2013-11-12 2015-07-30 Deq Systems Corp. Reconfigurable playing cards and game display devices
US9600112B2 (en) 2014-10-10 2017-03-21 Apple Inc. Signal trace patterns for flexible substrates
KR20180075733A (ko) 2016-12-26 2018-07-05 엘지디스플레이 주식회사 플렉서블 표시장치

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW264575B (zh) * 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
JP3980298B2 (ja) 1993-11-12 2007-09-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6162667A (en) * 1994-03-28 2000-12-19 Sharp Kabushiki Kaisha Method for fabricating thin film transistors
TW280943B (zh) * 1994-07-15 1996-07-11 Sharp Kk
JP3645380B2 (ja) * 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置
JP3472024B2 (ja) * 1996-02-26 2003-12-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH10228248A (ja) * 1996-12-09 1998-08-25 Semiconductor Energy Lab Co Ltd アクティブマトリクス表示装置およびその作製方法
JPH10198292A (ja) * 1996-12-30 1998-07-31 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP3939399B2 (ja) * 1997-07-22 2007-07-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6346437B1 (en) * 1998-07-16 2002-02-12 Sharp Laboratories Of America, Inc. Single crystal TFT from continuous transition metal delivery method
US7084016B1 (en) * 1998-07-17 2006-08-01 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
US6858480B2 (en) * 2001-01-18 2005-02-22 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US7052943B2 (en) * 2001-03-16 2006-05-30 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP4176362B2 (ja) * 2001-03-16 2008-11-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3608613B2 (ja) * 2001-03-28 2005-01-12 株式会社日立製作所 表示装置
KR100425156B1 (ko) 2001-05-25 2004-03-30 엘지.필립스 엘시디 주식회사 다결정화 방법과 이를 이용한 액정표시장치 제조방법
JP2003100633A (ja) 2001-09-25 2003-04-04 Sharp Corp 半導体装置の製造方法および半導体装置
JP2004104110A (ja) 2002-08-22 2004-04-02 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ及びその作製方法
CN100449779C (zh) 2002-10-07 2009-01-07 株式会社半导体能源研究所 半导体器件及其制造方法
JP2003197529A (ja) * 2002-12-13 2003-07-11 Sharp Corp 半導体装置
KR100579179B1 (ko) 2004-06-09 2006-05-11 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법
KR100666564B1 (ko) * 2004-08-04 2007-01-09 삼성에스디아이 주식회사 박막트랜지스터의 제조 방법
KR100611766B1 (ko) * 2004-08-24 2006-08-10 삼성에스디아이 주식회사 박막트랜지스터 제조 방법
KR100659758B1 (ko) 2004-09-22 2006-12-19 삼성에스디아이 주식회사 박막트랜지스터 제조 방법
US7683373B2 (en) * 2004-10-05 2010-03-23 Samsung Mobile Display Co., Ltd. Thin film transistor and method of fabricating the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102201443A (zh) * 2010-03-24 2011-09-28 三星移动显示器株式会社 基底、制造基底的方法及有机发光显示装置
CN102201443B (zh) * 2010-03-24 2015-05-20 三星显示有限公司 基底、制造基底的方法及有机发光显示装置
CN102386070A (zh) * 2010-08-31 2012-03-21 三星移动显示器株式会社 形成多晶硅层的方法、tft及制造方法和有机发光显示装置
CN102386070B (zh) * 2010-08-31 2016-02-17 三星显示有限公司 形成多晶硅层的方法、tft及制造方法和有机发光显示装置

Also Published As

Publication number Publication date
KR100882909B1 (ko) 2009-02-10
TW200901460A (en) 2009-01-01
EP2009695A2 (en) 2008-12-31
US20090001380A1 (en) 2009-01-01
KR20080114281A (ko) 2008-12-31
CN101335302B (zh) 2012-08-29
JP2009010391A (ja) 2009-01-15
TWI365535B (en) 2012-06-01
JP5059703B2 (ja) 2012-10-31
EP2009695A3 (en) 2010-06-30
US8044401B2 (en) 2011-10-25

Similar Documents

Publication Publication Date Title
CN101335302B (zh) 薄膜晶体管和有机发光二极管显示器及它们的制造方法
CN101373793B (zh) 薄膜晶体管及其制造方法以及有机发光二极管显示装置
CN101826548B (zh) 有机发光二极管显示装置及其制造方法
CN101373792B (zh) 薄膜晶体管、有机发光二极管显示装置及其制造方法
CN101546782B (zh) 薄膜晶体管、其制造方法及有机发光二极管显示装置
CN101630693B (zh) 薄膜晶体管、其制造方法及有机发光二极管显示装置
CN101556968B (zh) 薄膜晶体管和其制造方法以及有机发光二极管显示装置
US8530290B2 (en) Thin film transistor, method of fabricating the same, and organic light emitting diode display device including the same
CN101771087B (zh) 薄膜晶体管、其制备方法及有机发光二极管显示设备
CN101211985A (zh) 薄膜晶体管及其制造方法和有机发光二极管显示装置
KR100841365B1 (ko) 박막트랜지스터와 그 제조방법 및 이를 구비한유기전계발광표시장치
CN101826555B (zh) 薄膜晶体管、制造方法及有机发光二极管显示装置
CN102044568A (zh) 薄膜晶体管及其制造方法
US8623720B2 (en) Method of fabricating a thin film transistor from amorphous silicon and organic light emitting diode display device having the thin film transistor
KR20100078862A (ko) 박막트랜지스터, 그의 제조방법 및 이를 포함하는 유기전계발광표시장치
US8278716B2 (en) Method of fabricating polysilicon, thin film transistor, method of fabricating the thin film transistor, and organic light emitting diode display device including the thin film transistor
KR20110031840A (ko) 박막트랜지스터의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20090109

Address after: Gyeonggi Do, South Korea

Applicant after: Samsung Mobile Display Co., Ltd.

Address before: Gyeonggi Do, South Korea

Applicant before: Samsung SDI Co., Ltd.

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SAMSUNG MOBILE DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG SDI CO., LTD.

Effective date: 20090109

C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG MOBILE DISPLAY CO., LTD.

Effective date: 20121018

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121018

Address after: Gyeonggi Do, South Korea

Patentee after: Samsung Display Co., Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Mobile Display Co., Ltd.