TWI539636B - 形成多晶矽層之方法及包含該多晶矽層之薄膜電晶體與有機發光裝置 - Google Patents

形成多晶矽層之方法及包含該多晶矽層之薄膜電晶體與有機發光裝置 Download PDF

Info

Publication number
TWI539636B
TWI539636B TW100129643A TW100129643A TWI539636B TW I539636 B TWI539636 B TW I539636B TW 100129643 A TW100129643 A TW 100129643A TW 100129643 A TW100129643 A TW 100129643A TW I539636 B TWI539636 B TW I539636B
Authority
TW
Taiwan
Prior art keywords
layer
polysilicon layer
amorphous germanium
polysilicon
thin film
Prior art date
Application number
TW100129643A
Other languages
English (en)
Other versions
TW201212331A (en
Inventor
朴炳建
朴鐘力
鄭胤謨
李卓泳
徐晉旭
李基龍
鄭珉在
孫榕德
蘇炳洙
朴承圭
李東炫
李吉遠
鄭在琓
Original Assignee
三星顯示器有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三星顯示器有限公司 filed Critical 三星顯示器有限公司
Publication of TW201212331A publication Critical patent/TW201212331A/zh
Application granted granted Critical
Publication of TWI539636B publication Critical patent/TWI539636B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

形成多晶矽層之方法及包含該多晶矽層之薄膜電晶體與有機 發光裝置
此揭露是有關於一種形成多晶矽層之方法、包含該多晶矽層之薄膜電晶體，以及有機發光裝置。
薄膜電晶體係為一種切換以及/或驅動裝置，並且包含電極與主動層。該主動層主要包含矽晶，並依據結晶狀態可分類為非晶矽或多晶矽。
由於多晶矽相較於非晶矽具有較高的流動性，所以包含多晶矽之薄膜電晶體可提供較高的反應速度與較低的功率消耗。
形成多晶矽之方法主要可包含固相結晶法與準分子雷射結晶法。然而固相結晶法涉及長時間於高溫下進行熱處理，因此造成基板之變形，而準分子雷射結晶法需要昂貴的雷射設備，且難以於基板上完整均勻地結晶。
為了彌補上述結晶方法的缺點，金屬誘發結晶法、金屬誘發側向結晶法、超晶矽結晶法等使用金屬觸媒以進行結晶之方法已被提出。然而根據 上述之結晶方法，大量的金屬觸媒可能仍殘留於多晶矽層中，而薄膜電晶體之特性可能因此被影響。
一例示性實施例係提供一種形成多晶矽層之方法，其可改善薄膜電晶體之特性。
另一實施例係提供包含以上述方法形成之多晶矽層之薄膜電晶體。
又一實施例係提供包含該薄膜電晶體之有機發光裝置。
根據一實施例，其係提供形成多晶矽層之方法，方法包含形成第一非晶矽層與第二非晶矽層以使第一非晶矽層與第二非晶矽層相互具有不同的薄膜性質，以及使用金屬觸媒來結晶第一非晶矽層與第二非晶矽層，以形成第一多晶矽層與第二多晶矽層。
第一多晶矽層與第二多晶矽層相互可具有不同的粒徑。
第二多晶矽層相較於第一多晶矽層可具有較小之粒徑。
相互具有不同薄膜性質之第一非晶矽層與第二非晶矽層之形成步驟可包含當提供第一氣體時，沉積第一非晶矽層，而當提供第二氣體時，沉積第二非晶矽層。
第一氣體可包含氬氣，而第二氣體可包含氫氣。
第一多晶矽層與第二多晶矽層可包含藉由鍵結金屬觸媒與矽晶所形成之矽金屬化合物，並且第一多晶矽層相較於第二多晶矽層可具有較高之矽金屬化合物含量。
使用於第一非晶矽層之金屬觸媒之含量以及使用於第二非晶矽層之金屬觸媒之含量實質上可為相等。
根據一實施例，其係提供一種薄膜電晶體。該薄膜電晶體包含使用金屬觸媒所結晶之多晶矽層、與多晶矽層重疊之閘極電極、以及電性連接於多晶矽層之源極電極與汲極電極，其中多晶矽層包含相互具有不同粒徑之第一多晶矽層與第二多晶矽層。
第一多晶矽層相較於第二多晶矽層可位在較接近於閘極電極。
第二多晶矽層相較於第一多晶矽層可具有較小粒徑。
第一多晶矽層與第二多晶矽層可包含藉由鍵結金屬觸媒與矽晶所形成之矽金屬化合物，第一多晶矽層相較於第二多晶矽層可具有較高之矽金屬化合物含量。
根據一實施例，其係提供一種包含薄膜電晶體之有機發光裝置，該薄膜電晶體係包含閘極電極、與閘極電極重疊且使用金屬觸媒以結晶之多晶矽層、以及以多晶矽層為中心互相面對之源極電極與汲極電極，而該有機發光裝置包含電性連接於薄膜電晶體之第一電極、與第一電極相對之第二電極、以及設置於第一電極與第二電極之間的發射層，其中多晶矽層包含相互具有不同粒徑之第一多晶矽層與第二多晶矽層。
第一多晶矽層相較於第二多晶矽層可位在較接近於閘極電極。
第二多晶矽層相較於第一多晶矽層可具有較小之粒徑。
第一多晶矽層與第二多晶矽層可包含藉由鍵結金屬觸媒與矽晶所形成之矽金屬化合物，且第一多晶矽層相較於第二多晶矽層具有較高之矽金 屬化合物含量。
50a、50b‧‧‧金屬觸媒
110‧‧‧基板
120‧‧‧緩衝層
124‧‧‧閘極電極
140‧‧‧閘極絕緣層
150a‧‧‧下層非晶矽層
150b‧‧‧上層非晶矽層
150a’‧‧‧下層多晶矽層
150b’‧‧‧上層多晶矽層
154‧‧‧半導體圖樣
154p‧‧‧下層半導體圖樣層
154q‧‧‧上層半導體圖樣層
154c‧‧‧通道區域
154pc‧‧‧上層通道區域
154qc‧‧‧下層通道區域
154d‧‧‧汲極區域
154pd‧‧‧上層汲極區域
154qd‧‧‧下層汲極區域
154s‧‧‧源極區域
154ps‧‧‧上層源極區域
154qs‧‧‧下層源極區域
173‧‧‧源極電極
175‧‧‧汲極電極
180‧‧‧絕緣層
181、182‧‧‧接觸孔
藉由參考附圖詳細地描述例示性實施例，所屬技術領域中具有通常知識者將可更加理解本發明上述與其他技術特徵之優點，其中：第1圖至第4圖係為依據一實施例依序地形成多晶矽層之方法之截面圖；第5圖係為依據一實施例之薄膜電晶體之截面圖；第6圖至第10圖係為依據一實施例製造薄膜電晶體之方法之截面圖；第11圖係為依據另一實施例之薄膜電晶體之截面圖；第12A與12B圖係為依據範例與比較範例之多晶矽層之粒徑；以及第13圖係為依據範例與比較範例之多晶矽層之平均粒徑。
在下文中參考附圖，例示性實施例將可更完整地被描述；然而其可以不同形式實施且不應理解為僅限於下文所載之實施例本身。應該說，這些實施例僅提供以使發明之揭露更加徹底與完整，並將對所屬技術領域中具有通常知識者更完整的傳達本發明之範疇。
在附圖中，層與區域的尺寸可為描繪之清晰度而被誇大。其將被了解的是，當一層或元件被稱為在另一層或基板之“上”，其可直接位於另一層或基板之上，或可存在中間層。其將進一步被了解的是，當一層被稱為在兩層“之中”，其可為兩層中唯一的一層，或可存在一個或多個中間層。全文中相似的參考符號對應於相似的元件。
在下文中，依據一實施例之形成多晶矽層之方法將參考第1圖至第4圖加以解釋。
第1圖至第4圖係依據一實施例所描繪之依序地顯示形成多晶矽層之方法之截面圖。
請參考第1圖，緩衝層120係形成於由例如玻璃、聚合物或矽晶圓所組成之基板110上。緩衝層120可由，舉例來說，使用氧化矽或氮化矽等之化學氣相沉積法所形成。緩衝層120可阻斷基板110所產生之雜質之轉移或是阻斷外部之水分流入上層，並且在下文中將敘述之熱處理程序中可控制傳熱速率，因此使結晶化能均勻。
接下來，下層非晶矽層150a係形成於緩衝層120上。下層非晶矽層150a，舉例來說，可以使用矽烷氣體之化學氣相沉積法所形成。
然後，金屬觸媒50a係形成於下層非晶矽層150a上。
金屬觸媒50a成為下文將描述之熱處理方法之晶種以使下層非晶矽層150a結晶。金屬觸媒50a可以超晶矽結晶法於低濃度形成。金屬觸媒50a可以大約1*1012至1*1015每平方公分之密度形成。在上述之密度範圍中，具有適當粒徑之多晶矽層將可形成。
請參閱第2圖，上層非晶矽層150b係形成於下層非晶矽層150a上。上層非晶矽層150b，舉例來說，亦可以使用矽烷氣體之化學氣相沉積法所形成。
下層非晶矽層150a與上層非晶矽層150b可形成以相互具有不同的薄膜性質。當沉積下層非晶矽層150a與上層非晶矽層150b時，藉由與矽烷氣 體一起所提供之不同種類的氣體，可製造具有不同薄膜性質之下層非晶矽層150a與上層非晶矽層150b。
舉例來說，當沉積下層非晶矽層150a時，氬氣可與矽烷氣體一起供應，而當沉積上層非晶矽層150b時，氫氣可與矽烷氣體一起供應。在此情形下，供應氫氣之上層非晶矽層150b相較於供應氬氣之下層非晶矽層150a可具有較低之缺陷密度。
請參閱第3圖，金屬觸媒50b係形成於上層非晶矽層150b上。在下文將描述之熱處理以結晶上層非晶矽層150b時，金屬觸媒50b成為結晶之晶種。金屬觸媒50b可與形成於下層非晶矽層150a上的金屬觸媒50a具有實質上相等的量。
金屬觸媒50a與50b可選擇自，舉例來說，鎳(Ni)、銀(Ag)、金(Au)、銅(Cu)、鋁(Al)、錫(Sn)、鎘(Cd)、其合金、或其組合物。
接下來，該基板係以熱處理。
請參閱第4圖，在熱處理期間，下層非晶矽層150a與上層非晶矽層150b使用金屬觸媒50a與50b形成包含複數個晶粒之下層多晶矽層150a’與上層多晶矽層150b’，且組成下層非晶矽層150a與上層非晶矽層150b之矽與金屬觸媒50a與50b結合而形成矽金屬化合物。
如上所述，在沉積下層非晶矽層150a與上層非晶矽層150b時，不同種類的氣體係提供以形成具有不同薄膜性質的非晶矽層，從而在薄膜中形成具有不同缺陷密度的下層非晶矽層150a與上層非晶矽層150b。舉例來說，如同解釋的，若沉積下層非晶矽層150a時，氬氣與矽烷氣體一同提供，而沉積上層非晶矽層150b時，氫氣與矽烷氣體一同提供，則下層非晶矽層150a相較於上層 非晶矽層150b具有較高的缺陷密度，而使較多的矽金屬化合物形成於下層非晶矽層150a中。
以熱處理形成之下層多晶矽層150a’與上層多晶矽層150b’可相互具有不同粒徑。
如上所述，若氬氣提供至下層非晶矽層150a而氫氣提供至上層非晶矽層150b，則上層多晶矽層150b’相較於下層多晶矽層150a’可具有較小的粒徑。因此當使用實質上等量的金屬觸媒50a與50b時，可形成具有不同粒徑之上層多晶矽層150b’與下層多晶矽層150a’。
由此，具有包含多晶矽層150a’與150b’作為主動層之頂端閘極結構之薄膜電晶體中，具有通道之上層多晶矽層150b’可形成以具有小的粒徑，從而促進薄膜電晶體特性之一致。此外，由於不需要增加金屬觸媒之量以降低粒徑，故將可避免漏電流之增加。
現在，包含有以上述方法所形成之多晶矽層之薄膜電晶體將參閱第5圖描述。
第5圖係依照一實施例所描繪薄膜電晶體之截面圖。
緩衝層120係形成於基板110上，且半導體圖樣154係形成於緩衝層120上。半導體圖樣154包含藉由圖樣化上述之下層多晶矽層150a’與上層多晶矽層150b’所形成之多晶矽層154p與154q。二圖樣化之多晶矽層154p與154q如上所述相互具有不同粒徑。
半導體圖樣154具有通道區域154c、源極區域154s、以及汲極區域154d，且源極區域154s與汲極區域154d可參雜p型或n型雜質。如第5圖所示，並且至少如上述之理由，通道區域154c包含上層通道區域154pc與下層通道區域 154qc、源極區域154s包含上層源極區域154ps與下層源極區域154qs、而汲極區域154d包含上層汲極區域154pd與下層汲極區域154qd。
閘極絕緣層140係形成於半導體圖樣154上。閘極絕緣層140可由氧化矽、氮化矽等形成。
閘極電極124係形成於閘極絕緣層140上。閘極電極124與半導體圖樣154之通道區域154c重疊。
絕緣層180係形成於閘極電極124上，且絕緣層180具有接觸孔181與182以分別暴露半導體圖樣154之源極區域154s與汲極區域154d。
源極電極173與汲極電極175分別透過形成於絕緣層180上之接觸孔181與182連接半導體圖樣154之源極區域154s與汲極區域154d。
在下文中，形成薄膜電晶體之方法將參照第6圖至第10圖協同第5圖以及第1圖至第4圖加以描述。
第6圖至第10圖係顯示根據一實施例描繪之形成薄膜電晶體之方法之截面圖。
根據以上第1圖至第4圖所描述之方法，緩衝層120以及相互具有不同粒徑之下層多晶矽層150a’與上層多晶矽層150b’係形成於基板110上。
請參閱第6圖，下層多晶矽層150a’與上層多晶矽層150b’係圖樣化以形成包含有下層半導體圖樣層154p與上層半導體圖樣層154q之半導體圖樣154。
請參閱第7圖，閘極絕緣層140形成於半導體圖樣154上。閘極絕緣層140可藉由，舉例來說，使用氧化矽或氮化矽的化學氣相沉積法(CVD)而形成。
請參閱第8圖，閘極電極124形成於閘極絕緣層140上。
請參閱第9圖，絕緣層180形成於閘極電極124與閘極絕緣層140上。
請參閱第10圖，絕緣層180與閘極絕緣層140係圖樣化以形成接觸孔181與182而暴露部分之半導體圖樣154。
請參閱第5圖，源極電極173與汲極電極175透過形成於絕緣層180上之接觸孔181與182，分別接觸半導體圖樣154之源極區域154s與汲極區域154d。
在下文中，將參閱11圖以描述依據另一實施例之薄膜電晶體。
第11圖係為依據另一實施例之薄膜電晶體之截面圖。
緩衝層120係形成於基板110上，且閘極電極124係形成於緩衝層120上。閘極絕緣層140係形成於閘極電極124上，並且包含有由多晶矽所製成之下層半導體圖樣層154p與上層半導體圖樣層154q之半導體圖樣154係形成於閘極絕緣層140上。下層半導體圖樣層154p與上層半導體圖樣層154q，如上所解釋，相互具有不同之粒徑。源極電極173與汲極電極175係形成於半導體圖樣154上。
依據此實施例之薄膜電晶體，不同於前述之實施例，具有底端閘極結構。因此，不同於前述之實施例，薄膜電晶體之通道係形成於下層半導體圖樣層154p中。因此，與前述實施例相反的，下層半導體圖樣層154p相較於上層半導體圖樣層154q具有較小之粒徑。為此目的，當形成下層半導體圖樣層154p時，氫氣可與矽烷氣體一同提供，而當形成上層半導體圖樣層154q時，氬氣可與矽烷氣體一同提供。
如上所述，藉由提供不同種類的氣體，具有不同薄膜性質之雙層非晶矽層得以形成，而其後，藉由使用金屬觸媒以結晶雙層，缺陷密度與粒徑可受控制而毋須增加金屬觸媒之用量。由此，當降低薄膜電晶體其通道形成區域之缺陷密度時，粒徑可被降低，從而增加薄膜電晶體特徵之一致性。更進一步，由於毋需增加金屬觸媒之用量以降低薄膜電晶體其通道形成區域之粒徑，故因金屬觸媒所增加之漏電流可被避免。
如上所述之薄膜電晶體可提供至有機發光裝置。
有機發光裝置包含電性連接於上述薄膜電晶體之像素電極、與像素電極相對之共用電極、以及位於像素電極與共用電極之間的發射層。
像素電極與共用電極之其中之一可為陽極，而另一個可為陰極。有機發光裝置可包含兩個或多個上述之薄膜電晶體。其中部分之薄膜電晶體可使用作為切換電晶體，而部分之薄膜電晶體可使用作為驅動電晶體。
在下文中，此揭露係參照範例詳細說明。然而，其僅為例示性之實施例且本揭露不僅限於此。
範例
多晶矽層之形成
於玻璃基板上，依序沈積具有約1000埃厚度之氮化矽與具有約5000埃厚度之氧化矽以形成緩衝層。接下來，於緩衝層上，矽烷氣體與氬氣分別以0.33立方公分/分鐘以及16立方公分/分鐘之流速同時提供，以藉由化學氣相沉積法(CVD)形成具有約200埃厚度之下層非晶矽層。接著，於下層非晶矽層上，矽烷氣體與氫氣分別以0.7立方公分/分鐘以及3.5立方公分/分鐘之流速同時提 供，以藉由化學氣相沉積法(CVD)形成具有約400埃厚度之上層非晶矽層。接著，於上層非晶矽層上，鎳係以約5*1013/平方公分之面積密度被提供。
接著，基板係以約攝氏700度之溫度加熱處理以形成雙層之多晶矽層。
薄膜電晶體之製造
上述形成之雙層多晶矽層係圖樣化。接下來，於圖樣化之多晶矽層上，氧化矽與氮化矽以化學氣相沉積法(CVD)形成且分別具有約800埃與400埃的厚度。接著，於閘極絕緣層上，鋁與銅以濺鍍法形成且分別具有約2000埃與700埃之厚度，並且接下來鋁與鉬係成型圖樣以形成閘極電極。接著使用閘極電極作為遮罩，多晶矽層係參雜硼以形成源極汲極區域。接著，於閘極電極上，塗布分別具有3000埃與2000埃厚度之氧化矽與氮化矽以作為絕緣層，並且接著同時成型圖樣閘極絕緣層與絕緣層以暴露部分之多晶矽層。接著，於絕緣層上，分別形成依序具有約700埃、4000埃以及700埃之厚度之鉬、鋁以及鉬，並且接著成型圖樣此鉬、鋁以及鉬以形成源極電極與汲極電極。
比較範例
多晶矽層之形成
於玻璃基板上，依序設置具有約1000埃厚度之氮化矽與具有約5000埃厚度之氧化矽以形成緩衝層。接下來，於緩衝層上，矽烷氣體與氬氣分別以0.7立方公分/分鐘以及3.5立方公分/分鐘之流速同時提供，以藉由化學氣相沉積法(CVD)形成具有約600埃厚度之非晶矽層。接著，於非晶矽層上，鎳係以約5*1013/平方公分之面積密度以提供。接著，基板係以約攝氏700度之溫度加熱處理以形成單層之多晶矽層。
薄膜電晶體之製造
使用單層之多晶矽層，薄膜電晶體係以與範例中所述實質上相等之方法而製造。
比較依據範例與比較範例形成之多晶矽層之粒徑、平均粒徑以及粒徑分布。
為了測量粒徑、平均粒徑以及粒徑分布，蝕刻多晶矽層以暴露多晶矽層之粒介面，且接著使用光學顯微鏡獲得影像並取樣數十個晶體以測量平均值與分布值。
由測量結果可確認，由範例之上層非晶矽層所形成之上層多晶矽層相較於由下層非晶矽層所形成之下層多晶矽層具有較小粒徑。
其亦可確認的是，依據範例之多晶矽層相較於依據比較範例之多晶矽層具有較小平均粒徑。其可參照第12、13圖與表一加以解釋。
第12A與12B圖係根據範例(第12A圖)與比較範例(第12B圖，第13圖係根據範例與比較範例顯示多晶矽層之平均粒徑)顯示多晶矽層粒徑之相片。
請參閱第12A與12B圖，其可確認依照範例之多晶矽層相較於依照比較範例之多晶矽層具有較小粒徑。
請參閱第13圖與表一，可見到依照範例之多晶矽層具有大約13μm之平均粒徑，而依照比較範例之多晶矽層具有大約19μm之平均粒徑。
其亦可見到依照範例之多晶矽層相較於依照比較範例之多晶矽層具有較小粒徑分布。由此些結果，其可見到依照範例之多晶矽層具有一致的粒徑。
透過總結與回顧的方式，若多晶矽層係使用文中所述之金屬觸媒結晶下層非晶矽層與上層非晶矽層而成，可控制多晶矽層之缺陷密度與粒徑而毋需增加金屬觸媒之使用量。因此，當降低薄膜電晶體之通道形成區域之缺陷密度時，粒徑可被降低，從而增加薄膜電晶體性質的一致性。更進一步，由於毋須使用更多金屬觸媒以降低薄膜電晶體之通道形成區域之粒徑，故因金屬觸媒所增加之漏電流將可被避免。
當此揭露已描述有關於目前認為可實施之例示性實施例時，其將被了解的是本發明不僅限於已揭露之實施例，相反的，任何對其進行之修改或等效置換皆應包含於後附申請專利範圍之精神與範疇中。
110‧‧‧基板
120‧‧‧緩衝層
124‧‧‧閘極電極
140‧‧‧閘極絕緣層
154‧‧‧半導體圖樣
154c‧‧‧通道區域
154pc‧‧‧上層通道區域
154qc‧‧‧下層通道區域
154d‧‧‧汲極區域
154pd‧‧‧上層汲極區域
154qd‧‧‧下層汲極區域
154s‧‧‧源極區域
154ps‧‧‧上層源極區域
154qs‧‧‧下層源極區域
173‧‧‧源極電極
175‧‧‧汲極電極
180‧‧‧絕緣層
181、182‧‧‧接觸孔

Claims (12)

  1. 一種形成多晶矽層之方法，包含下列步驟：形成一第一非晶矽層與一第二非晶矽層，使該第一非晶矽層與該第二非晶矽層相互具有不同薄膜性質；以及使用一金屬觸媒結晶該第一非晶矽層與該第二非晶矽層，以形成一第一多晶矽層與一第二多晶矽層，其中形成該第一非晶矽層與該第二非晶矽層之步驟包含：當提供一第一氣體與矽烷氣體時，沉積該第一非晶矽層；以及當提供一第二氣體與矽烷氣體時，沉積該第二非晶矽層，其中該第一氣體及該第二氣體係為不同氣體且為不同於矽烷氣體之氣體。
  2. 如申請專利範圍第1項所述之方法，其中該第一多晶矽層與該第二多晶矽層相互具有不同粒徑。
  3. 如申請專利範圍第2項所述之方法，其中該第二多晶矽層相較於該第一多晶矽層具有較小的粒徑。
  4. 如申請專利範圍第1項所述之方法，其中該第一氣體係包含氬氣，而該第二氣體係包含氫氣。
  5. 如申請專利範圍第4項所述之方法，其中該第一多晶矽層與該第二多晶矽層係包含藉由鍵結該金屬觸媒與矽晶所形成之矽金屬化合物，且該第一多晶矽層相較於該第二多晶矽層具有較高的矽金屬化合物含量。
  6. 如申請專利範圍第1項所述之方法，其中使用於該第一非晶矽層之該金屬觸媒之含量及使用於該第二非晶矽層之該金屬觸媒 之含量實質上係相等。
  7. 一種薄膜電晶體，其包含：一多晶矽層，其係使用一金屬觸媒以結晶；一閘極電極，其係與該多晶矽層重疊；以及一源極電極與一汲極電極，其係電性連接於該多晶矽層，其中該多晶矽層係包含相互具有不同粒徑之一第一多晶矽層與一第二多晶矽層，其中該第一多晶矽層與該第二多晶矽層係包含藉由鍵結該金屬觸媒與矽晶所形成之矽金屬化合物，且該第一多晶矽層相較於該第二多晶矽層具有較高的矽金屬化合物含量。
  8. 如申請專利範圍第7項所述之薄膜電晶體，其中該第一多晶矽層相較於該第二多晶矽層位在較接近於該閘極電極。
  9. 如申請專利範圍第8項所述之薄膜電晶體，其中該第二多晶矽層相較於該第一多晶矽層具有較小粒徑。
  10. 一種有機發光裝置，其係包含：一薄膜電晶體，其係包含一閘極電極、與該閘極電極重疊且使用一金屬觸媒以結晶之一多晶矽層、以及以該多晶矽層為中心彼此相對之一源極電極與一汲極電極；一第一電極，其係電性連接於該薄膜電晶體；一第二電極，其係與該第一電極相對；以及 一發射層，其係位於該第一電極與該第二電極之間，其中該多晶矽層係包含相互具有不同粒徑之一第一多晶矽層與一第二多晶矽層，其中該第一多晶矽層與該第二多晶矽層包含藉由鍵結該金屬觸媒與矽晶所形成之矽金屬化合物，且該第一多晶矽層相較於該第二多晶矽層具有較高的矽金屬化合物含量。
  11. 如申請專利範圍第10項所述之有機發光裝置，其中該第一多晶矽層相較於該第二多晶矽層係位在較接近於該閘極電極。
  12. 如申請專利範圍第11項所述之有機發光裝置，其中該第二多晶矽層相較於該第一多晶矽層具有較小的粒徑。
TW100129643A 2010-09-03 2011-08-18 形成多晶矽層之方法及包含該多晶矽層之薄膜電晶體與有機發光裝置 TWI539636B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100086511A KR101752400B1 (ko) 2010-09-03 2010-09-03 다결정 규소층의 형성 방법, 상기 다결정 규소층을 포함하는 박막 트랜지스터 및 유기 발광 장치

Publications (2)

Publication Number Publication Date
TW201212331A TW201212331A (en) 2012-03-16
TWI539636B true TWI539636B (zh) 2016-06-21

Family

ID=45770031

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100129643A TWI539636B (zh) 2010-09-03 2011-08-18 形成多晶矽層之方法及包含該多晶矽層之薄膜電晶體與有機發光裝置

Country Status (4)

Country Link
US (2) US8841206B2 (zh)
KR (1) KR101752400B1 (zh)
CN (1) CN102386069B (zh)
TW (1) TWI539636B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9048099B2 (en) * 2013-05-09 2015-06-02 Applied Materials, Inc. Multi-layer amorphous silicon structure with improved poly-silicon quality after excimer laser anneal
US9818607B2 (en) * 2014-07-18 2017-11-14 The Hong Kong University Of Science And Technology Metal-induced crystallization of amorphous silicon in an oxidizing atmosphere
CN105097669B (zh) * 2015-07-13 2019-05-03 深圳市华星光电技术有限公司 一种显示面板及其制造方法
KR20180045964A (ko) * 2016-10-26 2018-05-08 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
CN108417478B (zh) * 2018-03-13 2020-12-22 信利（惠州）智能显示有限公司 多晶硅薄膜的制备方法、薄膜晶体管及其制备方法
US11562903B2 (en) * 2019-01-17 2023-01-24 Ramesh kumar Harjivan Kakkad Method of fabricating thin, crystalline silicon film and thin film transistors
US11791159B2 (en) 2019-01-17 2023-10-17 Ramesh kumar Harjivan Kakkad Method of fabricating thin, crystalline silicon film and thin film transistors
CN111725297B (zh) * 2020-06-08 2023-06-02 武汉华星光电半导体显示技术有限公司 有源层结构及其制作方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3404064B2 (ja) * 1993-03-09 2003-05-06 株式会社日立製作所 半導体装置及びその製造方法
EP0801427A3 (en) * 1996-04-11 1999-05-06 Matsushita Electric Industrial Co., Ltd. Field effect transistor, semiconductor storage device, method of manufacturing the same and method of driving semiconductor storage device
KR100222913B1 (ko) 1997-02-22 1999-10-01 윤덕용 다결성 규소박막의 제조방법
KR100260361B1 (ko) 1997-06-28 2000-08-01 김영환 폴리실리콘막의 제조 방법
KR100379361B1 (ko) * 2001-05-30 2003-04-07 엘지.필립스 엘시디 주식회사 실리콘막의 결정화 방법
KR100662494B1 (ko) * 2001-07-10 2007-01-02 엘지.필립스 엘시디 주식회사 비정질막 결정화방법 및 이를 이용한 액정표시소자의제조방법
JP4106204B2 (ja) * 2001-08-22 2008-06-25 シャープ株式会社 半導体装置の製造方法
TW575926B (en) * 2002-11-28 2004-02-11 Au Optronics Corp Method of forming polysilicon layer and manufacturing method of polysilicon thin film transistor using the same
US7541614B2 (en) * 2003-03-11 2009-06-02 Semiconductor Energy Laboratory Co., Ltd. Integrated circuit, semiconductor device comprising the same, electronic device having the same, and driving method of the same
US6713371B1 (en) * 2003-03-17 2004-03-30 Matrix Semiconductor, Inc. Large grain size polysilicon films formed by nuclei-induced solid phase crystallization
KR100752214B1 (ko) * 2003-10-16 2007-08-28 엘지.필립스 엘시디 주식회사 반투과형 액정표시소자의 제조방법
KR20060002397A (ko) 2004-07-02 2006-01-09 삼성전자주식회사 다결정 규소를 이용한 박막 트랜지스터 표시판 및 그 제조방법
KR101267499B1 (ko) 2005-08-18 2013-05-31 삼성디스플레이 주식회사 박막 트랜지스터 기판의 제조 방법 및 그에 의해 제조된박막 트랜지스터
JP4815600B2 (ja) 2005-09-06 2011-11-16 株式会社テラセミコン 多結晶シリコン薄膜製造方法及びその製造装置
KR100770268B1 (ko) 2006-05-18 2007-10-25 삼성에스디아이 주식회사 박막트랜지스터의 제조방법
KR100839735B1 (ko) 2006-12-29 2008-06-19 삼성에스디아이 주식회사 트랜지스터, 이의 제조 방법 및 이를 구비한 평판 표시장치
KR100875432B1 (ko) * 2007-05-31 2008-12-22 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조 방법, 이를 이용하여 형성된박막트랜지스터, 그의 제조방법 및 이를 포함하는유기전계발광표시장치
TWI389211B (zh) * 2008-04-30 2013-03-11 Chimei Innolux Corp 影像顯示系統及其製造方法
KR101475411B1 (ko) * 2008-07-15 2014-12-22 삼성전자주식회사 폴리 실리콘 박막 트랜지스터 및 그 제조방법

Also Published As

Publication number Publication date
KR20120023408A (ko) 2012-03-13
TW201212331A (en) 2012-03-16
US20150001523A1 (en) 2015-01-01
CN102386069B (zh) 2016-08-03
CN102386069A (zh) 2012-03-21
US20120056187A1 (en) 2012-03-08
KR101752400B1 (ko) 2017-06-30
US9406730B2 (en) 2016-08-02
US8841206B2 (en) 2014-09-23

Similar Documents

Publication Publication Date Title
TWI539636B (zh) 形成多晶矽層之方法及包含該多晶矽層之薄膜電晶體與有機發光裝置
US9327982B2 (en) Method of forming graphene on a surface
TWI382471B (zh) 多晶矽製造方法、以之製造之ｔｆｔ、ｔｆｔ製造方法及含該ｔｆｔ之有機發光二極體顯示裝置
KR100611766B1 (ko) 박막트랜지스터 제조 방법
JP5021005B2 (ja) 薄膜トランジスタ
JP2005303299A (ja) 電子素子及びその製造方法
KR100650343B1 (ko) 박막 트랜지스터 및 그 제조방법
US7601565B2 (en) Thin film transistor and method of fabricating the same
JP5758123B2 (ja) 誘電体材料上に２つの電極を接続する半導体材料で作られたナノワイヤを成長する方法
WO2019001115A1 (zh) 薄膜晶体管及其制作方法、阵列基板及显示装置
WO2006038351A1 (ja) 結晶質半導体膜およびその製造方法
TWI569311B (zh) 形成多晶矽層之方法及包含該多晶矽層之薄膜電晶體與有機發光裝置
JP5309387B2 (ja) 半導体層とこの半導体層を用いた半導体装置および表示装置
TW202044581A (zh) 形成單晶六方氮化硼層以及電晶體的方法
WO2019085096A1 (zh) 一种柔性oled显示面板的制备方法及柔性oled显示面板
CN105742370B (zh) 低温多晶硅薄膜晶体管的制备方法
US8232475B2 (en) Nano-hole array in conductor element for improving the contact conductance
KR20080084098A (ko) 반도체의 결정성장 방법
US20220406911A1 (en) Electronic device including two-dimensional material and method of fabricating the same
JP5601822B2 (ja) 薄膜トランジスタおよびその製造方法
KR100709282B1 (ko) 박막 트랜지스터 및 제조 방법