JP5758123B2 - 誘電体材料上に２つの電極を接続する半導体材料で作られたナノワイヤを成長する方法 - Google Patents
誘電体材料上に２つの電極を接続する半導体材料で作られたナノワイヤを成長する方法 Download PDFInfo
- Publication number
- JP5758123B2 JP5758123B2 JP2010535423A JP2010535423A JP5758123B2 JP 5758123 B2 JP5758123 B2 JP 5758123B2 JP 2010535423 A JP2010535423 A JP 2010535423A JP 2010535423 A JP2010535423 A JP 2010535423A JP 5758123 B2 JP5758123 B2 JP 5758123B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- nanowire
- dielectric material
- electrodes
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000002070 nanowire Substances 0.000 title claims description 59
- 239000000463 material Substances 0.000 title claims description 37
- 239000003989 dielectric material Substances 0.000 title claims description 22
- 238000000034 method Methods 0.000 title claims description 20
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 239000003054 catalyst Substances 0.000 claims description 29
- 239000013078 crystal Substances 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 239000010949 copper Substances 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- 239000010931 gold Substances 0.000 claims description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 239000007769 metal material Substances 0.000 claims description 4
- 239000010936 titanium Substances 0.000 claims description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 claims description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 claims description 2
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims description 2
- PEUPIGGLJVUNEU-UHFFFAOYSA-N nickel silicon Chemical compound [Si].[Ni] PEUPIGGLJVUNEU-UHFFFAOYSA-N 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims 1
- 230000003197 catalytic effect Effects 0.000 claims 1
- 229910052593 corundum Inorganic materials 0.000 claims 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 claims 1
- 229910001845 yogo sapphire Inorganic materials 0.000 claims 1
- 239000000758 substrate Substances 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 238000004377 microelectronic Methods 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 239000002041 carbon nanotube Substances 0.000 description 2
- 229910021393 carbon nanotube Inorganic materials 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- -1 for example Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02603—Nanowires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
- H01L21/02645—Seed materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
- H01L29/0669—Nanowires or nanotubes
- H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S977/00—Nanotechnology
- Y10S977/902—Specified use of nanostructure
- Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
- Y10S977/936—Specified use of nanostructure for electronic or optoelectronic application in a transistor or 3-terminal device
- Y10S977/938—Field effect transistors, FETS, with nanowire- or nanotube-channel region
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Nanotechnology (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Materials Engineering (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Thin Film Transistor (AREA)
- Chemical Vapour Deposition (AREA)
Description
本発明は、２つの電極を接続する単結晶半導体材料で作られたナノワイヤの製造方法であって、誘電体材料の層上において、
電極を形成し、
触媒を用いることにより、電極間に、誘電体材料の層に沿ってナノワイヤを成長させる、
方法に関する。
電極を形成し、
触媒を用いることにより、電極間に、誘電体材料の層に沿ってナノワイヤを成長させる、
方法に関する。
マイクロエレクトロニクス回路の性能の継続的な改良は、回路の基本部品の集積密度を上げることを必要とする。これまでは、性能の改良は、ＭＯＳＦＥＴトランジスタの大きさをの継続的に縮小することで実現された。現在、トランジスタはナノメータサイズであり、その製造は多数の技術課題に直面している。電界効果トランジスタ内の量子効果は、もはや無視することはできず、従来のマイクロエレクトロニクス材料は、もはや要求仕様に合致する特性を提供することはできない。従って、マイクロエレクトロニクス回路の性能を改良し続けるために、代替的な解決方法が提案されている。
最も将来有望な方法の１つは、ナノサイズの物質（nano-objects）及びより精密な半導体のナノワイヤを使用することにある。ナノワイヤは、電界効果ＭＯＳトランジスタの単結晶チャネルを形成するのに使用され得る。
特許文献１は、ウェットエッチングによりシリコン・オン・インシュレータ基板からのシリコンナノワイヤの成長について説明する。この方法には、ナノワイヤの大きさを決めるための従来のフォトリソグラフィ方法の使用と、単結晶ナノワイヤを得るための単結晶シリコン基板の使用と、を必要とするという欠点がある。この方法では、厚さのみが、最初の基板の厚さと同様に、比較的よく決められ得る。幅に関するバラツキは、使用されるエッチング方法及びリソグラフィ方法のバラツキに関連づけられるほど大きい。
特許文献２は、２つのシリコン電極間の単結晶シリコンブリッジの製造について説明する。シリコン・オン・インシュレータ基板から、２つのシリコン電極が、フォトリソグラフィ及びエッチングによる従来の方法で形成される。次いで、触媒材料の塊（クラスタ）が、電極の１つの垂直壁上に堆積して、電極の対向する垂直壁間の水平なシリコンナノワイヤの成長を可能とする。この方法は、結晶シリコン電極の形成を必要とし、そのため最初に単結晶の基板（ベース）を必要とする。また、アニールされている塊は、ナノワイヤの直径に大きなバラツキをもたらす。
これらの２つの方法は、上下に数階層のトランジスタを備える回路の工業上の集積と相性が悪い。実際には、単結晶シリコンの第２層の形成は、シリコンの第１層上に形成されるトランジスタと相性が悪い可能性のある熱消費（thermal budgets）を有する技術的な再固化か層転写の方法の使用を必要とする。また、回路を製造するには、複数のトランジスタが全く同じものでなければならない。しかしながら、ナノワイヤは、個々のナノワイヤごとに大きさ（直径、幅、厚さ）において大きなバラツキがあり、それにより、半導体回路にナノワイヤを使用することを不可能にする。
本発明の目的は、再生産が可能であり、且つ完全に明確に決められた直径の半導体材料で作られたナノワイヤの製造方法を提供することであり、この方法は、実施が容易であり、且つわずかな熱消費を有する。
本発明によれば、この目的は、添付の特許請求の範囲、より具体的には電極が金属材料で作られているという事実により達成され、触媒は、電極の少なくとも１つの最下層により形成され、その最下層は、ナノワイヤが誘電体材料の層と接触して形成されるように、誘電体材料の層と直接接触し、そのナノワイヤは、触媒の厚さに相当する所定の直径を有する。
その他の利点及び特徴は、非限定的な例示目的でのみ与えられ、図１（単一図）の断面に概略的に図示される以下の本発明の特定の実施形態の記述からより明らかになるであろう。
図１に図示されたように、金属材料で作られた２つの電極３は、基板１の誘電体材料２の層上に形成される。基板１と垂直に、電極３は、ほぼ平行な対向する側面（図１の垂直方向）を有し、これら側面間にナノワイヤが形成されるべきである。
誘電体材料２の層は、例えば、シリコン酸化物をベースとした材料、シリコン窒化物をベースとした材料、ＨｆＯ２をベースとした材料、及びＡｌ２Ｏ３をベースとした材料から選択される。基板１は、例えばバルクシリコンで作られるが、ガラス又は後続の技術的な工程に耐えることができる材料であればどんな材料で作られても良い。基板１が誘電体材料で作られた場合には、層２は、基板１に集積され得る。基板１は、例えば誘電体材料２の層に封入される集積回路を形成するトランジスタを備えても良い。
触媒材料４の層は、誘電体材料２の層と接触しており、２つの電極３の少なくとも１つの最下層により形成される。触媒層４は、金属材料で作られ、例えば、金（Ａｕ）、アルミニウム（Ａｌ）、鉄（Ｆｅ）、チタン（Ｔｉ）、プラチナシリサイド（ＰｔＳｉ）、ニッケルシリサイド（ＮｉＳｉ）、又は銅（Ｃｕ）から選択される。個々の電極３は、好ましくは触媒材料４の最下層より上に設けられるコンタクト層５を備える。コンタクト層５及び触媒層４は、異なる材料で作られる。コンタクト層５は、好ましくはアルミニウム又は銅で作られる。
触媒層４は、任意の適当な技術、例えば、カソードスパッタリング、蒸着、又は化学気相成長により、堆積され得る。触媒層４の位置決めは、電極の形成と同時に又は電極３の形成の後に、例えばフォトリソグラフィ及びエッチングにより、又はリフトオフにより行われ得る。
従来の方法では、マスク層（図示せず）は、電極３の輪郭、特に電極３の最下層４と反対側の水平面の輪郭を画定するのに使用され得る。
次いで、ナノワイヤ６が、電極３の少なくとも１つの触媒４から誘電体材料２の層に並行して成長される。単結晶ナノワイヤ６が２つの電極３の底部で２つの電極３の対向する表面同士を接続するまで、半導体材料で作られた単結晶ナノワイヤ６は、任意の適当な技術、例えば化学気相成長又は分子線エピタキシャルによる従来の方法で成長される。触媒材料４の最下層は、誘電体材料２の層と直接接触するので、ナノワイヤ６は、誘電体材料２の層と接触して形成される。
触媒材料４の層と接触する誘電体材料２の層の存在は、ナノワイヤ６が成長したときに、ナノワイヤ６が誘電体材料２の層との接触を維持することを意味する。従って、ナノワイヤの成長は、従来技術の方法のようにほとんど垂直に成長する代わりに、図１においてほぼ水平である。この欠点は、結晶シリコン電極からナノワイヤ６の結晶構造を強制的に作る（imposing）ことにより特許文献２で回避された。
ナノワイヤ６の厚さ及び幅は、触媒材料層４の厚さ及び幅に関連しており、ナノワイヤ６は、触媒材料４の層の厚さに相当する直径を有する円筒形である。また、２つのナノワイヤ６を形成するためには、同じ電極３上の非反応面（non-reactive surface）により分けられた触媒材料で作られた２つの開放面を備える必要はない。触媒材料４の層の幅は、電極間に作られるナノワイヤ６の数を制御する。次いで、電極を向いた面を調整するだけで、１つ以上のナノワイヤ６を成長させることができる。ナノワイヤ６の直径は触媒材料４の層の厚さに相当するので、ナノワイヤの直径のバラツキは、触媒材料の厚さのバラツキに直接関連する。堆積方法は、幾つもの基板にわたって極めて再現性が高く、且つどのような基板に対しても小さいバラツキを有するので、ナノワイヤの必要直径は十分に制御される。半導体材料のナノワイヤの直径が触媒材料の厚さに直接関連するので、本実施形態は、その実施に特に有効である。カーボンナノチューブはその直径に大きなバラツキを示すので、この利点は、カーボンナノチューブでは得られない。成長が起こると、ナノワイヤの直径は、実際には最初の触媒材料の厚さに対して非相関である。
M. Zachariasらによる文献「“Semiconductor Nanowires: From Self-Organization to Patterned Growth”, Small Journal 2006, 2, No. 6, pp700-717」は、ナノワイヤの成長に使用可能な異なる材料及び対応する技術について説明する。
ナノワイヤ６は、好ましくは、シリコン、ゲルマニウム、又はこれらの材料の合金で作られる。ナノワイヤがシリコンで作られた場合には、ナノワイヤの成長は、好ましくは化学気相成長により行われ、例えば２０［ｍｂａｒ］の圧力下で４００度の温度、且つシラン（ＳｉＨ４）及び水素（Ｈ２）の流量がそれぞれ５０［ｓｃｃｍ（標準状態でのｃｍ３／分）］及び３．７［ｓｌｍ（標準状態でのリットル／分）］で行われる。
例えば、２０［ｎｍ］に相当する厚さを有する金で作られた触媒材料４を用いると、シリコンナノワイヤの成長は、２０［ｍｂａｒ］の圧力下で４５０度の温度、且つシラン（ＳｉＨ４）及び水素（Ｈ２）の流量がそれぞれ５０［ｓｃｃｍ（標準状態でのｃｍ３／分）］及び３．７［ｓｌｍ（標準状態でのリットル／分）］での化学気相成長により実現される。ナノワイヤは、２０［ｎｍ］の最終的な厚さを有する。
意図的に不純物が導入されていない半導体材料で作られたナノワイヤ６が製造され得る。これらのナノワイヤは、その後に従来の注入技術により不純物が導入され得る。しかしながら、成長条件を調整することにより、ｐ型又はｎ型のナノワイヤ６を形成することもできるし、一方の不純物型を示すナノワイヤを形成した後に他方の不純物型を示すナノワイヤを形成することもできるし、これらの不純物を同じナノワイヤ６に交互に導入して形成することもできる。
電極３の異なる構造も可能である。ナノワイヤ６は、電極３の単一の側面から成長しても良い。しかしながら、この電極３を複数の他の電極に接続するために、成長は、電極３の幾つかの開放された側面から行われても良い。
次いで、代替の実施形態では、２以上の電極、例えば、所定のデザイン（predefined design）のナノワイヤ６により互いに接続される３つの電極を形成することができる。ナノワイヤ６の成長は、電極３の１つの幾つかの側面であって、それぞれが他方の電極の表面と対向する表面から行われ得る。
上述したナノワイヤ６を成長する方法は、電界効果トランジスタを作製するために利用できる点で好適であり、この電界効果トランジスタの電極３はソースおよびドレイン電極を備え、ナノワイヤ６が絶縁材料２の層上にトランジスタチャネルを形成する。ゲート電極は、その後にナノワイヤ６により形成されるチャネルの上に従来の方法により製造される。従って、絶縁膜上において、結晶基板との連続的な結晶コンタクトなしに、又は結晶層の転写を使用せずに、直接的な局所成長により得られる単結晶半導体材料で作られたチャネルを有するトランジスタを製造することができる。
次いで、トランジスタ、ロジック構造、揮発性メモリ、又は不揮発性メモリが、誘電体材料の層により封入されたトランジスタを既に含む構造の上に製造され得る。次いで、この技術は、上下に配置されて誘電体材料の層により一般的に分けられた数階層のトランジスタを備える３Ｄ構造と呼ばれる構造を製造するのに特に有効である。
Claims (5)
- ２つの電極（３）を接続する単結晶半導体材料で作られたナノワイヤ（６）の成長方法であって、誘電体材料（２）の層上において、
触媒層（４）およびコンタクト層（５）を連続して堆積し、前記触媒層（４）および前記コンタクト層（５）は異なる材料で作られ、
前記コンタクト層（５）を部分的に覆うエッチングマスクを形成し、
前記コンタクト層（５）および前記触媒層（４）をエッチングして前記電極（３）を形成し、
触媒（４）を用いることにより、電極（３）間に、前記誘電体材料（２）の層に並行してナノワイヤ（６）を成長させ、
前記電極（３）は、金属材料で作られ、前記誘電体材料（２）の層と直接接触する触媒層（４）を備え、前記ナノワイヤ（６）の成長は前記触媒層（４）を用いて行われ、前記ナノワイヤ（６）は前記誘電体材料（２）と接触して成長し、かつ前記触媒層（４）の厚さに相当する直径を有する、ことを特徴とする方法。 - 前記触媒材料は、金（Ａｕ）、アルミニウム（Ａｌ）、鉄（Ｆｅ）、チタン（Ｔｉ）、プラチナシリサイド（ＰｔＳｉ）、ニッケルシリサイド（ＮｉＳｉ）、又は銅（Ｃｕ）から選択される、請求項１記載の方法。
- 前記コンタクト層（５）は、アルミニウム又は銅で作られる、請求項１又は２記載の方法。
- 前記誘電体材料（２）の層は、シリコン酸化物をベースとした材料、シリコン窒化物をベースとした材料、ＨｆＯ２をベースとした材料、及びＡｌ２Ｏ３をベースとした材料から選択される、請求項１乃至３の何れか１項記載の方法。
- 前記ナノワイヤ（６）は、シリコンで作られる、請求項１乃至４の何れか１項記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0708351 | 2007-11-28 | ||
| FR0708351A FR2924108B1 (fr) | 2007-11-28 | 2007-11-28 | Procede d'elaboration, sur un materiau dielectrique, de nanofils en materiaux semi-conducteur connectant deux electrodes |
| PCT/FR2008/001651 WO2009098398A1 (fr) | 2007-11-28 | 2008-11-27 | Procédé d'élaboration, sur un matériau diélectrique, de nanofils en matériaux semi-conducteur connectant deux électrodes |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011505688A JP2011505688A (ja) | 2011-02-24 |
| JP5758123B2 true JP5758123B2 (ja) | 2015-08-05 |
Family
ID=39731769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010535423A Active JP5758123B2 (ja) | 2007-11-28 | 2008-11-27 | 誘電体材料上に２つの電極を接続する半導体材料で作られたナノワイヤを成長する方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8088674B2 (ja) |
| EP (1) | EP2240954B1 (ja) |
| JP (1) | JP5758123B2 (ja) |
| FR (1) | FR2924108B1 (ja) |
| WO (1) | WO2009098398A1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4923003B2 (ja) * | 2008-07-17 | 2012-04-25 | 日本電信電話株式会社 | ナノワイヤ作製方法、ナノワイヤ素子及びナノワイヤ構造物 |
| KR101220400B1 (ko) | 2011-08-19 | 2013-01-09 | 인하대학교 산학협력단 | 마이크로웨이브를 이용한 나노와이어 성장용기 및 나노와이어 성장방법 |
| JP6533465B2 (ja) | 2012-10-16 | 2019-06-19 | コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． | ナノワイヤプラットフォームに基づく広いダイナミックレンジを持つ流体センサ |
| CN104701284B (zh) * | 2013-12-05 | 2017-12-29 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN108352400B (zh) * | 2015-10-30 | 2021-09-10 | 佛罗里达大学研究基金会有限公司 | 包封的纳米结构及其制造方法 |
| JP6758620B2 (ja) * | 2016-03-09 | 2020-09-23 | 国立大学法人東海国立大学機構 | ナノワイヤデバイス、該ナノワイヤデバイスを含む分析装置、サンプルの加熱処理方法及びサンプルの分離方法 |
| US9711607B1 (en) * | 2016-04-15 | 2017-07-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | One-dimensional nanostructure growth on graphene and devices thereof |
| FR3081154B1 (fr) * | 2018-05-17 | 2023-08-04 | Commissariat Energie Atomique | Procede de fabrication d'un composant electronique a multiples ilots quantiques |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1251962C (zh) * | 2000-07-18 | 2006-04-19 | Lg电子株式会社 | 水平生长碳纳米管的方法和使用碳纳米管的场效应晶体管 |
| DE10123876A1 (de) * | 2001-05-16 | 2002-11-28 | Infineon Technologies Ag | Nanoröhren-Anordnung und Verfahren zum Herstellen einer Nanoröhren-Anordnung |
| KR100434271B1 (ko) * | 2001-06-07 | 2004-06-04 | 엘지전자 주식회사 | 탄소나노튜브 길이별 제조방법 |
| WO2005072089A2 (en) * | 2003-12-11 | 2005-08-11 | The Penn State Research Foundation | Controlled nanowire in permanent integrated nano-templates and method of fabricating sensor and transducer structures |
| US7208094B2 (en) | 2003-12-17 | 2007-04-24 | Hewlett-Packard Development Company, L.P. | Methods of bridging lateral nanowires and device using same |
| WO2005065425A2 (en) * | 2003-12-30 | 2005-07-21 | The Regents Of The University Of California | Localized synthesis and self-assembly of nanostructures |
| JP2008506254A (ja) * | 2004-07-07 | 2008-02-28 | ナノシス・インコーポレイテッド | ナノワイヤーの集積及び組み込みのためのシステムおよび方法 |
| US7692179B2 (en) | 2004-07-09 | 2010-04-06 | Hewlett-Packard Development Company, L.P. | Nanowire device with (111) vertical sidewalls and method of fabrication |
| WO2006038504A1 (ja) * | 2004-10-04 | 2006-04-13 | Matsushita Electric Industrial Co., Ltd. | 縦型電界効果トランジスタおよびその製造方法 |
| JP2006128233A (ja) * | 2004-10-27 | 2006-05-18 | Hitachi Ltd | 半導体材料および電界効果トランジスタとそれらの製造方法 |
| JP2006140293A (ja) * | 2004-11-11 | 2006-06-01 | Matsushita Electric Ind Co Ltd | 半導体微小構造体及びその製造方法 |
| US7262991B2 (en) * | 2005-06-30 | 2007-08-28 | Intel Corporation | Nanotube- and nanocrystal-based non-volatile memory |
| US20070155064A1 (en) * | 2005-12-29 | 2007-07-05 | Industrial Technology Research Institute | Method for manufacturing carbon nano-tube FET |
-
2007
- 2007-11-28 FR FR0708351A patent/FR2924108B1/fr not_active Expired - Fee Related
-
2008
- 2008-11-27 JP JP2010535423A patent/JP5758123B2/ja active Active
- 2008-11-27 WO PCT/FR2008/001651 patent/WO2009098398A1/fr active Application Filing
- 2008-11-27 US US12/743,852 patent/US8088674B2/en active Active
- 2008-11-27 EP EP08873890A patent/EP2240954B1/fr active Active
Also Published As
| Publication number | Publication date |
|---|---|
| WO2009098398A1 (fr) | 2009-08-13 |
| EP2240954B1 (fr) | 2013-03-27 |
| EP2240954A1 (fr) | 2010-10-20 |
| JP2011505688A (ja) | 2011-02-24 |
| FR2924108B1 (fr) | 2010-02-12 |
| FR2924108A1 (fr) | 2009-05-29 |
| US20100273317A1 (en) | 2010-10-28 |
| US8088674B2 (en) | 2012-01-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5758123B2 (ja) | 誘電体材料上に２つの電極を接続する半導体材料で作られたナノワイヤを成長する方法 | |
| US8169031B2 (en) | Continuous metal semiconductor alloy via for interconnects | |
| CN106560924B (zh) | 具有不同厚度过渡金属二硫属化物层的装置和制造方法 | |
| US7629629B2 (en) | Semiconductor nanowire and semiconductor device including the nanowire | |
| KR101127132B1 (ko) | 실리콘 나노와이어 기판 및 그 제조방법, 그리고 이를이용한 박막 트랜지스터의 제조방법 | |
| TW200539443A (en) | Epitaxy layer and method of forming the same | |
| TWI505349B (zh) | 製造半導體裝置之方法 | |
| TW202013738A (zh) | 包含二維材料之電晶體及相關之半導體裝置、系統及方法 | |
| TWI539636B (zh) | 形成多晶矽層之方法及包含該多晶矽層之薄膜電晶體與有機發光裝置 | |
| TW202020995A (zh) | 半導體裝置的製造方法及半導體裝置 | |
| JP2004319963A (ja) | ショットキー障壁トランジスタ及びその製造方法 | |
| TW201611290A (zh) | 電晶體與其形成方法 | |
| KR100834896B1 (ko) | 반도체 나노 구조체 및 이의 제조방법과, 이를 포함하는반도체 소자 | |
| US11784045B2 (en) | Formation of single crystal semiconductors using planar vapor liquid solid epitaxy | |
| TWI452008B (zh) | 奈米結構的製造方法及奈米結構於三維結構之應用 | |
| TWI585031B (zh) | 半導體裝置之製造方法 | |
| US7998850B2 (en) | Semiconductor device and method for manufacturing the same | |
| EP3486950B1 (en) | Method for fabricating a horizontal gate-all-around field effect transistor | |
| JP2009516384A (ja) | 半導体デバイスの製造方法および該方法で得られた半導体デバイス | |
| WO2017217512A1 (ja) | タングステンとゲルマニウムの化合物膜及び半導体装置 | |
| KR20120092954A (ko) | 원주 구조의 나노 입자를 갖는 반도체 소자의 게이트 및 그 제조방법 | |
| JP2010186767A (ja) | 薄膜半導体装置及びその製造方法 | |
| KR20090097533A (ko) | 나노선 형성방법과 나노선이 형성되어 있는 적층구조물 및이를 이용한 수직형 반도체 소자와 인터커넥트 적층구조물제조방법과 수직형 반도체 소자와 인터커넥트 적층구조물 | |
| JP2005217400A (ja) | ナノ粒子構造を有する多結晶シリコン層およびその製造方法 | |
| WO2006125826A1 (en) | Electrically conducting nanowires |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130816 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20131118 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20131125 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20131216 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20131224 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140116 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140123 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140217 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140530 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140901 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140908 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140930 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20141007 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20141030 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20141107 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141128 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150508 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150603 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5758123 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |