TWI452008B - 奈米結構的製造方法及奈米結構於三維結構之應用 - Google Patents
奈米結構的製造方法及奈米結構於三維結構之應用 Download PDFInfo
- Publication number
- TWI452008B TWI452008B TW099106135A TW99106135A TWI452008B TW I452008 B TWI452008 B TW I452008B TW 099106135 A TW099106135 A TW 099106135A TW 99106135 A TW99106135 A TW 99106135A TW I452008 B TWI452008 B TW I452008B
- Authority
- TW
- Taiwan
- Prior art keywords
- nanostructure
- substrate
- nanowire
- vapor deposition
- chemical vapor
- Prior art date
Links
Description
本發明是有關於一種奈米結構的製造方法及奈米結構於三維結構之應用,且特別是有關於一種結晶性佳之超長奈米結構的製造方法及此超長奈米結構於三維結構之應用。
隨著對各種產品微小化的需求,科技的發展已由微米時代逐步進入所謂的奈米時代。當尺寸縮小至奈米級時,材料的物理、機械及化學等許多性質便與其為塊材時的特性有了差異。因此,除改變材料的組成以獲得不同材料應用需求上的性質外,也將可進一步藉由控制材料的大小與形狀,而有機會操控同一種材料的基本特性,如熔點、顏色、光、電、磁等性質。利用此特點,許多從前無法達成的高性能產品或技術將有機會在奈米科技的領域中實現。
一般而言,奈米材料的種類相當多,包含了金屬奈米材料、半導體奈米材料、結構奈米陶瓷、奈米高分子材料等,而其結構可分為零維、一維、二維、三維等。奈米結構的名詞包括尺寸為奈米等級的所有形狀,如奈米線(nanowire)、奈米管(nanotube)、奈米柱(nanorod)、奈米錐(nanocone)及奈米球(nanosphere)等。
目前,已知傳統成長奈米線的方式,容易由於反應氣體流量控制不當、微波或電漿功率輸出過大、成長時間過長等因素,使得成長之奈米線的材料結晶性不佳。除此之外,也會因奈米線表面聚集了非結晶原子團,使得奈米線的成長無法持續進行,而造成長時間成長的奈米線,其長度終達到一個飽和值。
因此,為了使奈米線更能符合產業上的應用,如何在製備奈米級結構時,可以解決目前成長的奈米線結晶性差、長度無法持續增長的問題,進而改善奈米線之特性是現行製程上需克服的重大挑戰。
有鑑於此,本發明提供一種奈米結構的製造方法,可形成超長奈米結構並使其結晶性能獲得良好的控制。
本發明另提供一種三維結構及其製造方法,其具有利用多段式成長之超長奈米結構。
本發明提出一種奈米結構的製造方法,其包括下列步驟:(a)提供基板;(b)於基板上形成催化金屬層;(c)進行第一階段成長,以於催化金屬層表面形成奈米結構;(d)進行修補處理;以及(e)進行第二階段成長,以增長奈米結構。
依照本發明一實施例所述之奈米結構的製造方法,在進行步驟(e)之後,更包括重複步驟(d)與步驟(e)至少一次。
依照本發明一實施例所述之奈米結構的製造方法,在進行步驟(d)時,包括通入還原氣體或氧化性氣體等可修補缺陷、還原或氧化非結晶原子團之氣體,其中還原氣體例如是氫氣(H2
)或氨氣(NH3
),氧化性氣體如氧氣(O2
)或氯氣(Cl2
)。
依照本發明一實施例所述之奈米結構的製造方法,利用化學氣相沈積法分別進行步驟(c)與步驟(e)。上述之化學氣相沈積法包括熱化學氣相沈積(Thermal Chemical Vapor Deposition,T-CVD)、微波電漿化學氣相沈積(Microwave Plasma-Chemical Vapor Deposition,MP-CVD)、等離子增強化學氣相沈積(Plasma Enhance Chemical Vapor Deposition,PECVD)、電子迴旋共振式化學氣相沈積(Electron Cyclotron Resonance-Chemical Vapor Deposition,ECR-CVD)、電感式耦合電漿化學氣相沈積(Inductively Coupled Plasma-Chemical Vapor Deposition,ICP-CVD)、低壓化學氣相沈積(Low Pressure Chemical Vapor Deposition,LPCVD)、常壓化學氣相沈積(Atmospheric Pressure Chemical Vapor Deposition,APCVD)或金屬有機化學氣相沈積(Mgtal Organic Chemical Vapor Deposition,MOCVD)。
依照本發明一實施例所述之奈米結構的製造方法,當奈米結構為奈米碳管(carbon nanotube,CNT)時,所通入的反應氣體為選自於由甲烷(CH4
)、乙烷(C2
H6
)、丙烷(C3
H8
)、乙烯(C2
H4
)、乙炔(C2
H2
)、甲醇(CH3
OH)及乙醇(C2
H5
OH)所組成之群組。
依照本發明一實施例所述之奈米結構的製造方法,當奈米結構為矽奈米線時,所通入的反應氣體為選自於由矽烷(SiH4
)、二氯矽烷(SiH2
Cl2
)及三氯矽烷(SiHCl3
)所組成之群組。
依照本發明一實施例所述之奈米結構的製造方法,當奈米結構為鍺奈米線時,所通入的反應氣體為選自於由四氣化鍺(GeCl4
)及苯基三氯化鍺(phenyl-GeCl3
)所組成之群組。
依照本發明一實施例所述之奈米結構的製造方法,當奈米結構為氮化鎵奈米線時,所通入的反應氣體為含有氮源與鎵源反應之氣體,或者是利用氨氣(NH3
)與鎵金屬((Ga)或鎵氧化物的反應而成長氮化鎵奈米線。
依照本發明一實施例所述之奈米結構的製造方法,當奈米結構為氧化鋅奈米線時,所通入的反應氣體為含有鋅源之氣體與氧氣(O2
)反應而成長氧化鋅奈米線,或者是利用氧氣與鋅金屬(Zn)的反應而成長氧化鋅奈米線。此外,鋅奈米線的製造方式尚有以鋅或氧化鋅粉末於石墨粉末,在爐管中進行化學氣相沈積。
依照本發明一實施例所述之奈米結構的製造方法,在進行步驟(b)時,包括於基板上形成一層催化金屬材料,以及使催化金屬材料形成尺寸為奈米等級的顆粒。促使催化金屬材料形成尺寸為奈米等級的顆粒例如是進行加熱、退火(anneal)、微波、電漿或透過還原氣體的還原作用。上述之催化金屬材料為選自於由鐵(Fe)、鈷(Co)、鎳(Ni)、金(Au)、銦(In)、鈀(Pd)及其合金所組成之群組。上述形成催化金屬材料的方法為蒸鍍、濺鍍、化學氣相沈積法或溶液塗佈法。
依照本發明一實施例所述之奈米結構的製造方法,在進行步驟(b)之前,更包括於基板與催化金屬層之間形成緩衝層(buffer layer)。上述之緩衝層的材料包括鈦(Ti)、鋁(Al)、鉭(Ta)、鉑(Pt)、鉬(Mo)、氮化鈦(TiN)或氮化鉭(TaN)。
依照本發明一實施例所述之奈米結構的製造方法,增長奈米結構至長度介於80μm至10000μm之間。
依照本發明一實施例所述之奈米結構的製造方法,上述之奈米結構為奈米碳管(carbon nanotube,CNT)、矽(Si)奈米線、鍺(Ge)奈米線、氮化鎵(GaN)奈米線、氧化鋅(ZnO)奈米線、鋅奈米線,或者是三族、四族、五族的純元素與化合物之奈米線。
依照本發明一實施例所述之奈米結構的製造方法,上述之基板的材質包括半導體、玻璃、氧化鋁、金屬或合金。
本發明另提出一種三維結構,其包括第一基板以及第二基板。第一基板具有至少一個第一孔洞,第一孔洞中填充有第一奈米結構。第二基板具有至少一個第二孔洞,第二孔洞中填充有第二奈米結構。第一基板與第二基板為堆疊配置且經由第一奈米結構與第二奈米結構而相連接。
依照本發明一實施例所述之三維結構,上述之第一奈米結構直接連接第二奈米結構。
依照本發明一實施例所述之三維結構,上述之第一奈米結構經由連接部連接第二奈米結構。
依照本發明一實施例所述之三維結構,上述之第一奈米結構與第二奈米結構分別為奈米碳管、矽奈米線、鍺奈米線、氮化鎵奈米線、氧化鋅奈米線、鋅奈米線,或者是三族、四族、五族的純元素與化合物之奈米線。
依照本發明一實施例所述之三維結構,上述之第一奈米結構與第二奈米結構的長度為介於80μm至10000μm之間。
本發明又提出一種三維結構的製造方法,其包括下列步驟。於第一導電部上提供至少一基板,基板上已形成有半導體元件與內連線。對應第一導電部,於基板中形成至少一個孔洞。利用上述之奈米結構的成長方法,於孔洞中形成奈米結構。於奈米結構上形成第二導電部。
依照本發明一實施例所述之三維結構的製造方法,上述之奈米結構為奈米碳管、矽奈米線、鍺奈米線、氮化鎵奈米線、氧化鋅奈米線、鋅奈米線,或者是三族、四族、五族的純元素與化合物之奈米線。
依照本發明一實施例所述之三維結構的製造方法,上述之奈米結構的長度為介於80μm至10000μm之間。
基於上述,本發明之奈米結構的製造方法藉由催化金屬層的催化作用,以多段式成長形成結晶性佳的超長奈米結構。利用修補處理促使已飽和之催化金屬層還原或氧化而重新具有活性,並清除表面結構的缺陷,因此可有助於進行多階段式成長超長奈米結構。藉由本發明之方法可以使成長的奈米結構結晶性佳、長度可持續增長,且成長之奈米結構的場發射、光電與熱傳導特性等均可獲得相當程度的提升。
再者,本發明之三維結構及其製造方法應用上述成長方法所成長之奈米結構,因而在整合成三維結構時亦能夠提供高導電、導熱、連結與機械強度之特性。
為讓本發明之上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
以下描述請參照隨附圖式來,以便更為充分地描瞭解本發明,其中隨附圖式展示本發明之實施例。然而,本發明可以許多不同形式來體現,且不應將其解釋為限於下文所述之實施例。實際上,提供這些實施例只是為了使本發明的揭露更為詳盡、完整,且將本發明之範疇完全傳達至所屬技術領域中具有通常知識者。而在圖式中,為明確起見可能將各層以及區域的尺寸以及相對尺寸作誇張的描繪。
本發明主要是提出一種利用多段式成長之超長奈米結構的製造方式與其應用,且製造出的超長奈米結構的材料結晶性亦優於利用習知之方法所製得的奈米結構。利用本發明之方法所成長之奈米結構例如是奈米碳管(carbon nanotube,CNT)、矽(Si)奈米線、鍺(Ge)奈米線、氮化鎵(GaN)奈米線、氧化鋅(ZnO)奈米線、鋅奈米線,或者是其他三族、四族、五族的純元素與化合物之奈米線,但本發明並不以此為限。
接下來進一步以流程圖及剖面圖的方式說明本發明之實施例。圖1是依照本發明之一實施例之奈米結構的製造方法之步驟流程圖。圖2A至圖2D是依照本發明之一實施例之奈米結構的製造方法之剖面示意圖。
本發明之奈米結構的製造方法包括以下步驟。請同時參照圖1與圖2A,首先,提供基板200(步驟S100)。基板200的材質可為半導體、玻璃、氧化鋁、金屬或合金。此外,基板200可以是半導體晶圓、金屬導線或合金導線,其中半導體晶圓例如是矽晶圓或三五族半導體晶圓。而且,當基板200為矽基板時,也可以先進行熱氧化製程或沈積製程,以於基板200的表面上形成二氧化矽。基板200的外形可以是塊狀、板狀、條狀、柱狀或任意不規則之形狀。
接著,於基板200上形成催化金屬層204(步驟S110)。在一實施例中,在基板200上形成催化金屬層204之前,還可以選擇性地清洗基板200表面以及在基板200表面上形成緩衝層(buffer layer)202。緩衝層202可有助於增加基板200與催化金屬層204之間的附著力,並可降低後續預形成之奈米結構與基板200之間的接觸電阻。緩衝層202的材料例如是鈦(Ti)、鋁(Al)、鉭(Ta)、鉑(Pt)、鉬(Mo)、氮化鈦(TiN)或氮化鉭(TaN)等。
催化金屬層204例如是以顆粒的形式而形成於基板200上。詳言之,催化金屬層204的形成方法例如是先在基板200上形成一層催化金屬材料(未繪示),接著藉由進行加熱、退火(anneal)、微波、電漿、透過還原氣體的還原作用或利用任何其他物理作用、化學反應的方式來改變催化金屬材料的表面張力,而促使催化金屬材料形成尺寸為奈米等級的顆粒。催化金屬材料的形成可以是藉由物理作用或化學反應而獲得。在一實施例中,催化金屬材料例如是利用蒸鍍、濺鍍等固態沈積方式而形成於基板200上,者是利用化學氣相沈積法從催化氣體源中取得而形成於基板200上。在一實施例中,催化金屬材料也可以是利用溶液塗佈法,藉由自組裝(self-assembly)等方式從溶液中取得催化金屬。催化金屬層204的材料可以是鐵(Fe)、鈷(Co)、鎳(Ni)、金(Au)、銦(In)、鈀(Pd)或其相關之合金。
特別說明的是,緩衝層202與催化金屬層204例如是構成雙層薄膜金屬層,其中一部分的材質是可成長奈米結構之催化金屬層204,另一部分的材質是不可成長奈米結構之緩衝層202。雙層薄膜金屬層主要可利用調變不可成長奈米結構之緩衝層202的金屬比例來控制奈米結構的密度,因此除了可以更進一步提升附著力外,還可以降低接觸電阻並避免不必要的合金相(compound phase)。
請繼續參照圖1與圖2B,進行第一階段成長,以於催化金屬層204表面上形成奈米結構206a(步驟S120)。於催化金屬層204表面合成奈米結構206a的方法例如是利用化學氣相沈積法(Chemical Vapor Deposition,CVD),以導入反應氣體進行分解而成長奈米結構206a。化學氣相沈積法可以是熱化學氣相沈積(Thermal Chemical Vapor Deposition,T-CVD)、微波電漿化學氣相沈積(Microwave Plasma-Chemical Vapor Deposition,MP-CVD)、等離子增強化學氣相沈積(Plasma Enhance Chemical Vapor Deposition,PECVD)、電子迴旋共振式化學氣相沈積(Electron Cyclotron Resonance-Chemical Vapor Deposition,ECR-CVD)、電感式耦合電漿化學氣相沈積(Inductively Coupled Plasma-Chemical Vapor Deposition,ICP-CVD)、低壓化學氣相沈積(Low Pressure Chemical Vapor Deposition,LPCVD)、常壓化學氣相沈積(Atmospheric Pressure Chemical Vapor Deposition,APCVD)或金屬有機化學氣相沈積(Metal Organic Chemical Vapor Deposition,MOCVD)等。
承上述,進行化學氣相沈積法的製程溫度例如是介於約200℃至900℃之間,以於催化金屬層204表面合成奈米結構206a。在進行化學氣相沈積法時,除了反應氣體外,可通入氫氣(H2
)、氨氣(NH3
)或其他合適之氣體作為還原氣體。另外,在通入還原氣體時,還可以加入氮氣(N2
)、氬氣(Ar)或氦氣(He)等惰性氣體以作為稀釋氣體反載氣之用。
在此說明的是,由於本發明所形成之奈米結構可以是奈米碳管,或者是矽、鍺、氮化鎵、氧化鋅、鋅或其他三族、四族、五族的純元素與化合物之奈米線,因此在步驟S120中進行化學氣相沈積法時所通入的反應氣體源也須隨之調整。在一實施例中,成長奈米碳管時所通入的反應氣體可以是甲烷(CH4
)、乙烷(C2
H6
)、丙烷(C3
H8
)、乙烯(C2
H4
)、乙炔(C2
H2
)、甲醇(CH3
OH)、乙醇(C2
H5
OH)或任何含有碳源之氣體。在一實施例中,成長矽奈米線時所通入的反應氣體可以是矽烷(SiH4
)、二氯矽烷(SiH2
Cl2
)、三氯矽烷(SiHCl3
)或任何含有矽源之氣體。在一實施例中,成長鍺奈米線時所通入的反應氣體可以是四氯化鍺(GeCl4
)、苯基三氯化鍺(phenyl-GeCl3
)或任何含有鍺源之氣體。在一實施例中,成長氮化鎵奈米線時的反應可以是氨氣(NH3
)與鎵(Ga)金屬或鎵氧化物的反應,或是通入任何含有氮源與鎵源反應之氣體。在一實施例中,成長氧化鋅奈米線的反應可以是氧氣(O2
)與鋅(Zn)金屬的反應,或是通入任何含有鋅源之氣體與氧氣反應而成長奈米線。此外,鋅奈米線的製造方式尚有以鋅或氧化鋅粉末於石墨粉末,在爐管中進行化學氣相沈積。
請參照圖1與圖2C,在完成第一階段成長之奈米結構206a之後,進行修補處理208(步驟S130)。在一實施例中,修補處理208可透過氧化或還原反應來達成。亦即,在進行步驟S130時,可以通入還原氣體或氧化性氣體等任何可修補缺陷、還原或氧化非結晶原子團之氣體來進行修補處理208,其中還原氣體例如是氫氣(H2
)或氨氣(NH3
),氧化性氣體如氧氣(O2
)或氯氣(Cl2
)。
以還原作用為例,透過還原氣體以類似退火的方式進行修補處理208可以修補奈米結構成長過程中的缺陷,並可幫助去除非結晶的奈米結構。而且,還原氣體還可促使已飽和之催化金屬奈米顆粒還原,使尺寸為奈米等級的催化金屬顆粒重新具有活性而能作用,以進行下一階段的奈米結構成長。詳細而言,利用還原氣體來進行修補處理208例如是關閉步驟S120中用以成長奈米結構206a之反應氣體源,並持續通入還原氣體。在溫度約介於200℃至900℃之間的環境下,藉由通入還原氣體將累積在催化金屬層204週遭的原子團帶走,或是將過多的反應氣體帶走,並同時可修補已成長奈米結構206a之缺陷。進行修補處理208的時間可視飽和的催化金屬層204之還原狀態而定,於此技術領域具有通常知識者可視製程需求而逕行調整。
然而,不論是從反應氣體源而來或是另外添加的還原氣體,過多的還原氣體可能會造成奈米結構的成長速率下降,或反而致使結構的破壞。因此,在另一實施例中,還可藉由添加氧化性氣體來抑制上述現象,並且透過氧化性氣體的氧化作用亦可去除非結晶態的奈米結構。須注意的是,還原氣體與氧化性氣體的添加與否,與製程條件上的調控有相當的關係;亦即可以依序或同時加入還原氣體及氧化性氣體,或者也可以在此兩種氣體中擇一添加皆可成長奈米結構,當視製程需求而調整。
請參照圖1與圖2D,接著,進行第二階段成長,以增長奈米結構(步驟S140)。在步驟S140中,再次通入用以成長奈米結構之反應氣體源,並以類似步驟S120之方式利用化學氣相沈積法合成奈米結構206b。須注意的是,在圖2D中是以第二階段所成長之奈米結構206b形成在第一階段所成長之奈米結構206a的上方為例來進行說明,然而本發明對此不作任何限制。也就是說,步驟S140中的第二階段成長只要使奈米結構整體長度增長即可,至於第二階段所成長之奈米結構的位置當為本領域中具有通常知識者所熟知,故於此不再贅述。
在一實施例中,在完成步驟S140之後,還可以重複進行步驟S130至步驟S140這個循環至少一次,以獲得具有所需長度且結晶性佳之奈米結構。在持續反覆進行上述修補處理(步驟S130)、再次成長(步驟S140)之循環後,可獲得長度約介於80μm至10000μm之間的超長奈米結構。而進行步驟S130至步驟S140循環的重複次數可以依催化金屬層204之活性或是依所需奈米結構之長度而決定。透過上述實施例之方法不斷地反覆進行成長、修補處理的步驟,而達到成長結晶性佳的超長奈米結構。因此,可以解決目前成長的奈米結構結晶性差、長度無法持續增長的問題,進而改善奈米結構之特性。
另外,在上述實施例中,為方便說明,是以在基板200上的部分區域形成超長奈米結構為例來進行說明,然而本發明並不限於此。在其他實施例中,本發明之奈米結構的成長可以為整個基板的成長、具有定義圖案的成長或陣列式的成長,其中所定義之圖案可以是長方形、正方形、橢圓形、圓形或任意不規則之圖案,且可以定義單個圖案或是定義陣列的圖案。
值得一提的是,由於利用本發明所提出之方法可成長超長且結晶性佳的奈米結構,因此可藉以提高其導電、導熱、吸附面積與機械強度等特性,且對於應用在場發射、照明、感測、熱傳導、光電、能源、連接線或三維結構等均有大幅之幫助。
接下來將繼續說明利用本發明之奈米結構的形成方法所形成之超長奈米結構的實際應用。須注意的是,以下所述之結構是以基板接合結構為例,其主要是為了詳細說明超長奈米結構實際應用於三維結構,以使熟習此項技術者能夠據以實施,但並非用以限定本發明之範圍。至於基板上的其它元件或構件等的配置,均可依所屬技術領域中具有通常知識者所知的技術製作,而不限於下述實施例所述。圖3A及圖3B分別是依照本發明之一實施例之三維結構的剖面示意圖。須注意的是,在圖3B中,與圖3A相同的構件則使用相同的標號並省略其說明。
請參照圖3A,三維結構300包括第一基板302、第二基板304以及奈米結構306,其中三維結構300例如是利用奈米結構306來接合第一基板302與第二基板304之基板接合結構。第一基板302與第二基板304是以堆疊的方式而配置,上述堆疊的方式例如是以晶圓接合(wafer bonding)之技術進行第一基板302與第二基板304的堆疊。第一基板302與第二基板304例如分別為有機物、無機物、導體、絕緣體或半導體之基板,且上述基板材料可為純元素、化合物、經摻雜或經化學處理後之材料。在一實施例中,第一基板302與第二基板304可以分別獨立是矽晶圓或三五族半導體晶圓等半導體晶圓,且第一基板302與第二基板304可分別連接有導電部308、310或一般熟知的半導體元件。導電部308、310例如是導線或插塞,且其材料可為鋁、鎢或銅等金屬。
第一基板302具有孔洞302a,第二基板304具有孔洞304a,而奈米結構306填充於孔洞302a、304a中。透過在相對應之孔洞302a、304a中填充導電的奈米結構306,整合第一基板302與第二基板304,因而可直接貫穿兩基板以電性連接第一基板302下的導電部308與第二基板304上的導電部310,完成連結兩基板並具有導電、導熱與增加機械強度特性之三維結構體。孔洞302a、304a中所填充之奈米結構306的材質可為金屬、導體或半導體,特別是使用以本發明上述實施例所述之方式所成長的超長奈米結構可達到導電、散熱、連結及強化結構的最佳效果。
在此說明的是,第一基板302與第二基板304可以是同質材料或異質材料。詳言之,同質基板接合例如是整合同一種材質之第一基板302與第二基板304而組成三維結構300,其中同質基板可包含兩基板間摻雜濃度、導電型態或經由化學處理的不同;而異質基板接合則例如是整合不同材質之第一基板302與第二基板304而組成三維結構300。此外,上述整合之三維結構可應用於矽穿孔(through silicon via,TSV)、光機電、微機電或其他基板整合的電路中。
如圖3A所示,在三維結構中,除了可以達到同質基板之串接,亦可以實現異質基板之串接技術,針對未來之產業與學術上均有莫大之幫助。
為方便說明,在圖3A所繪示之實施例中,是以貫穿兩基板之三維結構300為例來進行說明,亦即在第一基板302的孔洞302a與對應之第二基板304的孔洞304a中直接形成連接兩基板之奈米結構306,然而本發明並不限於此。請參照圖3B,在另一實施例中,也可以先分別在第一基板302的孔洞302a中形成奈米結構306a,以及在第二基板304的孔洞304a中形成另一奈米結構306b,接著再利用連接部312接合第一基板302與第二基板304而完成三維結構300'。也就是說,三維結構300'是以分別形成貫穿各單一基板的奈米結構306a、306b的方式來接合兩基板。上述利用連接部312接合第一基板302與第二基板304的方法例如是利用錫球或凸塊(bump)等方式連接孔洞302a中的奈米結構306a與孔洞304a中的奈米結構306b,或者是利用如銅接合(copper bonding)、聚合物接合(polymer bonding)、氧化物接合(oxide bonding)或混合接合(hybrid bonding)等晶圓接合技術。在一實施例中,在3D IC中較常直接以導電部310、308同時也用作晶圓接合的連接,因此連接部312的材料可為銅金屬,即所謂之銅接合(Cu bonding)。
圖4是將圖3A及圖3B所示之三維結構應用於矽穿孔接合技術的剖面示意圖。舉例而言,如圖4所示,基板400a、400b、400c上形成有一般熟知的半導體元件402a、402b、402c、介電層410a、410b、410c及內連線412a、412b、412c。基板400a、400b、400c例如是絕緣層上覆矽(silicon on insulator,SOI)基板。半導體元件402a、402b、402c例如分別為金屬氧化物半導體電晶體。詳細地說,半導體元件402a、402b、402c分別包括形成於基板400a、400b、400c上的閘介電層404a、404b、404c與閘極406a、406b、406c,以及包括位於閘極406a、406b、406c兩側的基板400a、400b、400c中的摻雜區408a、408b、408c,其中摻雜區408a、408b、408c是作為源極與汲極。介電層410a、410b、410c例如是分別由多層介電材料(未繪示)所組成,而內連線412a、412b、412c分別包括位於不同層介電材料中的導線與插塞。半導體元件402a、402b、402c、介電層410a、410b、410c與內連線412a、412b、412c的材料與形成方法皆為本領域中具有通常知識者所熟知,於此不另行說明。
在此特別說明的一點是,矽穿孔接合可透過奈米結構414、416來電性連接任兩層基板上的內連線或半導體元件。詳言之,奈米結構414是以如圖3A所示之貫穿兩基板的三維結構300來電性連接基板400a上內連線412a的最上層導線與基板400c上內連線412c的最上層導線。而奈米結構416則是以如圖3B所示之貫穿單一個基板的三維結構300'來電性連接基板400a上內連線412a的最上層導線與基板400b上內連線412b的最上層導線,或者電性連接基板400b上內連線412b的最上層導線與基板400c上內連線412c的最上層導線。
接下來將利用剖面示意圖來說明形成上述三維結構的製造流程。須注意的是,以下所述之三維結構的製造流程主要是用來說明將奈米結構應用於貫穿基板的形成方法,以使熟習此項技術者能夠據以實施,但並非用以限定本發明之範圍。圖5A至圖5B是依照本發明之一實施例之一種三維結構的製造流程示意圖。
請參照圖5A,於導電部504上方提供基板502,基板502上例如已形成有半導體元件及/或內連線。然後,於基板502中形成孔洞506,以暴露出導電部504。孔洞506的形成方法例如是依序進行微影製程與蝕刻製程。接著,於孔洞506的側壁表面形成鈍化層508,以避免後續形成於孔洞506中的金屬或其他污染物進入到基板502中而影響元件特性。在一實施例中,鈍化層508的材料例如是鈦、氮化鈦、鉭、氮化鉭等阻障材料,其形成方法可以利用化學氣相沈積法。在一實施例中,鈍化層508的材料例如是氧化矽,其形成方法可以利用化學氣相沈積法或熱氧化法。
請參照圖5B,於基板502的孔洞506中形成奈米結構510,並填滿孔洞506。奈米結構510的形成方法例如是利用化學氣相沈積法。特別一提的是,可以利用前述之奈米結構的製造方法(如圖1所述之流程)來成長超長且結晶性佳的奈米結構510。之後,於孔洞506中的奈米結構510上形成導電部512。導電部512的形成方法例如是先於基板502上形成導體層,之後依序進行微影製程與蝕刻製程來圖案化此導體層而形成具有所需圖案之導電部512,因而可利用奈米結構510貫穿基板502完成連結導電部之三維結構。
在圖5A至圖5B所繪示之實施例中,是以形成貫穿單一基板之孔洞為例來進行說明。當然,在其他實例中,也可以在多個堆疊的基板中形成貫穿兩基板或多個基板之孔洞,並於孔洞中形成奈米結構,本領域中具有通常知識者當可依據前述實施例而知其應用及變化,故於此不再贅述。
綜上所述,本發明之奈米結構的製造方法在基板上形成催化金屬層並利用化學氣相沈積法進行奈米結構的第一階段成長之後,進行修補處理,接著再次通入反應氣體以利奈米結構的再成長,不斷地反覆進行成長、修補處理的步驟,而達到成長超長奈米結構。修補處理藉由適當、適時的通入還原氣體或氧化性氣體帶走累積在催化金屬層週遭的原子團或是過多的反應氣體,並同時修補已成長奈米結構之缺陷,因此所成長之超長奈米結構的結晶性佳。
本發明之奈米結構的製造方法不僅可採用簡易的成長方式超長奈米結構,且可以應用在多種奈米結構的成長製程中,並能夠與現有的製程相整合,因此製程簡單且可有效改善奈米結構的結晶性。再者,利用本發明之奈米結構的製造方法所成長的超長奈米結構結晶性佳,可以應用在熱傳導、光電、照明、能源、場發射、感測、連接線或三維結構等相關應用。
本發明之三維結構及其製造方法透過整合同質或異質的各個基板,填充導電的奈米結構於各基板的孔洞,因而完成連結、導電、導熱與增加機械強度的三維結構體。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
200、400a、400b、400c、502...基板
202...緩衝層
204...催化金屬層
206a、206b、306、306a、306b、414、416、510...奈米結構
208...修補處理
300、300'...三維結構
302...第一基板
304...第二基板
302a、304a、506...孔洞
308、310、504、512...導電部
312...連接部
402a、402b、402c...半導體元件
404a、404b、404c...閘介電層
406a、406b、406c...閘極
408a、408b、408c...摻雜區
410a、410b、410c...介電層
412a、412b、412c...內連線
508...鈍化層
S100、S110、S120、S130、S140...步驟
圖1是依照本發明之一實施例之奈米結構的製造方法之步驟流程圖。
圖2A至圖2D是依照本發明之一實施例之奈米結構的製造方法之剖面示意圖。
圖3A及圖3B分別是依照本發明之一實施例之三維結構的剖面示意圖。
圖4是將圖3A及圖3B所示之三維結構應用於矽穿孔接合技術的剖面示意圖。
圖5A至圖5B是依照本發明之一實施例之一種三維結構的製造流程示意圖。
S100、S110、S120、S130、S140...步驟
Claims (17)
- 一種奈米結構的製造方法,包括下列步驟:(a)提供一基板;(b)於該基板上形成一催化金屬層;(c)進行一第一階段成長,以於該催化金屬層表面形成一第一奈米結構;(d)進行一修補處理;以及(e)進行一第二階段成長,以形成一第二奈米結構,藉此增長該第一奈米結構。
- 如申請專利範圍第1項所述之奈米結構的成長方法,其中在進行步驟(e)之後,更包括重複步驟(d)與步驟(e)至少一次。
- 如申請專利範圍第1項所述之奈米結構的成長方法,其中在進行步驟(d)時,包括通入一還原氣體或一氧化性氣體,其中該還原氣體包括氫氣(H2 )或氨氣(NH3 ),該氧化性氣體包括氧氣(O2 )或氯氣(Cl2 )。
- 如申請專利範圍第1項所述之奈米結構的成長方法,其中利用一化學氣相沈積法分別進行步驟(c)與步驟(e)。
- 如申請專利範圍第4項所述之奈米結構的成長方法,其中該化學氣相沈積法包括熱化學氣相沈積、微波電漿化學氣相沈積、等離子增強化學氣相沈積、電子迴旋共振式化學氣相沈積、電感式耦合電漿化學氣相沈積、低壓化學氣相沈積、常壓化學氣相沈積或金屬有機化學氣相沈 積。
- 如申請專利範圍第1項所述之奈米結構的成長方法,在進行步驟(b)時,包括:於該基板上形成一層催化金屬材料;以及使該催化金屬材料形成尺寸為奈米等級的顆粒。
- 如申請專利範圍第1項所述之奈米結構的成長方法,其中在進行步驟(b)之前,更包括於該基板與該催化金屬層之間形成一緩衝層。
- 如申請專利範圍第1項所述之奈米結構的成長方法,其中增長該第一奈米結構至長度介於80μm至10000μm之間。
- 如申請專利範圍第1項所述之奈米結構的成長方法,其中該第一奈米結構及該第二奈米結構為奈米碳管、矽奈米線、鍺奈米線、氮化鎵奈米線、氧化鋅奈米線、鋅奈米線,或者是三族、四族、五族的純元素與化合物之奈米線。
- 一種三維結構,包括:一第一基板,具有至少一第一孔洞,該第一孔洞中填充有一第一奈米結構;以及一第二基板,具有至少一第二孔洞,該第二孔洞中填充有一第二奈米結構,其中該第一基板與該第二基板為堆疊配置且經由該第一奈米結構與該第二奈米結構而相連接。
- 如申請專利範圍第10項所述之三維結構,其中該 第一奈米結構直接連接該第二奈米結構。
- 如申請專利範圍第10項所述之三維結構,其中該該第一奈米結構經由一連接部連接該第二奈米結構。
- 如申請專利範圍第10項所述之三維結構,其中該第一奈米結構與該第二奈米結構分別為奈米碳管、矽奈米線、鍺奈米線、氮化鎵奈米線、氧化鋅奈米線、鋅奈米線,或者是三族、四族、五族的純元素與化合物之奈米線。
- 如申請專利範圍第10項所述之三維結構,其中該第一奈米結構與該第二奈米結構的長度分別為介於80μm至10000μm之間。
- 一種三維結構的製造方法,包括:於一第一導電部上提供至少一基板,該基板上已形成有一半導體元件與一內連線;對應該第一導電部,於該基板中形成至少一孔洞;利用如申請專利範圍第1項所述之奈米結構的成長方法,於該孔洞中形成一奈米結構;以及於該奈米結構上形成一第二導電部。
- 如申請專利範圍第15項所述之三維結構的製造方法,其中該奈米結構為奈米碳管、矽奈米線、鍺奈米線、氮化鎵奈米線、氧化鋅奈米線、鋅奈米線,或者是三族、四族、五族的純元素與化合物之奈米線。
- 如申請專利範圍第15項所述之三維結構的製造方法,其中該奈米結構的長度為介於80μm至10000μm之間。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW099106135A TWI452008B (zh) | 2010-03-03 | 2010-03-03 | 奈米結構的製造方法及奈米結構於三維結構之應用 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW099106135A TWI452008B (zh) | 2010-03-03 | 2010-03-03 | 奈米結構的製造方法及奈米結構於三維結構之應用 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201130732A TW201130732A (en) | 2011-09-16 |
TWI452008B true TWI452008B (zh) | 2014-09-11 |
Family
ID=50180220
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW099106135A TWI452008B (zh) | 2010-03-03 | 2010-03-03 | 奈米結構的製造方法及奈米結構於三維結構之應用 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI452008B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8901537B2 (en) * | 2010-12-21 | 2014-12-02 | Intel Corporation | Transistors with high concentration of boron doped germanium |
TWI450853B (zh) * | 2011-10-07 | 2014-09-01 | Univ Nat Chiao Tung | 多孔奈米結構之製作方法 |
TWI465388B (zh) * | 2012-03-15 | 2014-12-21 | Univ Nat Taiwan | 奈米粗化陣列結構之製造方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200715375A (en) * | 2005-06-30 | 2007-04-16 | Intel Corp | Low-temperature catalyzed formation of segmented nanowire of dielectric material |
-
2010
- 2010-03-03 TW TW099106135A patent/TWI452008B/zh not_active IP Right Cessation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200715375A (en) * | 2005-06-30 | 2007-04-16 | Intel Corp | Low-temperature catalyzed formation of segmented nanowire of dielectric material |
Non-Patent Citations (1)
Title |
---|
曾志荏, "利用氧化鋅奈米線為基材製備奈米異質接面結構及其光電特性之研究", 國立成功大學微電子工程研究所碩士論文,2009/01/01 * |
Also Published As
Publication number | Publication date |
---|---|
TW201130732A (en) | 2011-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7211143B2 (en) | Sacrificial template method of fabricating a nanotube | |
Mazid Munshi et al. | Advances in semiconductor nanowire growth on graphene | |
Kalita et al. | Fundamentals of chemical vapor deposited graphene and emerging applications | |
JP2010283343A (ja) | 半導体構造および半導体構造を製作する方法 | |
KR101273695B1 (ko) | 그래핀 패턴의 형성방법 및 그래핀 패턴을 갖는 전자소자의 제조방법 | |
Zhao et al. | Epitaxial growth of two-dimensional SnSe 2/MoS 2 misfit heterostructures | |
Lee et al. | Graphene on Group‐IV Elementary Semiconductors: The Direct Growth Approach and Its Applications | |
JP5758123B2 (ja) | 誘電体材料上に2つの電極を接続する半導体材料で作られたナノワイヤを成長する方法 | |
US8507381B2 (en) | Method for fabricating silicon and/or germanium nanowires | |
TWI452008B (zh) | 奈米結構的製造方法及奈米結構於三維結構之應用 | |
JP2006512218A (ja) | ナノチューブを製造する犠牲テンプレート方法 | |
CN109850873B (zh) | 一种单壁碳纳米管分子内结的制备方法 | |
WO2014038243A1 (ja) | グラフェン-cnt構造及びその製造方法 | |
JP6158798B2 (ja) | ナノ構造を含む装置及びその製造方法 | |
US7575631B2 (en) | Fabrication method of gallium manganese nitride single crystal nanowire | |
KR101287611B1 (ko) | 실리콘 나노선의 제조 방법 | |
Teo | Doing chemistry on low-dimensional silicon surfaces: silicon nanowires as platforms and templates | |
TWI548041B (zh) | 半導體裝置及在半導體裝置內製造金屬接觸及生成奈米碳管結構以連接半導體終端與金屬層的方法 | |
KR20120005683A (ko) | 브랜치드 나노와이어의 제조방법 | |
KR101122129B1 (ko) | Si 과잉 산화막을 이용한 Si/SiOx 코어/쉘 이중구조 나노선 제조 방법 | |
KR101695922B1 (ko) | 그래핀을 이용하여 성장된 나노와이어를 기반으로 하는 광전도 소자 및 그 제조 방법 | |
KR102618807B1 (ko) | 반도체 나노막대의 형성방법, 반도체 디바이스 및 그 제조방법 | |
Ueno | Present Status and Prospect of Graphene Interconnect Applications | |
KR100920456B1 (ko) | 플라스마 원자층 증착 방법을 이용한 비촉매 코발트 나노 막대의 제조 방법 및 반도체 소자 | |
Lu | III-V compound semiconductor selective area epitaxy on silicon substrates |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |