TW201424005A - 製造多晶矽層之方法、製造包含其之有機發光顯示設備的方法、及使用其製造之有機發光顯示設備 - Google Patents

製造多晶矽層之方法、製造包含其之有機發光顯示設備的方法、及使用其製造之有機發光顯示設備 Download PDF

Info

Publication number
TW201424005A
TW201424005A TW102117598A TW102117598A TW201424005A TW 201424005 A TW201424005 A TW 201424005A TW 102117598 A TW102117598 A TW 102117598A TW 102117598 A TW102117598 A TW 102117598A TW 201424005 A TW201424005 A TW 201424005A
Authority
TW
Taiwan
Prior art keywords
layer
region
electrode
organic light
germanium layer
Prior art date
Application number
TW102117598A
Other languages
English (en)
Other versions
TWI590466B (zh
Inventor
Sang-Ho Moon
Jong-Moo Huh
Sung-Ho Kim
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of TW201424005A publication Critical patent/TW201424005A/zh
Application granted granted Critical
Publication of TWI590466B publication Critical patent/TWI590466B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本發明係提供一種製造多晶矽層之方法、一種製造包含其之有機發光顯示設備的方法、及使用其製造之有機發光顯示設備。此方法包括形成非晶矽層於具有第一區域及第二區域之基板上，熱處理此非晶矽層以部分結晶此非晶矽層成為部分結晶矽層，經由熱處理方法移除熱氧化層，以及使用雷射光束選擇性照射第一區域以結晶此部分結晶矽層。

Description

製造多晶矽層之方法、製造包含其之有機發光顯示設備的方法、及使用其製造之有機發光顯示設備
相關申請案之交互參照
本專利申請案主張於2012年12月6日向韓國智慧財產局提出之韓國專利申請案號第10-2012-0141197號之優先權及效益，其全部揭露併入後文作為參考。
後續之描述係有關於一種製造多晶矽層之方法、一種製造包含其之有機發光顯示設備的方法、及使用其製造之有機發光顯示設備。
主動矩陣式(active matrix type, AM type)有機發光顯示設備於每一像素中包括有像素驅動電路，且此像素驅動電路包括使用矽之薄膜電晶體。此薄膜電晶體可由非晶矽(amorphous silicon)或多晶矽(polycrystalline silicon)所形成。
由於具有源極(source)、汲極(drain)及通道(channel)之半導體主動層係由非晶矽所形成，故使用於像素驅動電路中之非晶矽薄膜電晶體具有1平方公分/伏特-秒(cm2/Vs)或更低之低電子遷移率(electron mobility)。因此，最近此非晶矽薄膜電晶體被替換為多晶矽薄膜電晶體。多晶矽薄膜電晶體相較於非晶矽薄膜電晶體，具有較高之電子遷移率及較安全之光照射。因此，多晶矽薄膜電晶體適用於驅動主動矩陣式有機發光顯示設備及/或被用以作為開關薄膜電晶體(switching TFT)之主動層。
多晶矽薄膜電晶體可依據數個方法製作而成。此些方法大致可分類為沉積多晶矽之方法或沉積與結晶非晶矽之方法。
沉積多晶矽之方法之例子包括化學氣相沉積法(chemical vapor deposition, CVD)、光激化學氣相沈積法(photo CVD)、氫輻射化學氣相沉積法(hydrogen radial CVD, HR CVD)、電子迴旋共振化學氣相沉積法(electron cyclotron resonance CVD, ECR CVD)、電漿化學氣相沈積法(plasma enhanced CVD, PE CVD)、低壓化學氣相沈積法(low pressure CVD, LP CVD)及其他適合之沈積法。
而沉積與結晶非晶矽之方法之例子包括固相結晶法(solid phase crystallization, SPC)、準分子雷射結晶法(excimer laser crystallization, ELC)、金屬誘導結晶法(metal induced crystallization, MIC)、順序橫向固化法(sequential lateral solidification, SLS)及其他適合之方法。
本發明之實施例態樣係針對一種製造能夠增加結晶生產率(crystallization productivity)及電容器之電容特性(capacitance characteristic)之多晶矽層之方法、一種製造包含其之有機發光顯示設備的方法、及使用其製造之有機發光顯示設備。
根據本發明之一實施例，係提供一種製造多晶矽層之方法。此方法包括形成非晶矽層於基板上，此基板具有第一區域及第二區域；熱處理此非晶矽層以轉換此非晶矽層為部分結晶矽層；移除藉由熱處理非晶矽層而形成之熱氧化層；以及使用雷射光束選擇性照射第一區域以結晶此部分結晶矽層。
此方法可於形成非晶矽層前，更包括形成緩衝層於基板上。
基板可具有複數個第一區域及複數個第二區域。此複數個第一區域及此複數個第二區域可相互交錯間隔設置。
部分結晶矽層之結晶度(crystallinity)可介於65%至80%之間之範圍內。
熱處理非晶矽層之步驟可包括於攝氏650度至攝氏780度之間之溫度下熱處理非晶矽層；部分結晶此非晶矽層為部分結晶矽層；以及形成熱氧化層於部分結晶矽層上。
使用雷射光束選擇性照射第一區域之步驟可包括使用雷射光束選擇性照射第一區域上之部分結晶矽層；以及結晶此部分結晶矽層以轉換此部分結晶矽層為多晶矽層。
多晶矽層相較於部分結晶矽層，可具有較高之結晶度。
多晶矽層之結晶結構可不同於部分結晶矽層之結晶結構。
多晶矽層之晶粒尺寸可隨機形成。
多晶矽層可基於部分結晶矽層之晶粒之縱向中央軸(longitudinal central axis)，成長於二個方向上。
部分結晶矽層之晶粒尺寸可均勻形成。
移除熱氧化層之步驟可包括使用緩衝氧化蝕刻液(buffered oxide etchant, BOE)或氟化氫(hydrogen fluoride, HF)。
雷射光束可為準分子雷射光束(excimer laser beams)。
根據本發明之另一實施例，係提供一種有機發光顯示設備。此有機發光顯示設備包括基板，此基板具有第一區域及第二區域；以及複數個發光裝置於基板上。每一發光裝置包含對準縱向方向之薄膜電晶體、發光單元以及電容器，且此複數個發光裝置係於縱向方向上彼此相鄰排列，以使得此些薄膜電晶體彼此相鄰及/或此些電容器彼此相鄰。
相鄰之此些發光裝置之薄膜電晶體可位於第一區域中。
相鄰之此些發光裝置之電容器可位於第二區域中。
薄膜電晶體可包括主動層於基板上；與主動層絕緣之閘極電極設置於基板上；以及與閘極絕緣之源極電極及汲極電極電性連接主動層，其中主動層係位於第一區域上。
電容器可包括電容器下電極於與主動層之相同層上；以及與電容器下電極絕緣之電容器上電極；其中電容器下電極係位於第二區域上。
主動層可為多晶矽層，且電容器下電極可為部分結晶矽層。
多晶矽層相較於部分結晶矽層，可具有較高之結晶度。
部分結晶矽層之結晶度可介於65%至80%之間之範圍內。
電容器下電極可為部分結晶矽層。
主動層可為多晶矽層。
發光單元可設置於第一區域及第二區域之間之第三區域上。
每一發光單元可包括於基板上且電性連接薄膜電晶體之像素電極；於像素電極上且具有有機發光層之中間層；以及相對於像素電極之反向電極以使得中間層位於反向電極及像素電極之間。
根據本發明之另一態樣，提供一種製造有機發光顯示設備之方法。此方法包括第一光罩製程(mask process)，包含形成非晶矽層於具有第一區域及第二區域之基板上，部分結晶此非晶矽層以轉換此非晶矽層為部分結晶矽層，再結晶於第一區域上之部分結晶矽層以形成多晶矽層，圖案化第一區域上之多晶矽層以形成薄膜電晶體之主動層，以及圖案化於第二區域上之部分結晶矽層以形成電容器之下電極；第二光罩製程，包含形成第一絕緣層及傳輸反射型金屬層(transflective metal layer)於基板上以覆蓋主動層及電容器之下電極，以及圖案化傳輸反射型金屬層以形成像素電極；第三光罩製程，包含依序形成透明導電層(transparent conductive layer)及第一金屬層於基板上以覆蓋像素電極，以及圖案化透明導電層及第一金屬層以形成薄膜電晶體之第一閘極電極及第二閘極電極以及電容器之第一上電極及第二上電極；第四光罩製程，包含形成第二絕緣層以覆蓋像素電極、第一閘極電極、第二閘極電極、第一上電極及第二上電極，以及圖案化第二絕緣層以形成暴露像素電極、主動層之源極區域及汲極區域以及第二上電極之開口；第五光罩製程，包含形成第二金屬層以覆蓋像素電極及此些開口，以及圖案化第二金屬層以形成源極電極及汲極電極；以及第六光罩製程，包含形成第三絕緣層以覆蓋源極電極及汲極電極，以及圖案化第三絕緣層以暴露像素電極。
第一光罩製程於形成非晶矽層前，更包括形成緩衝層於基板上。
基板可具有複數個第一區域及複數個第二區域，且此複數個第一區域及此複數個第二區域可相互交錯間隔設置。
部分結晶矽層之結晶度(crystallinity)可介於65%至80%之間之範圍內。
第一光罩製程中之部分結晶此非晶矽層之步驟可包括於攝氏650度至攝氏780度之間之溫度下熱處理形成於基板上之非晶矽層；部分結晶此非晶矽層為部分結晶矽層；以及形成熱氧化層於部分結晶矽層上。
第一光罩製程中之再結晶位於第一區域上之部分結晶矽層之步驟可包括使用雷射光束選擇性照射第一區域上之部分結晶矽層；以及再結晶此部分結晶矽層為多晶矽層。
多晶矽層相較於部分結晶矽層，可具有較高結晶度。
可藉由使用緩衝氧化蝕刻液或氟化氫移除熱氧化層。
雷射光束可為準分子雷射光束。
此方法可更包括於第三光罩製程後，使用第二閘極作為光罩以離子摻雜物摻雜主動層之源極區域及汲極區域。
此方法可更包括暴露第一上電極，且通過此暴露之第一上電極而以離子摻雜物摻雜下電極。
傳輸反射型金屬層可包括銀合金(silver alloy)。
銀合金可包括鈀(Pd)或銅(Cu)。
傳輸反射型金屬層之厚度可介於80埃(A)至200埃之間。
於第三光罩製程中之依序形成透明導電層及第一金屬層於基板上以覆蓋像素電極之步驟中，可包括圖案化透明導電層及第一金屬層以依序覆蓋像素電極。
第四光罩製程可更包括圖案化第二絕緣層以形成開口，暴露覆蓋於像素電極上之第一金屬層。
第五光罩製程可更包括移除覆蓋於像素電極上之第一金屬層及第二金屬層。
第一金屬層及第二金屬層之材質可為相同種類之材料。
10．．．基板
10a．．．第一區域
10b．．．第二區域
11．．．緩衝層
12．．．非晶矽層
12’．．．部分結晶矽層
12’a．．．多晶矽層
12’b．．．部分結晶矽層
13．．．第一絕緣層
14．．．傳輸反射型金屬層
15．．．透明導電層
16．．．第一金屬層
16a、16c、18a、18c．．．鉬層
16b、18b．．．鋁層
17．．．第二絕緣層
18．．．第二金屬層
19．．．第三絕緣層
21．．．中間層
21a．．．有機發光層
22．．．反向電極
30．．．熱氧化層
50、50’、50’’．．．發光裝置
51．．．發光單元
52．．．薄膜電晶體
53．．．電容器
114．．．像素電極
117a．．．第一開囗
117b．．．第二開口
119．．．開口
212．．．主動層
212a．．．源極區域
212b．．．汲極區域
212c．．．通道區域
215．．．第一閘極電極
216．．．第二閘極電極
217a、217b．．．接觸孔
218a．．．源極電極
218b．．．汲極電極
312．．．下電極
315．．．第一上電極
316．．．第二上電極
317．．．第三開口
500．．．雷射照射器
C．．．晶體結構
L．．．雷射光束
M1．．．第一光罩
M2．．．第二光罩
M3．．．第三光罩
M4．．．第四光罩
M5．．．第五光罩
M6．．．第六光罩
M11、M21、M31、M41、M51、M61．．．遮光部
M12、M22、M32、M42、M52、M62．．．透光部
P1．．．第一光阻
P2．．．第二光阻
P3．．．第三光阻
P4．．．第四光阻
P5．．．第五光阻
本發明上述及其他特徵將於下列實施例敘述與附圖變的顯而易見，其中：
第1圖至第4圖係為根據實施例之製造多晶矽層之製程之剖面示意圖；
第5圖係為根據實施例之部分結晶矽層之掃描式電子顯微(scanning electron microscope, SEM)鏡影像圖；
第6圖係為根據實施例之再結晶多晶矽層之掃描式電子顯微鏡影像圖；
第7圖係為根據實施例之有機發光顯示設備之俯視圖；
第8圖係為如第7圖之有機發光顯示設備之剖面示意圖；以及
第9圖至第27圖係為根據本發明之實施例之製造有機發光顯示設備之流程之剖面意圖。
本發明現將參照其中繪示本發明之實施例之附圖而更詳細地說明。然而，本發明可以許多不同形式實施且不應詮釋為受此處所述之實施例所限。相反地，此些實施例係提供作為範例以傳達本發明之概念與特徵予所屬技術領域具有通常知識者。
第1圖至第4圖係為根據實施例之製造多晶矽層之流程之剖面示意圖。
參照第1圖，緩衝層11及非晶矽層(amorphous silicon layer, a-Si layer)12形成於基板10上。
基板10可由透明玻璃材料所形成，此透明玻璃材料具有用以作為主成分(或主要成分)之二氧化矽(SiO2)。緩衝層11更形成於基板10上，且此緩衝層11具有二氧化矽或氮化矽(SiNx)以增加平坦度及防止雜質元素侵入。
緩衝層11及非晶矽層12可藉由使用多種適合之方法沉積於基板10上，此些方法包括電漿化學氣相沈積法(plasma enhanced chemical vapor deposition, PECVD)、氣壓化學氣相沈積法(atmospheric pressure CVD, APCVD)及/或低壓化學氣相沈積法(low pressure CVD, LPCVD)，但不侷限於此。
非晶矽層12係形成於緩衝層11上。此非晶矽層12係藉由一種製程結晶以提供多晶矽層，其中此製程將於後續作詳細說明。
參照第2圖，非晶矽層12係部分結晶以形成部分結晶矽層12’。
此部分結晶化提供部分結晶矽層12’之結晶度介於約65%至約80%之間之範圍內。
於介於攝氏650度至攝氏780度之溫度環境下熱處理非晶矽層12，以形成部分結晶矽層12’。若於介於攝氏650度至攝氏780度之溫度環境下熱處理非晶矽層12，則會於非晶矽層12中產生脫水處理(dehydrating process)，藉此，非晶矽層12係轉換成部分結晶矽層12’，且此部分結晶矽層12’之結晶度介於約65%至約80%之間之範圍內。
依循熱處理此非晶矽層12，熱氧化層30會被移除。詳言之，如第3圖所示，若於攝氏650度至攝氏780度之溫度環境下熱處理非晶矽層12，此非晶矽層12會被結晶化而變成部分結晶矽層12’，且熱氧化層30形成於部分結晶矽層12’上。
熱氧化層30相較於天然氧化層(natural oxide layer)，具有較密集之結構。於一實施例中，當熱氧化層30仍存在時，若藉由使用雷射光束執行雷射結晶(將於後續作詳細說明)，則會因為熱氧化層30而使得部分結晶矽層12’及基板10所吸收的能量無法有效排除。如此一來，多晶矽層會產生汙點，且會發生多晶矽層過度結晶之情況。
因此，於一實施例中，於執行雷射結晶前先移除熱氧化層30。於一實施例中，可藉由使用緩衝氧化蝕刻液(buffered oxide etchant, BOE)或氟化氫(hydrogen fluoride, HF)移除熱氧化層30。
參照第4圖，本發明使用雷射光束以選擇性照射及選擇性結晶部分結晶矽層12’。
詳言之，基板10具有第一區域10a及第二區域10b。第一區域10a及第二區域10b係交錯且彼此間隔地設置於基板10上。如上所述，非晶矽層12係形成於基板10之整個表面上，且經由部份結晶製程部分結晶而轉換為部分結晶矽層12’。部分結晶矽層12’係形成於第一區域10a及第二區域10b上。然而，雷射光束L僅照射形成於第一區域10a上之部分結晶矽層12’，以結晶此形成於第一區域10a上之部分結晶矽層12’並形成多晶矽層12’a。換句話說，多晶矽層12’a係形成於第一區域10a上，且部分結晶矽層12’b係形成於第二區域10b上。
如上所述，部分結晶矽層12’b之結晶度介於約65%至約80%之間之範圍內。然而，多晶矽層12’a之結晶度係高於部分結晶矽層12’b之結晶度，且可達到介於約80%至約100%之間之範圍內。
雷射照射器(laser irradiator)500相對基板10移動，以利用雷射光束照射形成於第一區域10a上之部分結晶矽層12’。換句話說，雷射照射器500於基板10之上方移動或於放置基板10之階台之上方移動，藉以利用雷射光束照射第一區域10a。此雷射照射器500可發射準分子雷射光束(excimer laser beams)。
根據本發明之實施例，雷射光束可不照射非晶矽層12之整個表面以結晶形成於基板10上之非晶矽層12。取而代之的是，雷射光束可選擇性地只照射基板10之第一區域10a。因此，本發明可降低使用雷射光束進行照射之次數。藉此，可增加雷射設備之產能(production capacity)及產率(productivity)。
第5圖係為根據實施例之部分結晶矽層之掃描式電子顯微鏡(scanning electron microscope, SEM)影像圖。
如第5圖所示，若於溫度介於攝氏650度至攝氏780度之間之環境下執行熱處理，則非晶矽層會部分結晶以形成部分結晶矽層。此部分結晶矽層提供介於約65%至約80%之間之結晶度。換句話說，會部分形成具有長條形之晶體結構C於第5圖中。當執行雷射結晶時，此具有長條形之晶體結構C係作為於生長方向之晶種及於晶粒之樣式。
如第8圖所示，此部分結晶矽層形成電容器53之下電極312。僅管此部分結晶矽層具有低結晶度，此部分結晶矽層卻具有高結晶均勻性，藉此穩定電容器之電容特性。
第6圖係為根據本發明之實施例之再結晶多晶矽層之掃描式電子顯微鏡影像圖。
非晶矽層經過於攝氏650度至攝氏780度之溫度環境下之熱處理，會形成部份結晶矽層。且於熱處理製程中形成於部份結晶矽層上之熱氧化層會被移除。接著，使用雷射光束照射部份結晶矽層之一區域以再結晶此部份結晶矽層，藉以形成多晶矽層。第6圖說明依據實施例之藉由雷射光束照射而再結晶之多晶矽層之掃描式電子顯微鏡影像。若於溫度介於攝氏650度至攝氏780度之間之環境下執行熱處理後，且於移除熱氧化層後，使用雷射光束進行照射，則雙生長成長(twin growths progress)會基於晶粒邊界之中央軸A-B，而成長於不同方向，並藉此成長結晶。於結晶之成長中，晶粒之尺寸會隨機變化。
如上所述，多晶矽層於溫度介於攝氏650度至攝氏780度之環境下進行熱處理，以形成結晶度介於65%至80%之間之部份結晶矽層，然後再使用準分子雷射再結晶多晶矽層。晶粒形狀係不敏感(或實質上不敏感)於雷射能量。其之最佳能量密度(optimum energy density, OPED)限度係大於一般準分子雷射回火(excimer laser annealing, ELA)結晶法，藉此可大量增加生產量。此外，亦可增加薄膜電晶體(thin film transistor, TFT)之特性，且根據雷射能量之變化不會(或實質上不會)產生結晶汙染(crystal stains)。因此，當驅動低等級或中間等級之有機發光顯示設備時，仍具有高發光均勻性，且藉此可製造高品質之有機發光顯示設備。
第7圖係為根據實施例之有機發光顯示設備之俯視圖。第8圖係為如第7圖之有機發光顯示設備之剖面示意視圖。
參照第7圖及第8圖，根據本實施例之有機發光顯示設備具有複數個發光裝置50、50’及50’’形成於基板10上。且每一發光裝置50、50’及50’’各別包括薄膜電晶體52、發光單元51及電容器53。此薄膜電晶體52、發光單元51及電容器53可以此順序延著每一發光裝置50之縱方向依序形成，亦或者，沿著每一發光裝置50之縱方向依序形成電容器53、發光單元51及薄膜電晶體52。
薄膜電晶體52係形成於基板10之第一區域10a上，且電容器53係形成於基板10之第二區域10b上。
如第7圖所示，此複數個發光裝置50、50’及50’’之薄膜電晶體52或電容器53於縱方向上係相互緊鄰。亦即，發光裝置50之薄膜電晶體52係緊鄰於緊鄰之發光裝置50’之薄膜電晶體52。並且，發光裝置50之電容器53係緊鄰於緊鄰之發光裝置50’’之電容器53。
因此，根據實施例，不論發光裝置50、50’及50’’之形狀，薄膜電晶體52係配置於基板10之第一區域10a上，且電容器53係配置於基板10之第二區域10b上。換句話說，薄膜電晶體52之主動層212係配置於基板10之第一區域10a上，且由如第4圖之多晶矽層12’a所形成。電容器53之下電極312係配置於基板10之第二區域10b上，且由如第4圖之部份結晶矽層12’b所形成。其中，形成於基板10之複數個第二區域10b上之部份結晶矽層12’b具有均勻結晶性以提供穩定之電容器。
第9圖至第27圖係為根據本發明之實施例之製造有機發光顯示設備之流程之剖面示意圖。
第9圖至第26圖係為根據一些實施例之製造有機發光顯示設備之流程之剖面示意圖。第19係為根據一實施例之製造方法所製造之有機發光顯示設備之剖面示意圖。
參照第9圖，緩衝層11及非晶矽層12係形成於基板10上。
基板10可以具有作為主成分之二氧化矽(SiO2)之透明玻璃材料形成。緩衝層11(包含二氧化矽及/或氮化矽(SiNx)以增加基板10平坦度及防止雜質元素侵入)係形成於基板10上。
緩衝層11及非晶矽層12可根據多種適合之沈積方法沉積，此些方法例如為電漿化學氣相沈積法(PECVD)、氣壓化學氣相沈積法(APCVD)及/或低壓化學氣相沈積法(LPCVD)。
非晶矽層12係形成於緩衝層11上。非晶矽層12係於溫度介於攝氏650度至攝氏780度之環境下進行熱處理以部份結晶，藉以形成部份結晶矽層12’。雷射光束照射第一區域10a以選擇性再結晶位於第一區域10a上之部份結晶矽層12’，藉以形成多晶矽層12’a。
參照第10圖，第一光阻(photoresist)P1塗佈於部份結晶矽層12’，且藉由使用第一光罩(photomask)M1執行第一光罩製程，其中第一光罩M1包括遮光部M11及透光部M12。
於一實施例中，可藉由使用第一光罩M1作為曝光設備以執行一系列之製程，例如露出(exposing)、顯影(developing)、蝕刻(etching)及剝除(stripping)或清洗(ashing)。
參照第11圖，由於第一光罩製程，部份之部份結晶矽層12’係圖案化以成為薄膜電晶體之主動層212，而另一部份之部份結晶矽層12’係圖案化以成為電容器之下電極312。
參照第12圖，第一絕緣層13及傳輸反射型金屬層(transflective metal layer)14係依序堆疊於一結構上，此結構係為如第11圖所示之圖案化部份結晶矽層12’後之結果。
第一絕緣層13可包括由二氧化矽(SiO2)、氮化矽(SiNx)或其他類似材料形成之單層或複層，且用以作為薄膜電晶體之閘極絕緣層及電容器之介電層，此將於後敘述。
傳輸反射型金屬層14可由銀合金所形成。傳輸反射型金屬層可更包括鈀(Pd)及銅(Cu)，且用以作為傳輸反射鏡以及用以作為具有光學共振結構之有機發光顯示設備之像素電極。
傳輸反射型金屬層14之厚度可形成介於80埃至200埃之間。於一實施例中，若傳輸反射型金屬層14之厚度薄於80埃，則會降低其反射性。因此，將會難以完成具有反向電極之光學共振，此將於後詳細描述。於另一實施例中，若傳輸反射型金屬層14之厚度大於200埃，則會降低其傳輸性。因此，將會降低其輝度效率(luminance efficiency)。
參照第13圖，第二光阻P2係塗佈於傳輸反射型金屬層14上，且藉由使用包括遮光部M21及透光部M22之第二光罩M2，執行第二光罩製程。
參照第14圖，由於第二光罩製程，傳輸反射型金屬層14係圖案化以作為像素電極114。
如上所述，傳輸反射鏡可由具有高傳輸反射特性之銀合金所形成，藉以更增加具有光學共振結構之有機發光顯示設備之輝度效率。
參照第15圖，透明導電層15及第一金屬層16係依序堆疊於如第14圖所示之結構上。
透明導電層15可包括至少一選自於由銦錫氧化物(indium tin oxide, ITO)、銦鋅氧化物(indium zinc oxide, IZO)、鋅氧化物(zinc oxide, ZnO)、銦氧化物(indium oxide, In2O3)、銦鎵氧化物(indium gallium oxide, IGO)以及鋁鋅氧化物(aluminum zinc oxide, AZO)所組成之族群。
第一金屬層16可由具有與像素電極114不同蝕刻速率之金屬所形成。舉例而言，第一金屬層16可包括一或多個金屬，且此一或多個金屬可選自於鋁(Al)、鉑(Pt)、鈀(Pd)、銀(Ag)、鎂(Mg)、金(Au)、鎳(Ni)、釹(Nd)、銥(Ir)、鉻Cr)、鋰(Li)、鈣(Ca)、鉬(Mo)、鈦(Ti)、鎢(W)及銅(Cu)。於一實施例中，第一金屬層16包括鋁。
第一金屬層16可包括複數個金屬層16a、16b以及16c。於一實施例中，第一金屬層16具有三層結構(鉬/鋁/鉬)，其中鉬層16 a及16c係形成於鋁層16b上及下。然而本發明並不侷限於此，故而第一金屬層16可由各種適合類型之材料所形成，且可為各個適合之種類及層之數量。
參照第16圖，第三光阻P3係塗佈於第一金屬層16上，且藉由使用包括遮光部M31及透光部M32之第三光罩M3，執行第三光罩製程。
參照第17圖，由於第三光罩製程，透明導電層15及第一金屬層16係圖案化以作為薄膜電晶體之第一閘極電極215及第二閘極電極216，以及作為電容器之第一上電極315及第二上電極316。
第一閘極電極215、第二閘極電極216、第一上電極315及第二上電極316係於相同之光罩製程中進行蝕刻，且藉此同樣地形成其外部蝕刻表面。
參照第18圖，由第三光罩製程所形成之第一閘極215電極及第二閘極216電極係用以作為自對準遮罩(self-align masks)，以使用摻雜物摻雜主動層212。如此一來，主動層212包括使用離子摻雜物摻雜之源極區域212a及汲極區域212b，以及由源極區域212a及汲極區域212b所形成之通道區域212c。換句話說，第一閘極電極215及第二閘極電極216係用以作為自對準遮罩以形成源極區域212a及汲極區域212b，而未使用額外之光罩製程。
如上所述，根據本發明之實施例，像素電極114可用以作為傳輸反射型金屬層14，其直接為傳輸反射層，藉此簡單化像素電極114之結構。並且，於像素電極114係由銀合金所形成之實施例中，可增加其之光效率。
於以具有不同之蝕刻速率之不同於第一金屬層16形成第二閘極電極216之光罩製程蝕刻像素電極114之實施例中，則可預防或降低由於蝕刻第二閘極電極216所對於像素電極114造成之損傷。
參照第19圖，第二絕緣層17及第四光阻P4係塗佈於第三光罩製程之結果結構上。藉由使用包括遮光部M41及透光部M42之第四光罩M4，執行第四光罩製程。
參照第20圖，由於第四光罩製程，暴露出像素電極114之第一開口117a與第二開口117b、暴露出薄膜電晶體之源極區域212a與汲極區域212b之接觸孔217a與217b以及暴露出電容器之第二上電極316之第三開口317係形成於第二絕緣層17上。
參照第21圖，第二金屬層18係形成於第20圖之形成有開口及接觸孔導致之結構上。
第二金屬層18可包括一或多個金屬，且此一或多個金屬可選自於鋁、鉑、鈀、銀、鎂、金、鎳、釹、銥、鉻、鋰、鈣、鉬、鈦、鎢及銅。且於一實施例中，第二金屬層18包括鋁。
第二金屬層18亦可包括複數個金屬層18a、18b以及18c。於一實施例中，類似第一金屬層16，第二金屬層18具有三層結構，其中鉬層18a及18c係形成於鋁層18b上及下。然而本發明並不侷限於此，故而第二金屬層18亦可由各個適合類型之材料所形成，且可為各個適合之種類及層之數量。
參照第22圖，第五光阻P5係塗佈於第二金屬層18上，且藉由使用具有遮光層M51及透光層M52之第五光罩M5，執行第五光罩製程。
參照第23圖，第二金屬層18係圖案化以形成源極電極218a與汲極電極218b，且此源極電極218a與汲極電極218b係各別接觸主動層212之源極區域212a與汲極區域212b。當蝕刻完第二金屬層18，包括第一金屬層16之電容器之第二上電極316可與第二金屬層18一起被移除。
第二金屬層18可由與第一金屬層16相同之材料所形成。於此例中，第一金屬層16及第二金屬層18可藉由使用相同之蝕刻液透過一次蝕刻，同時或同步進行蝕刻。
參照第24圖，離子摻雜物，例如硼(B)摻雜物或磷(P)摻雜物，係摻雜於第五光罩製程之結果結構上。摻雜物係藉由針對形成為部份結晶矽層12’之電容器之下電極312，以1×1015原子/平方公分或更高之密度進行摻雜。因此，電容器之下電極312之導電率提高至形成伴隨有第一上電極315之金屬-絕緣材料(insulator)-金屬電容器，藉此增加電容器之電容量。
參照第25圖，第三絕緣層19係形成於第24圖之結果結構上，且藉由使用具有遮光部M61及透光部M62之第六光罩M6，執行第六光罩製程。於此，第三絕緣層19可由包括光敏材料(photosensitive material)之光阻所形成。
參照第26圖，第三絕緣層19係圖案化以形成暴露出像素電極114之開口119。
參照第27圖，包括有機發光層21a及反向電極22之中間層21係形成於像素電極114上。
有機發光層21a可由高分子材料或低分子材料所形成。
中間層21可包括，例如，堆疊於有機發光層21a上之電洞傳輸層、電洞注入層、電子傳輸層及/或電子注入層。亦可堆疊其他各種適合之層。
如上所述，可形成包括有機發光層21a之中間層21，以使得有機發光層21a之厚度或非為有機發光層21a之中間層21之其他層狀結構之厚度於每一像素中係為不同，藉此提供光學共振結構。
反向電極22係配置以作為中間層21上之共用電極。於根據一實施例之有機發光顯示設備中，像素電極114係用以作為陽極電極，而反向電極22係用以作為陰極電極。電極之極性亦可反向應用。
並且，可形成反向電極22作為包括反射材料之反射電極(reflective electrode)，藉以實現光學共振結構。於此，反向電極22可由鋁、銀、鋰、鈣、氟化鋰/鈣或氟化鋰/鋁所形成。
儘管圖式未明確繪示，密封件(sealing member)及吸溼劑(moisture absorbent)可更包括於反向電極22上，以防止外部之水氣或氧氣入侵有機發光層21a。
根據本發明之實施例，反向電極22及像素電極114之間之距離可為共振厚度，以使得即使於背面發光結構中仍可藉由使用光學共振而進一步增加發光效率，其中於背面發光結構中，圖像係被提供於基板10之一方向上。
再者，摻雜有氮(N+)或磷(P+)之多晶矽層可用以作為電容器之下電極312，且第一上電極315可由例如為透明導電層之金屬氧化物所形成，藉以形成具有金屬-絕緣材料-金屬結構(MIM structure)之電容器。若此電容器具有金氧半導體(metal oxide semiconductor, MOS)結構，且施加高電壓於面板之特定線路上，則可降低產生電氣短路之可能性。然而，根據本發明之實施例，如上所述，本發明可使用金屬-絕緣材料(insulator)-金屬電容器以防止或減少上述之問題。因此，本發明可增加設計程度之自由度。如上所述，根據本發明之實施例，可增加結晶生產率及電容器之電容特性。
雖然本發明已參考實施例而特別展示且說明，本發明並不侷限於此揭露之實施例，反而，意圖涵蓋包含於如申請專利範圍所定義之精神與範疇之各種修改與等效替換。對於技術領域中具通常知識者將可理解的是，各種形式及細節上之修改在未脫離本發明之精神與範疇下可施行於實施例。
10．．．基板
10a．．．第一區域
10b．．．第二區域
50．．．發光裝置
51．．．發光單元
52．．．薄膜電晶體
53．．．電容器
212．．．主動層
312．．．下電極

Claims (1)

1. 一種製造多晶矽(poly-Si)層之方法，該方法包含：
形成一非晶矽(a-Si)層於一基板上，該基板具有一第一區域及一第二區域；
熱處理該非晶矽層以轉換該非晶矽層為一部分結晶矽層；
移除藉由熱處理該非晶矽層而形成之一熱氧化層；以及
使用一雷射光束選擇性照射該第一區域以結晶該部分結晶矽層。
2. 如申請專利範圍第1項所述之方法，更包含：
於形成該非晶矽層前，形成一緩衝層於該基板上。
3. 如申請專利範圍第1項所述之方法，其中該基板具有複數個該第一區域及複數個該第二區域，且該複數個第一區域及該複數個第二區域相互交錯間隔設置。
4. 如申請專利範圍第1項所述之方法，其中該部分結晶矽層之一結晶度介於65%至80%之間之範圍內。
5. 如申請專利範圍第1項所述之方法，其中熱處理該非晶矽層之步驟包含：
於攝氏650度至攝氏780度之間之溫度下熱處理該非晶矽層；
部分結晶該非晶矽層成為該部分結晶矽層；以及
形成該熱氧化層於該部分結晶矽層上。
6. 如申請專利範圍第5項所述之方法，其中使用該雷射光束選擇性照射該第一區域之步驟包含：
使用該雷射光束選擇性照射該第一區域上之該部分結晶矽層；以及
結晶該部分結晶矽層以轉換該部分結晶矽層為一多晶矽層。
7. 如申請專利範圍第6項所述之方法，其中該多晶矽層相較於該部分結晶矽層具有一較高結晶度。
8. 如申請專利範圍第6項所述之方法，其中該多晶矽層之一結晶結構不同於該部分結晶矽層之一結晶結構。
9. 如申請專利範圍第6項所述之方法，其中該多晶矽層之一晶粒尺寸係隨機形成。
10. 如申請專利範圍第6項所述之方法，其中該多晶矽層基於該部分結晶矽層之晶粒之一縱向中央軸，而成長於二方向上。
11. 如申請專利範圍第6項所述之方法，其中該部分結晶矽層之一晶粒尺寸係均勻形成。
12. 如申請專利範圍第1項所述之方法，其中移除該熱氧化層之步驟包含使用一緩衝氧化蝕刻液(BOE)或氟化氫(HF)。
13. 如申請專利範圍第1項所述之方法，其中該雷射光束為一準分子雷射光束。
14. 一種有機發光顯示設備，包含：
一基板，具有一第一區域及一第二區域；以及
複數個發光裝置於該基板上，
其中：
該複數個發光裝置的每一個包含對準一縱向方向之一薄膜電晶體(TFT)、一發光單元及一電容器，以及
該複數個發光裝置係於該縱向方向上彼此相鄰排列，以使得該些薄膜電晶體彼此相鄰及/或該些電容器彼此相鄰。
15. 如申請專利範圍第14項所述之有機發光顯示設備，其中相鄰之該複數個發光裝置之該些薄膜電晶體係位於該第一區域中。
16. 如申請專利範圍第14項所述之有機發光顯示設備，其中相鄰之該複數個發光裝置之該些電容器係位於該第二區域中。
17. 如申請專利範圍第14項所述之有機發光顯示設備，其中該薄膜電晶體包含：
一主動層，於該基板上；
一閘極電極，與該主動層絕緣且設置於該基板上；以及
一源極電極及一汲極電極，與該閘極電極絕緣且電性連接該主動層，
其中該主動層係位於該第一區域上。
18. 如申請專利範圍第17項所述之有機發光顯示設備，其中該電容器包含：
一電容器下電極，位於與該主動層之一相同層上；以及
一電容器上電極，與該電容器下電極絕緣；
其中該電容器下電極係位於該第二區域上。
19. 如申請專利範圍第18項所述之有機發光顯示設備，其中該主動層係為一多晶矽層，且該電容器下電極係為一部分結晶矽層。
20. 如申請專利範圍第19項所述之有機發光顯示設備，其中該多晶矽層相較於該部分結晶矽層具有一較高結晶度。
21. 如申請專利範圍第20項所述之有機發光顯示設備，其中該部分結晶矽層之一結晶度係介於65%至80%之間之範圍內。
22. 如申請專利範圍第19項所述之有機發光顯示設備，其中該電容器下電極係為該部分結晶矽層。
23. 如申請專利範圍第19項所述之有機發光顯示設備，其中該主動層係為該多晶矽層。
24. 如申請專利範圍第14項所述之有機發光顯示設備，其中該些發光單元係設置於該第一區域及該第二區域之間之一第三區域上。
25. 如申請專利範圍第14項所述之有機發光顯示設備，其中該些發光單元的每一個包含：
一像素電極，位於該基板上且電性連接該薄膜電晶體；
一中間層，位於該像素電極上且具有一有機發光層；以及
一反向電極，相對於該像素電極以使得該中間層位於該反向電極及該像素電極之間。
26. 一種製造有機發光顯示設備之方法，該方法包含：
一第一光罩製程，包含形成一非晶矽層於具有一第一區域及一第二區域之一基板上，部分結晶該非晶矽層以轉換該非晶矽層為一部分結晶矽層，再結晶於該第一區域上之該部分結晶矽層以形成一多晶矽層，圖案化該第一區域上之該多晶矽層以形成一薄膜電晶體之一主動層，以及圖案化於該第二區域上之該部分結晶矽層以形成一電容器之一下電極；
一第二光罩製程，包含形成一第一絕緣層及一傳輸反射型金屬層於該基板上以覆蓋該主動層及該電容器之該下電極，以及圖案化該傳輸反射型金屬層以形成一像素電極；
一第三光罩製程，包含依序形成一透明導電層及一第一金屬層於該基板上以覆蓋該像素電極，以及圖案化該透明導電層及該第一金屬層以形成該薄膜電晶體之一第一閘極電極及一第二閘極電極以及該電容器之一第一上電極及一第二上電極；
一第四光罩製程，包含形成一第二絕緣層以覆蓋該像素電極、該第一閘極電極、該第二閘極電極、該第一上電極及該第二上電極，以及圖案化該第二絕緣層以形成暴露該像素電極、該主動層之一源極區域及一汲極區域以及該第二上電極之一開口；
一第五光罩製程，包含形成一第二金屬層以覆蓋該像素電極及該開口，以及圖案化該第二金屬層以形成一源極電極及一汲極電極；以及
一第六光罩製程，包含形成一第三絕緣層以覆蓋該源極電極及該汲極電極，以及圖案化該第三絕緣層以暴露該像素電極。
27. 如申請專利範圍第26項所述之方法，其中該第一光罩製程於形成該非晶矽層前，更包含形成一緩衝層於該基板上。
28. 如申請專利範圍第26項所述之方法，其中該基板具有複數個該第一區域及複數個該第二區域，且該複數個第一區域及該複數個第二區域係相互交錯間隔設置。
29. 如申請專利範圍第26項所述之方法，其中該部分結晶矽層具有介於65%至80%之間之範圍內之一結晶度。
30. 如申請專利範圍第26項所述之方法，其中於該第一光罩製程中之部分結晶該非晶矽層之步驟包含：
於介於攝氏650度至攝氏780度之溫度下熱處理形成於該基板上之該非晶矽層；
部分結晶該非晶矽層為該部分結晶矽層；以及
形成一熱氧化層於該部分結晶矽層上。
31. 如申請專利範圍第30項所述之方法，其中於該第一光罩製程中之再結晶位於該第一區域上之該部分結晶矽層之步驟包含：
使用一雷射光束選擇性照射該第一區域上之該部分結晶矽層；以及
再結晶該部分結晶矽層為該多晶矽層。
32. 如申請專利範圍第31項所述之方法，其中該多晶矽層相較於該部分結晶矽層具有一較高結晶度。
33. 如申請專利範圍第30項所述之方法，更包含藉由使用一緩衝氧化蝕刻液(BOE)或氟化氫移除該熱氧化層。
34. 如申請專利範圍第31項所述之方法，其中該雷射光束係為一準分子雷射光束。
35. 如申請專利範圍第26項所述之方法，更包含於該第三光罩製程後，使用該第二閘極電極作為一光罩以一離子摻雜物摻雜至該主動層之該源極區域及該汲極區域。
36. 如申請專利範圍第26項所述之方法，更包含暴露該第一上電極，且通過暴露之該第一上電極而以一離子摻雜物摻雜該下電極。
37. 如申請專利範圍第26項所述之方法，其中該傳輸反射型金屬層包含一銀(Ag)合金。
38. 如申請專利範圍第37項所述之方法，其中該銀(Ag)合金包含鈀(Pd)或銅(Cu)。
39. 如申請專利範圍第37項所述之方法，其中該傳輸反射型金屬層具有一厚度，該厚度介於80埃(angstrom, A)至200埃之間。
40. 如申請專利範圍第26項所述之方法，其中於該第三光罩製程中，依序形成該透明導電層及該第一金屬層於該基板上以覆蓋該像素電極之步驟中，包含圖案化該透明導電層及該第一金屬層以依序覆蓋該像素電極。
41. 如申請專利範圍第40項所述之方法，其中該第四光罩製程更包含圖案化該第二絕緣層以形成一開口，該開口暴露覆蓋於該像素電極上之該第一金屬層。
42. 如申請專利範圍第41項所述之方法，其中該第五光罩製程更包含移除覆蓋於該像素電極上之該第一金屬層及該第二金屬層。
43. 如申請專利範圍第41項所述之方法，其中該第一金屬層及該第二金屬層之材質係為相同種類之材料。
TW102117598A 2012-12-06 2013-05-17 製造多晶矽層之方法、製造包含其之有機發光顯示設備的方法、及使用其製造之有機發光顯示設備 TWI590466B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120141197A KR102014167B1 (ko) 2012-12-06 2012-12-06 다결정 실리콘층의 제조 방법, 상기 다결정 실리콘층의 제조 방법을 포함하는 유기 발광 표시 장치의 제조 방법, 및 그 제조 방법에 의해 제조된 유기 발광 표시 장치

Publications (2)

Publication Number Publication Date
TW201424005A true TW201424005A (zh) 2014-06-16
TWI590466B TWI590466B (zh) 2017-07-01

Family

ID=48628303

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102117598A TWI590466B (zh) 2012-12-06 2013-05-17 製造多晶矽層之方法、製造包含其之有機發光顯示設備的方法、及使用其製造之有機發光顯示設備

Country Status (5)

Country Link
US (3) US9012916B2 (zh)
EP (1) EP2741314A3 (zh)
KR (1) KR102014167B1 (zh)
CN (2) CN103854975B (zh)
TW (1) TWI590466B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102014167B1 (ko) 2012-12-06 2019-10-22 삼성디스플레이 주식회사 다결정 실리콘층의 제조 방법, 상기 다결정 실리콘층의 제조 방법을 포함하는 유기 발광 표시 장치의 제조 방법, 및 그 제조 방법에 의해 제조된 유기 발광 표시 장치
KR102352740B1 (ko) * 2015-04-30 2022-01-18 삼성디스플레이 주식회사 마스크의 제조 방법 및 표시 장치의 제조 방법
WO2017185053A1 (en) * 2016-04-21 2017-10-26 Lvd Acquistion, Llc Pet water cooling and feeding systems
CN108389878B (zh) * 2017-09-30 2022-01-25 昆山国显光电有限公司 显示屏及显示装置
KR20200131400A (ko) * 2019-05-13 2020-11-24 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조방법

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3734580B2 (ja) 1996-10-30 2006-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20030086166A (ko) * 2002-05-03 2003-11-07 엘지.필립스 엘시디 주식회사 유기전계 발광소자와 그 제조방법
CN1246509C (zh) * 2003-01-15 2006-03-22 友达光电股份有限公司 一种激光结晶的方法
US6902993B2 (en) * 2003-03-28 2005-06-07 Cypress Semiconductor Corporation Gate electrode for MOS transistors
KR100707026B1 (ko) * 2003-11-26 2007-04-11 비오이 하이디스 테크놀로지 주식회사 비정질실리콘막의 결정화 방법
JP2005209927A (ja) 2004-01-23 2005-08-04 Sharp Corp 半導体薄膜の製造方法
TWI263267B (en) 2004-03-04 2006-10-01 Sharp Kk Method for fabricating a semiconductor device and apparatus for inspecting a semiconductor
KR100685396B1 (ko) * 2004-07-22 2007-02-22 삼성에스디아이 주식회사 반도체 장치의 제조 방법 및 이 방법에 의하여 제조되는반도체 장치
KR101132404B1 (ko) * 2005-08-19 2012-04-03 삼성전자주식회사 다결정 실리콘 박막의 제조 방법 및 이를 포함하는 박막트랜지스터의 제조 방법
KR100752381B1 (ko) 2005-12-23 2007-08-27 삼성에스디아이 주식회사 결정화방법 및 이를 이용한 박막 트랜지스터의 제조방법
KR101254744B1 (ko) * 2006-06-28 2013-04-15 엘지디스플레이 주식회사 다결정 실리콘 박막의 제조 방법 및 이를 이용하여 제조된박막 트랜지스터
US8034724B2 (en) 2006-07-21 2011-10-11 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5085902B2 (ja) * 2006-08-24 2012-11-28 株式会社ジャパンディスプレイイースト 表示装置の製造方法
JP4179393B2 (ja) 2006-09-14 2008-11-12 エプソンイメージングデバイス株式会社 表示装置及びその製造方法
JP5004160B2 (ja) 2006-12-12 2012-08-22 株式会社日本製鋼所 結晶質半導体膜の製造方法および半導体膜の加熱制御方法ならびに半導体結晶化装置
KR101030031B1 (ko) 2010-01-08 2011-04-20 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그의 제조방법
KR101692954B1 (ko) 2010-05-17 2017-01-05 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 그 제조 방법
KR101807848B1 (ko) * 2010-08-17 2017-12-12 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 그 제조 방법
CN102655089B (zh) 2011-11-18 2015-08-12 京东方科技集团股份有限公司 一种低温多晶硅薄膜的制作方法
KR102014167B1 (ko) 2012-12-06 2019-10-22 삼성디스플레이 주식회사 다결정 실리콘층의 제조 방법, 상기 다결정 실리콘층의 제조 방법을 포함하는 유기 발광 표시 장치의 제조 방법, 및 그 제조 방법에 의해 제조된 유기 발광 표시 장치

Also Published As

Publication number Publication date
EP2741314A2 (en) 2014-06-11
EP2741314A3 (en) 2014-07-23
CN103854975A (zh) 2014-06-11
US20140158996A1 (en) 2014-06-12
CN203589035U (zh) 2014-05-07
US20150171121A1 (en) 2015-06-18
CN103854975B (zh) 2018-09-28
TWI590466B (zh) 2017-07-01
US9202828B2 (en) 2015-12-01
KR102014167B1 (ko) 2019-10-22
KR20140073213A (ko) 2014-06-16
US20160013055A1 (en) 2016-01-14
US9012916B2 (en) 2015-04-21
US9685326B2 (en) 2017-06-20

Similar Documents

Publication Publication Date Title
KR101782557B1 (ko) 유기 발광 디스플레이 장치 및 그 제조 방법
TWI433320B (zh) 薄膜電晶體、其製造方法及含此之有機發光二極體顯示裝置
TWI540716B (zh) 薄膜電晶體陣列基板、其有機發光顯示器及製造該有機發光顯示器之方法
KR101372852B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US9202896B2 (en) TFT, method of manufacturing the TFT, and method of manufacturing organic light emitting display device including the TFT
KR101002666B1 (ko) 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
US8815663B2 (en) Method of manufacturing thin film transistor, thin film transistor manufactured using the method, method of manufacturing organic light-emitting display apparatus, and organic light-emitting display apparatus manufactured using the method
KR100729054B1 (ko) 박막 트랜지스터 및 그 제조 방법
JP2008300831A (ja) 多結晶シリコン層の製造方法、これを利用して形成された薄膜トランジスタ、その製造方法及びこれを含む有機電界発光表示装置
JP2006114871A (ja) 半導体素子及びその製造方法
US8796122B2 (en) Method of fabricating display device having a pixel region and a circuit region over the same substrate
US9685326B2 (en) Method of manufacturing a polysilicon (poly-Si) layer
KR20100070676A (ko) 박막트랜지스터, 그의 제조방법 및 그를 포함하는 유기전계발광표시장치
US20130032805A1 (en) Thin film transistor array substrate, organic light emitting display device including the same, and manufacturing method of the thin film transistor array substrate
US8633484B2 (en) Organic light emitting display and method of fabricating the same
KR102026823B1 (ko) 다결정 실리콘층의 제조 방법, 상기 다결정 실리콘층의 제조 방법을 포함하는 유기 발광 표시 장치의 제조 방법, 및 그 제조 방법에 의해 제조된 유기 발광 표시 장치
KR20110018232A (ko) 어레이 기판의 제조방법
KR20050072518A (ko) 박막 트랜지스터, 박막 트랜지스터를 제조하는 방법 및이를 구비한 평판 디스플레이 소자