KR20050072518A - 박막 트랜지스터, 박막 트랜지스터를 제조하는 방법 및이를 구비한 평판 디스플레이 소자 - Google Patents
박막 트랜지스터, 박막 트랜지스터를 제조하는 방법 및이를 구비한 평판 디스플레이 소자 Download PDFInfo
- Publication number
- KR20050072518A KR20050072518A KR1020040000563A KR20040000563A KR20050072518A KR 20050072518 A KR20050072518 A KR 20050072518A KR 1020040000563 A KR1020040000563 A KR 1020040000563A KR 20040000563 A KR20040000563 A KR 20040000563A KR 20050072518 A KR20050072518 A KR 20050072518A
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- layer
- film transistor
- semiconductor active
- active layer
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 61
- 238000000034 method Methods 0.000 title claims description 41
- 239000004065 semiconductor Substances 0.000 claims abstract description 43
- 239000013078 crystal Substances 0.000 claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 69
- 239000000463 material Substances 0.000 claims description 46
- 239000003054 catalyst Substances 0.000 claims description 43
- 239000002184 metal Substances 0.000 claims description 42
- 229910052751 metal Inorganic materials 0.000 claims description 42
- 238000005530 etching Methods 0.000 claims description 27
- 238000010438 heat treatment Methods 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 11
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- 229910052802 copper Inorganic materials 0.000 claims description 7
- 229910052787 antimony Inorganic materials 0.000 claims description 6
- 229910052804 chromium Inorganic materials 0.000 claims description 6
- 229910052737 gold Inorganic materials 0.000 claims description 6
- 229910052742 iron Inorganic materials 0.000 claims description 6
- 229910052759 nickel Inorganic materials 0.000 claims description 6
- 229910052763 palladium Inorganic materials 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 6
- 229910052697 platinum Inorganic materials 0.000 claims description 6
- 229910052703 rhodium Inorganic materials 0.000 claims description 6
- 229910052707 ruthenium Inorganic materials 0.000 claims description 6
- 229910052709 silver Inorganic materials 0.000 claims description 6
- 229910052718 tin Inorganic materials 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- 229910052720 vanadium Inorganic materials 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims 2
- 238000002425 crystallisation Methods 0.000 description 27
- 230000008025 crystallization Effects 0.000 description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 14
- 238000005229 chemical vapour deposition Methods 0.000 description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 238000002161 passivation Methods 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 239000012212 insulator Substances 0.000 description 5
- 238000000137 annealing Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- YZCKVEUIGOORGS-IGMARMGPSA-N Protium Chemical compound [1H] YZCKVEUIGOORGS-IGMARMGPSA-N 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- 238000007711 solidification Methods 0.000 description 2
- 230000008023 solidification Effects 0.000 description 2
- 241001239379 Calophysus macropterus Species 0.000 description 1
- 229910016024 MoTa Inorganic materials 0.000 description 1
- 229910016048 MoW Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- -1 for example Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910021334 nickel silicide Inorganic materials 0.000 description 1
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은, 기판의 일면 상부에 형성된 게이트 전극과, 상기 게이트 전극의 상부에 형성된 반도체 활성층과, 그리고 상기 반도체 활성층 일면 상부에 형성된 소스 및 드레인 전극을 구비하는 박막 트랜지스터에 있어서, 상기 반도체 활성층의 상기 소스 및 드레인 전극을 향한 일면에는 사전 설정된 깊이로 함입된 식각부가 구비되는 것과, 상기 반도체 활성층의, 상기 식각부에 대응하는 영역은 대체적으로 MILC 결정을 갖고, 그 이외의 영역은 대체적으로 MIC 결정을 갖는 것을 특징으로 하는 박막 트랜지스터, 이를 제조하는 방법 및 이를 구비한 평면 디스플레이 소자, 특히 유기 전계 발광 디스프레이 소자를 제공한다.
Description
본 발명은 박막 트랜지스터를 제조하는 방법에 관한 것으로서, 특히, 금속 유도 결정 방법을 사용하여 반도체 활성층이 결정화된 하부 게이트 구조(bottom gate)의 박막 트랜지스터(Thin-Film Transistor, TFT) 및 이를 제조하는 방법과, 이 박막 트랜지스터를 구비한 평판 디스플레이 소자, 특히 유기 전계 발광 디스플레이 소자(electroluminescent display)에 관한 것이다.
액정 디스플레이 소자나 유기 전계 발광 디스플레이 소자 등과 같은 평판 디스플레이 소자에는, 이러한 소자들을 구동시키기 위한 박막 트랜지스터 등 다양한 박막 트랜지스터(TFT)가 구비된다.
박막 트랜지스터는 게이트 전극, 소스 및 드레인 전극, 그리고 게이트 전극의 구동에 따라 활성화되는 반도체 층을 구비하며, 박막 트랜지스터는 이러한 층들의 적층 순서에 따라 , 상부 게이트 구조(top gate 또는 normal staggered)의 박막 트랜지스터와 하부 게이트 구조(bottom gate 또는 inverted staggered)의 박막 트랜지스터로 분류될 수 있다. 박막 트랜지스터를 구성하는 반도체 층은 대체적으로 실리콘 층으로 이루어지는데, 종래의 기술에 따르면 반도체 활성층을 비정질 실리콘(amorphous silicon, a-Si)으로 구성하였지만, 비정질 실리콘은, 예를 들어 1㎠/Vs 이하의 낮은 전자 이동도(electron mobility)를 갖는 반면, 다결정 실리콘(poly-silicon)은 약 100㎠/Vs 정도의 전자 이동도를 갖는다는 점과, 점차 소형화됨과 동시에 개구율이 점차 감소하는 기술 추이를 충족시켜야 하는 점에서, 근래에는 비정질 실리콘을 다결정 실리콘으로 결정화하는 기술이 개발되고 있다.
상기와 같은 다결정 실리콘을 여러 가지 방법으로 제작할 수 있는데, 이는 다결정 실리콘을 직접 증착하는 방법과, 비정질 실리콘을 증착한 후 결정화하는 방법으로 크게 두 가지로 구분될 수 있다.
다결정 실리콘을 직접 증착하는 방법에는 열화학기상증착법(Chemical Vapor Deposition: CVD), Photo CVD, HR(hydrogen radical) CVD, ECR(electron cyclotron resonance) CVD, PE(Plasma Enhanced) CVD, LP(Low Pressure) CVD 등의 방법이 있다.
한편, 비정질 실리콘을 증착한 후 결정화하는 방법에는 고상결정화(Solid Phase Crystallization: SPC)법, 엑시머 레이저(Excimer Laser Annealing)법, 연속측면고상화(Sequential Lateral Solidification: SLS)법, 금속 유도 결정화(Metal Induced Crystallization: MIC)법, 및 금속 유도 측면 결정화(Metal Induced Lateral Crystallization: MILC)법 등이 있다.
그런데, 상기 고상결정화법은 600℃이상의 고온에서 장시간 유지되어야 하므로 그 실용성이 현저히 떨어진다.
엑시머 레이저법은 저온 결정화를 이룰 수 있다는 장점이 있으나, 레이저 광선을 광학계를 이용해 넓힘으로써 균일성이 떨어진다는 문제점이 야기된다.
연속 측면 고상화법은 비정질 실리콘에 쉐브론 모양의 마스크를 통과한 레이저를 주사하여 비정질 실리콘을 결정화시키면서 국부적인 영역에 다결정 실리콘을 형성하는 방법인 데, 이는 레이저광의 주사를 정교하게 제어하는 데 기술적인 곤란이 따르고, 균일한 특성의 다결정 실리콘 박막을 얻는 데 한계가 있다.
한편, 금속 유도 결정화법은 비정질 실리콘의 표면에 금속 박막을 증착한 후 이를 결정화 촉매로 삼아 실리콘막의 결정화를 진행해 나가는 것으로 결정화 온도를 낮출 수 있다는 장점을 갖는다. 그러나, 이 금속 유도 결정화법 또한 다결정질 실리콘막이 금속에 의해 오염되어 있어 이 실리콘 막으로 형성한 박막 트랜지스터 소자의 특성이 불량하게 되며, 형성되는 결정 또한 크기가 작고 무질서한 문제가 있었다.
최근에 이러한 종래 비정질 실리콘 결정화 방법들의 문제를 해결하기 위해 금속과 실리콘이 반응하여 생성된 실리사이드가 측면으로 계속 전파하면서 순차적으로 결정화를 유도하는 금속 유도 측면 결정화법이 제안되고 있다. 이 금속 유도 측면 결정화법은 비정질 실리콘층을 결정화시키기 위해 사용된 금속 성분이 반도체 활성층 영역에는 거의 잔류하지 않고, 형성되는 결정의 크기가 크고 방향성이 있기 때문에 잔류 금속 성분에 의한 전류의 누설 및 기타 전기적 특성의 열화가 없고, 300 내지 500℃의 비교적 저온에서 결정화를 유도할 수 있는 장점이 있다.
일본 특개평7-58339호에는, 도 1a 내지 도 1e에 도시된 바와 같이, 금속 유도 측면 결정화를 이용한 상부 게이트 구조의 박막 트랜지스터 제조 방법이 개시되어 있다. 도 1a 및 도 1b에서, 기판(101) 상에 버퍼층(102)을 형성하고, 개구(100)가 형성된 마스크(103)를 이용하여 개구(100) 영역에 금속층을 도포한 후, 그 상부에 비정질 실리콘 층을 성막하여 어닐링함으로써 비정질 실리콘 층을 다결정 실리콘 층으로 결정화시켰다. 다결정화된 실리콘 층을 패터닝하고(도 1c 참조), 그 상부에 게이트 절연층(106) 및 게이트 전극(107) 등을 형성함으로써 박막 트랜지스터를 제조하는데(도 1d 및 도 1e 참조), 다결정화된 실리콘 층을 별도의 패턴화 공정을 거쳐 식각해야 하는 등 공정 시간이 상당히 소요된다는 문제점이 야기된다. 종래 기술에 있어, 비정질 실리콘 층에 금속 층을 형성한 후 바로 열처리하기 때문에, 금속 층에 인접한 부분뿐만 아니라 비정질 실리콘 층의 상당한 부분까지 금속 층의 금속 성분이 짙은 농도로 인입 잔류되어 전류 누설을 야기할 수도 있다는 문제점을 내포한다. 이러한 종래 기술에 의한 문제점들은 이러한 기술이 하부 게이트 구조의 박막 트랜지스터에 적용되는 경우 더욱 두드러지게 나타난다.
하부 게이트 구조 박막 트랜지스터의 비정질 실리콘 층을 다결정 실리콘 층으로 결정화시키는 경우, 구조적인 특징으로 인하여 엑시머 레이저법 등의 레이저 조사법이 주로 사용되는데, 일예로서 한국 특허 공보 제 269350호에는, 기판 상에 게이트 전극을 형성하고, 절연층을 형성한 후, 게이트 전극 위에 비정질 실리콘 막을 형성하고, 이를 레이저 빔을 사용하여 스캐닝하는 단계로 구성되는 방법이 개시되어 있다. 하지만 이러한 종래 기술에 따른 방법은 공정을 복잡하게 하고 각종 장비들이 수반되어야 하고 번거로운 작업 공정으로 인한 생산 수율을 현저히 저감시킨다는 문제점을 수반한다.
본 발명은, 단순한 공정을 통하여 종래 기술로 인한 문제점을 해결하고자, 결정 촉매 성분의 미량을 반도체 활성층에 인입시킴으로써 소스 및 드레인 영역을 결정화시키고, 이로부터 채널 영역을 측면 유도 결정화시킨 박막 트랜지스터 및 이를 제조하는 방법과, 이러한 박막 트랜지스터를 구비한 평면 표시 소자, 특히 유기 전계 발광 소자를 제공함을 목적으로 한다.
상기와 같은 목적을 달성하기 위하여, 본 발명의 일면에 따르면, 기판의 일면 상부에 형성된 게이트 전극과, 상기 게이트 전극의 상부에 형성된 반도체 활성층과, 그리고 상기 반도체 활성층 일면 상부에 형성된 소스 및 드레인 전극을 구비하는 박막 트랜지스터에 있어서, 상기 반도체 활성층의 상기 소스 및 드레인 전극을 향한 일면에는 사전 설정된 깊이로 함입된 식각부가 구비되는 것과, 상기 반도체 활성층의, 상기 식각부에 대응하는 영역은 대체적으로 MILC 결정을 갖고, 그 이외의 영역은 대체적으로 MIC 결정을 갖는 것을 특징으로 하는 박막 트랜지스터를 제공한다.
본 발명의 다른 일면에 따르면, 상기 MILC 결정을 갖는 영역은 상기 반도체 활성층의 채널 영역이고, 상기 MIC 결정을 갖는 영역은 소스 및 드레인 영역인 것을 특징으로 하는 박막 트랜지스터를 제공한다.
본 발명의 또 다른 일면에 따르면, 상기 반도체 활성층의 상부 면의 적어도 일부에는 결정 촉매 물질층이 구비되는 것을 특징으로 하는 박막 트랜지스터를 제공한다.
본 발명의 또 다른 일면에 따르면, 상기 결정 촉매 물질은 Ni, Pd, Au, Sn, Sb, Cr, Mo, Tr, Ru, Rh, Fe, Co, V, Ti, Al, Ag, Cu, 및 Pt 중의 어느 하나 이상의 금속 물질인 것을 특징으로 하는 박막 트랜지스터를 제공한다.
본 발명의 또 다른 일면에 따르면, 상기 결정 촉매 물질층은 상기 식각부를 제외한 영역에 구비되는 것을 특징으로 하는 박막 트랜지스터를 제공한다.
본 발명의 또 다른 일면에 따르면, 기판 상에 게이트 전극을 형성하는 단계, 상기 게이트 전극 상부에 이와 절연되도록 비정질 실리콘 층을 형성하는 단계, 상기 비정질 실리콘 층의 상부 면에 결정 촉매 물질을 확산시키는 단계, 상기 비정질 실리콘 층의 상부에 소스 및 드레인 전극을 형성하는 단계, 상기 비정질 실리콘 층의 일부를 사전 설정된 깊이로 식각하는 단계, 그리고 상기 비정질 실리콘 층을 열처리하여 결정화시키는 단계를 구비하는 것을 특징으로 하는 박막 트랜지스터 제조 방법을 제공한다.
본 발명의 또 다른 일면에 따르면, 상기 소스 및 드레인 전극 형성 단계는 상기 소스 및 드레인 물질 층을 도포하는 단계 및 패터닝하는 단계를 구비하고, 상기 비정질 실리콘 층의 일부를 식각하는 단계는 상기 소스 및 드레인 전극의 패터닝 단계와 동시에 행해지는 것을 특징으로 하는 박막 트랜지스터 제조 방법을 제공한다.
본 발명의 또 다른 일면에 따르면, 상기 식각 단계는 상기 비정질 실리콘 층의 채널 영역에 대응하는 영역을 식각하는 것을 특징으로 하는 박막 트랜지스터 제조 방법을 제공한다.
본 발명의 또 다른 일면에 따르면, 상기 식각 단계에 의해 상기 비정질 실리콘 층의 적어도 일부분에서의 결정 촉매 물질이 제거되는 것을 특징으로 하는 박막 트랜지스터 제조 방법을 제공한다.
본 발명의 또 다른 일면에 따르면, 상기 열처리하여 결정화시키는 단계는 상기 소스 및 드레인 전극의 상부에 절연층을 형성한 이후에 실행되는 것을 특징으로 하는 박막트랜지스터의 제조 방법을 제공한다.
본 발명의 또 다른 일면에 따르면, 상기 확산 단계는 상기 결정 촉매 물질을 증착 후 제거하는 단계를 구비하는 것을 특징으로 하는 박막 트랜지스터 제조 방법을 제공한다.
본 발명의 또 다른 일면에 따르면, 상기 확산 단계는 상기 비정질 실리콘 층 위에 절연층을 형성하는 단계, 상기 결정 촉매 물질을 증착시키는 단계, 상기 증착된 결정 촉매 물질을 확산시키기 위해 열처리하는 단계, 그리고 열처리 후 잔류한 결정 촉매 물질을 제거하는 단계를 구비하는 것을 특징으로 하는 박막 트랜지스터 제조 방법을 제공한다.
본 발명의 또 다른 일면에 따르면, 기판의 일면 상부에 형성된 박막 트랜지스터를 구비하는 평판 디스플레이 소자로서, 상기 박막 트랜지스터가, 게이트 전극과, 상기 게이트 전극의 상부에 형성된 반도체 활성층과, 그리고 상기 반도체 활성층 일면 상부에 형성된 소스 및 드레인 전극을 구비하는 평판 디스플레이 소자에 있어서, 상기 반도체 활성층의 상기 소스 및 드레인 전극을 향한 일면에는 사전 설정된 깊이로 함입된 식각부가 구비되는 것과, 상기 반도체 활성층의, 상기 식각부에 대응하는 영역은 대체적으로 MILC 결정을 갖고, 그 이외의 영역은 대체적으로 MIC 결정을 갖는 것을 특징으로 하는 평판 디스플레이 소자를 제공한다.
본 발명의 또 다른 일면에 따르면, 상기 MILC 결정을 갖는 영역은 상기 반도체 활성층의 채널 영역이고, 상기 MIC 결정을 갖는 영역은 소스 및 드레인 영역인 것을 특징으로 하는 평판 디스플레이 소자를 제공한다.
본 발명의 또 다른 일면에 따르면, 상기 반도체 활성층의 상부 면의 적어도 일부에는 결정 촉매 물질층이 구비되는 것을 특징으로 하는 평판 디스플레이 소자를 제공한다.
본 발명의 또 다른 일면에 따르면, 상기 결정 촉매 물질은 Ni, Pd, Au, Sn, Sb, Cr, Mo, Tr, Ru, Rh, Fe, Co, V, Ti, Al, Ag, Cu, 및 Pt 중의 어느 하나 이상의 금속 물질인 것을 특징으로 하는 평판 디스플레이 소자를 제공한다.
본 발명의 또 다른 일면에 따르면, 상기 결정 촉매 물질층은 상기 식각부를 제외한 영역에 구비되는 것을 특징으로 하는 평판 디스플레이 소자를 제공한다.
본 발명의 또 다른 일면에 따르면, 기판의 일면 상부에 형성된 박막 트랜지스터를 구비하는 유기 전계 발광 디스플레이 소자로서, 상기 박막 트랜지스터가, 게이트 전극과, 상기 게이트 전극의 상부에 형성된 반도체 활성층과, 그리고 상기 반도체 활성층 일면 상부에 형성된 소스 및 드레인 전극을 구비하는 유기 전계 발광 디스플레이 소자에 있어서, 상기 반도체 활성층의 상기 소스 및 드레인 전극을 향한 일면에는 사전 설정된 깊이로 함입된 식각부가 구비되는 것과, 상기 반도체 활성층의, 상기 식각부에 대응하는 영역은 대체적으로 MILC 결정을 갖고, 그 이외의 영역은 대체적으로 MIC 결정을 갖는 것을 특징으로 하는 유기 전계 디스플레이 소자를 제공한다.
이하, 첨부된 도면을 참조로 본 발명의 바람직한 실시예들에 대하여 보다 상세히 설명한다 .
도 2a 내지 도 2e에는 본 발명의 일실시예에 따른 박막 트랜지스터 및 유기 전계 발광 소자의 제작 공정이 개략적으로 도시되어 있다.
도 2a에 도시된 바와 같이, 기판(201) 상에 예를 들어, Cu, Al, Mo, MoW, Cr, 또는 MoTa 등과 같은 물질로 게이트 메탈 층을 형성한 후, 게이트 패턴화하여 게이트 전극(210)을 형성하는데, 향후 결정화 단계에서의 열처리에 대해 내열성을 보유하기 위하여 MoW로 형성되는 것이 바람직하다. 또한, 도면에 도시되지는 않았으나, 게이트 전극(210)을 형성하는 경우, 게이트 전극(210)과 인접한 위치에 동일한 재료로 커패시터 전극을 형성할 수도 있다.
게이트 전극(210)을 절연시키기 위하여, 게이트 절연층(220)을 증착하는데, 게이트 절연층(220)은 예를 들어 SiO2, SiNx 등으로 구성되는 것이 바람직하다. 게이트 절연층(230)의 일면 상에는 비정질 실리콘 층(amorphous silicon layer, a-Si:H, 230)이 형성된다. 차후에 형성될 소스 및 드레인 전극과 도핑되지 않은 비정질 실리콘 층(230)과의 저항을 줄이고 정공 전도에 의한 누설 전류를 줄이기 위하여, 비정질 실리콘 층(230)의 일면 상에는 예를 들어 고농도로 도핑된 n+ 비정질 실리콘 층(231)이 증착될 수 있는데, 이들 비정질 실리콘 층(230/231)은 차후 결정화 단계를 거쳐 다결정질 실리콘 층으로 결정화되어, 반도체 활성층으로 작동하고, 이들 비정질 실리콘 층(230, 231)은 동일한 마스크를 이용하여 패턴화될 수 있다.
n+ 비정질 실리콘 층(231)의 일면 상에는 사전 설정된 결정 촉매 물질로서의 예를 들어, Ni, Pd, Au, Sn, Sb, Cr, Mo, Tr, Ru, Rh, Fe, Co, V, Ti, Al, Ag, Cu, 및 Pt 중의 어느 하나 또는 그 이상으로 구성되는 금속 층(231a)이 증착된 후 다시 제거된다. 바람직하게는, 금속 층(231a)은 Ni로 구성되지만, 이러한 결정 촉매 물질은 순수 금속에 한정되는 것은 아니고, 규화 니켈과 같은 물질이 사용될 수도 있다. 금속 층(231a)의 증착 과정에 의하여, 금속 층(231a)이 제거된, n+ 비정질 실리콘 층(231)의 일면 상에는 금속 층(231a)을 구성하는 금속 성분이 미량 잔류하거나, 증착 과정 중 소량의 금속이 n+ 비정질 실리콘 층(231)의 내부, 경우에 따라서는 n+ 비정질 실리콘 층(231)을 넘어 도핑되지 않은 비정질 실리콘 층(230)의 적어도 일부분까지 인입 또는 확산될 수도 있다.
또한, 본 발명의 다른 일실시예에 따른 금속 성분의 인입 내지 확산 과정은 도 3에 도시된다. n+ 비정질 실리콘 층(231)의 일면 상에는 먼저 인슐레이터 층(절연층)(231b)이 형성되고, 인슐레이터 층(231b)의 일면 상에 사전 설정된 결정 촉매 물질로서의 예를 들어, Ni, Pd, Au, Sn, Sb, Cr, Mo, Tr, Ru, Rh, Fe, Co, V, Ti, Al, Ag, Cu, 및 Pt 중의 어느 하나 또는 그 이상으로 구성되는 금속 층(231a)이 증착된다. 그런 후 금속 층(231a)의 금속 성분이 n+ 비정질 실리콘 층(231)의 적어도 일부분에, 또는 경우에 따라서는 n+ 비정질 실리콘 층(231)을 넘어 도핑되지 않은 비정질 실리콘 층(230)의 적어도 일부분까지 인입, 즉 확산될 수 있도록 열처리된다. 열처리 후, 금속 층(231a) 및 인슐레이터 층(231b)은 제거된다. 인슐레이터 층(231b)의 두께와 열처리 온도 및 시간 등을 적절히 조절함으로써 비정질 실리콘 층(230 또는 231)에 인입되는 결정 촉매 물질의 양을 조절할 수 있다.
이와 같은 과정을 통하여, 차후에 다결정화될 반도체 활성층의 적어도 일부에는 결정 촉매 물질 또는 결정 촉매 물질층이 구비될 수 있다.
결정 촉매 성분으로서 사전 설정된 금속 성분의 인입 과정 후, 도 2b에 도시된 바와 같이, n+ 비정질 실리콘 층(231)의 일면 상에는 소스 및 드레인 전극(240a, b)이 패턴화되어 형성된다. 즉, 소스 및 드레인 전극(240a,b)을 구성하는 물질로 도포하여 층을 형성한 후 패턴화될 수 있다. 소스 및 드레인 전극(240a, b)을 형성한 후, 소스 및 드레인 전극(240a,b) 사이로서 게이트 전극(210)의 위치에 대응되는 위치(소위, 백 채널)를 식각하는데, 식각부(232)의 측면(232a)에 언터 컷(undercut)을 유발하지 않고 분해능을 향상시키기 위하여 건식 식각(dry etching)하는 것이 바람직하다. 이러한 식각부(232)는 n+ 비정질 실리콘 층(231) 및/또는 도핑되지 않은 비정질 실리콘 층(230)의 적어도 일부분까지 함입되는 것이 바람직하다. 즉 식각부(232)의 밑면(232b)은 소스 및 드레인 전극(240a,b)으로부터 게이트 전극(210)을 향한 방향에 있어 도핑되지 않은 비정질 실리콘 층(230)의 적어도 일부분까지 진입하는 것이 바람직하다. 이러한 식각부(232)의 깊이는 결정 촉매 물질로서의 금속 성분의 인입 또는 확산 정도(농도)에 따라 결정될 수 있는데, 식각부(232)의 밑면(232b)은 도핑되지 않은 비정질 실리콘 층(230)에 있어 결정 촉매 물질이 적어도 일부분이 제거되는 영역까지 도달하는 것이 바람직하고, 거의 존재하지 않는 영역까지 도달하는 것이 가장 바람직하다. 따라서, 이러한 과정을 통하여, 결정 촉매 물질 또는 결정 촉매 물질층은 비정질 실리콘 층(230, 231)에 있어 식각부(232)를 제외한 영역에 구비될 수 있다.
그런 후, 비정질 실리콘 층(230, 231)은 열처리와 같은 어닐링 과정을 통하여 결정화되어 다결정 실리콘 층(230', 231')으로 변하는데, 어닐링 과정 동안 소스 및 드레인 전극(240a,b) 이하의 적층 구조를 보호하고 소자 특성을 개선하기 위하여, 하나 이상의 페시베이션 층(250, 260, 도 2d 참조)이 더 구비될 수도 있다.
도 2c에 도시된 바와 같이, 이러한 어닐링, 즉 열처리 과정 동안, 도핑되지 않은 비정질 실리콘 층(231)에 인입, 즉 잔류 또는 확산된 결정 촉매 물질, 예를 들어 Ni과 같은 금속 성분에 의하여 비정질 실리콘 층(230, 231)에 결정이 성장된다. 따라서, 소스 및 드레인 전극(240a,b)에 대응하는, 비정질 실리콘 층(230, 231)의 소스 및 드레인 영역(230'a,b)에는 금속 유도 결정화(Metal induced crystallization, MIC)가 이루어지고, MIC에 의하여 결정화된 소스 및 드레인 영역 사이의 채널 영역(230'c)은, 소스 및 드레인 영역(230'a,b)으로부터의 금속 측면 유도 결정화(Metal induced lateral crystallization, MILC)가 이루어진다. 경우에 따라서는, 채널 영역(230'c)에서 식각부(232)의 밑면(232b)에 잔류하는 결정 촉매 물질로 인하여 금속 유도 결정화가 이루어질 수도 있으나, 이는 소스 및 드레인 영역(230'a,b)으로부터의 측면 결정화에 대하여 무시할 수 있을 정도로 상당히 작은 부분을 차지한다. 따라서, 본 발명에 따른 박막 트랜지스터 및 이의 제조 방법을 통하여, 비결정질 실리콘 층(230)의 소스 및 드레인 영역과 채널 영역의 결정화 은 서로 상이한 유형에 의해 결정화가 이루어진다. 즉, 비결정질 실리콘 층의 소스 및 드레인 영역은 MIC 형성되고, 채널 영역은 MILC 형성될 수 있다.
한편, 본 발명의 또 다른 일실시예에 따르면, 상기한 박막 트랜지스터 및 이의 제조 방법은 평판 디스플레이 소자, 바람직하게는 유기 전계 발광 디스플레이 소자 및 이의 제조 방법에 구비될 수 있다. 예를 들어, 유기 전계 발광 디스플레이 소자의 경우, 도 2e에 도시된 바와 같이, 제 1 전극층(270)과, 화소 정의 층(280)과, 유기 전계 발광부(290)와, 그리고 제 2 전극층(295)을 포함하는 화소부를 더 구비한다.
소스 및 드레인 전극(240a,b)의 일면 상에는 하나 이상의 페시베이션 층(250, 260)이 형성되고, 페시베이션 층(250,260)에는 드레인 전극(240b)까지 연장되는 콘택홀(261)이 형성된다. 그 후, 상기 콘택홀(261)에 형성되는 제 1 전극 연결부(271)를 구비하는 양극으로서의 제 1 전극층(270)이 페시베이션층(260)의 일면 상으로 적어도 일부분, 예를 들어 게이트 전극에 인접한 영역의 위치에 형성된다. 제 1 전극층(270)이 형성된 후에는, 페시베이션 층(260)과 그리고 제 1 전극 층(270)의 적어도 일부분을 덮도록 화소 정의 층(280)이 형성되는데, 이 화소 정의 층(280)은 일정한 개구 영역, 즉 화소 영역을 구비함과 동시에 평탄화 층으로서의 역할도 수행한다. 화소 영역으로서 제 1 전극 층(270)의 일면 상에는 유기 전계 발광부(290)가 형성된다. 화소 정의 층(280)과 화소 영역, 상세하게는 유기 전계 발광부(290)를 덮도록 음극으로서의 제 2 전극층(295)이 형성된다.
따라서, 본 발명에 따른 하부 게이트 구조의 박막 트랜지스터에 의해 구동되는 제 1 전극층과 제 2 전극층에 의하여 제어된 정공 또는 전자가 유기 전계 발광부(290)의 유기 발광부에서 재결합되어 유기 발광부가 자발광함으로써, 빛이 외부로 취출될 수 있다.
상기한 바와 같은 본 발명에 따르면, 비정질 실리콘 층의 일면 상에 결정 촉매 물질의 소량을 인입 한 후 비정질 실리콘 층의 채널 영역의 적어도 일부분을 식각하는 단순한 공정을 통하여, 비정질 실리콘 층의 채널 영역이 측면 유도 결정화되어 채널 영역을 다결정화시킴으로써, 누설 전류가 상당히 저감된 하부 게이트 구조의 박막 트랜지스터를 제조할 수도 있다.
또한, 비정질 실리콘 층의 일면 상에 결정 촉매 물질을 인입시키는 경우, 단지 결정 촉매 물질 층을 증착 후 제거하거나 또는 인슐레이터 층을 통하여 열처리함으로써 비정질 실리콘 층의 소스 및 드레인 영역에 미량의 결정 촉매 물질만을 잔류 또는 확산시켜, 소스 및 드레인 영역 인접부의 채널 영역에서의 결정 촉매 물질 제거에 의한 박막 트랜지스터의 구동 효율을 상당히 증대시킬 수도 있다.
그리고, 상기한 바와 같은 박막 트랜지스터를 사용하여 평판 디스플레이 소자, 특히 유기 전계 발광 디스플레이 소자를 제조함으로써, 종래 기술, 특히 ELA(Excimer Laser Annealing)을 통하여 제조된 박막 트랜지스터를 구비하는 유기 전계 발광 디스플레이 소자에서와는 달리, 생산 공정의 안정성, 공정 흐름의 단순화 및 수율 증대를 도출할 수도 있다.
특히, 박막 트랜지스터 상에 형성된 페시베이션 층에 개구부를 형성하고 제 1 전극층을 형성하는 공정까지, 5개의 마스크를 이용한 5 Mask 공정이 가능하기 때문에, 기존의 a-Si 박막 트랜지스터 공정에 상기한 바와 같은 단순한 공정의 추가만으로 poly-Si 박막 트랜지스터 및 이를 구비하는 평판 디스플레이 소자를 생산할 수 있다는 점에서, 기존의 a-Si 박막 트랜지스터 생산 장치를 이용하여 생산 단가의 특별한 증대없이 효과적인 구동 성능을 구비하는 박막 트랜지스터를 생산할 수도 있다.
본 발명은 첨부된 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서 본 발명의 진정한 보호 범위는 첨부된 청구 범위에 의해서만 정해져야 할 것이다.
도 1a 내지 도 1e는 종래 기술에 따른 상부 게이트 구조의 박막 트랜지스터 제조 공정도,
도 2a 내지 도 2e는 본 발명의 일실시예에 따른 하부 게이트 구조의 박막 트랜지스터 및 유기 전계 발광 디스플레이 소자의 제조 공정도,
도 3은 본 발명의 다른 일실시예에 따른 하부 게이트 구조의 박막 트랜지스터의 제조 공정의 일 개략도.
Claims (18)
- 기판의 일면 상부에 형성된 게이트 전극과, 상기 게이트 전극의 상부에 형성된 반도체 활성층과, 그리고 상기 반도체 활성층 일면 상부에 형성된 소스 및 드레인 전극을 구비하는 박막 트랜지스터에 있어서,상기 반도체 활성층의 상기 소스 및 드레인 전극을 향한 일면에는 사전 설정된 깊이로 함입된 식각부가 구비되는 것과,상기 반도체 활성층의, 상기 식각부에 대응하는 영역은 대체적으로 MILC 결정을 갖고, 그 이외의 영역은 대체적으로 MIC 결정을 갖는 것을 특징으로 하는 박막 트랜지스터.
- 제 1항에 있어서, 상기 MILC 결정을 갖는 영역은 상기 반도체 활성층의 채널 영역이고, 상기 MIC 결정을 갖는 영역은 소스 및 드레인 영역인 것을 특징으로 하는 박막 트랜지스터.
- 제 1항 또는 제 2항에 있어서, 상기 반도체 활성층의 상부 면의 적어도 일부에는 결정 촉매 물질층이 구비되는 것을 특징으로 하는 박막 트랜지스터.
- 제 3항에 있어서, 상기 결정 촉매 물질은 Ni, Pd, Au, Sn, Sb, Cr, Mo, Tr, Ru, Rh, Fe, Co, V, Ti, Al, Ag, Cu, 및 Pt 중의 어느 하나 이상의 금속 물질인 것을 특징으로 하는 박막 트랜지스터.
- 제 3항에 있어서, 상기 결정 촉매 물질층은 상기 식각부를 제외한 영역에 구비되는 것을 특징으로 하는 박막 트랜지스터.
- 기판 상에 게이트 전극을 형성하는 단계;상기 게이트 전극 상부에 이와 절연되도록 비정질 실리콘 층을 형성하는 단계;상기 비정질 실리콘 층의 상부 면에 결정 촉매 물질을 확산시키는 단계;상기 비정질 실리콘 층의 상부에 소스 및 드레인 전극을 형성하는 단계;상기 비정질 실리콘 층의 일부를 사전 설정된 깊이로 식각하는 단계; 그리고상기 비정질 실리콘 층을 열처리하여 결정화시키는 단계를 구비하는 것을 특징으로 하는 박막 트랜지스터 제조 방법.
- 제 6항에 있어서, 상기 소스 및 드레인 전극 형성 단계는 상기 소스 및 드레인 물질 층을 도포하는 단계 및 패터닝하는 단계를 구비하고, 상기 비정질 실리콘 층의 일부를 식각하는 단계는 상기 소스 및 드레인 전극의 패터닝 단계와 동시에 행해지는 것을 특징으로 하는 박막 트랜지스터 제조 방법.
- 제 6항에 있어서, 상기 식각 단계는 상기 비정질 실리콘 층의 채널 영역에 대응하는 영역을 식각하는 것을 특징으로 하는 박막 트랜지스터 제조 방법.
- 제 6항에 있어서, 상기 식각 단계에 의해 상기 비정질 실리콘 층의 적어도 일부분에서의 결정 촉매 물질이 제거되는 것을 특징으로 하는 박막 트랜지스터 제조 방법.
- 제 6항에 있어서, 상기 열처리하여 결정화시키는 단계는 상기 소스 및 드레인 전극의 상부에 절연층을 형성한 이후에 실행되는 것을 특징으로 하는 박막트랜지스터의 제조 방법.
- 제 6항에 있어서, 상기 확산 단계는 상기 결정 촉매 물질을 증착 후 제거하는 단계를 구비하는 것을 특징으로 하는 박막 트랜지스터 제조 방법.
- 제 6항에 있어서, 상기 확산 단계는 상기 비정질 실리콘 층 위에 절연층을 형성하는 단계, 상기 결정 촉매 물질을 증착시키는 단계, 상기 증착된 결정 촉매 물질을 확산시키기 위해 열처리하는 단계, 그리고 열처리 후 잔류한 결정 촉매 물질을 제거하는 단계를 구비하는 것을 특징으로 하는 박막 트랜지스터 제조 방법.
- 기판의 일면 상부에 형성된 박막 트랜지스터를 구비하는 평판 디스플레이 소자로서, 상기 박막 트랜지스터가:게이트 전극과, 상기 게이트 전극의 상부에 형성된 반도체 활성층과, 그리고 상기 반도체 활성층 일면 상부에 형성된 소스 및 드레인 전극을 구비하는 평판 디스플레이 소자에 있어서,상기 반도체 활성층의 상기 소스 및 드레인 전극을 향한 일면에는 사전 설정된 깊이로 함입된 식각부가 구비되는 것과,상기 반도체 활성층의, 상기 식각부에 대응하는 영역은 대체적으로 MILC 결정을 갖고, 그 이외의 영역은 대체적으로 MIC 결정을 갖는 것을 특징으로 하는 평판 디스플레이 소자.
- 제 13항에 있어서, 상기 MILC 결정을 갖는 영역은 상기 반도체 활성층의 채널 영역이고, 상기 MIC 결정을 갖는 영역은 소스 및 드레인 영역인 것을 특징으로 하는 평판 디스플레이 소자.
- 제 13항에 있어서, 상기 반도체 활성층의 상부 면의 적어도 일부에는 결정 촉매 물질층이 구비되는 것을 특징으로 하는 평판 디스플레이 소자.
- 제 15항에 있어서, 상기 결정 촉매 물질은 Ni, Pd, Au, Sn, Sb, Cr, Mo, Tr, Ru, Rh, Fe, Co, V, Ti, Al, Ag, Cu, 및 Pt 중의 어느 하나 이상의 금속 물질인 것을 특징으로 하는 평판 디스플레이 소자.
- 제 15항에 있어서, 상기 결정 촉매 물질층은 상기 식각부를 제외한 영역에 구비되는 것을 특징으로 하는 평판 디스플레이 소자.
- 기판의 일면 상부에 형성된 박막 트랜지스터를 구비하는 유기 전계 발광 디스플레이 소자로서, 상기 박막 트랜지스터가:게이트 전극과, 상기 게이트 전극의 상부에 형성된 반도체 활성층과, 그리고 상기 반도체 활성층 일면 상부에 형성된 소스 및 드레인 전극을 구비하는 유기 전계 발광 디스플레이 소자에 있어서,상기 반도체 활성층의 상기 소스 및 드레인 전극을 향한 일면에는 사전 설정된 깊이로 함입된 식각부가 구비되는 것과,상기 반도체 활성층의, 상기 식각부에 대응하는 영역은 대체적으로 MILC 결정을 갖고, 그 이외의 영역은 대체적으로 MIC 결정을 갖는 것을 특징으로 하는 유기 전계 디스플레이 소자.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040000563A KR100615202B1 (ko) | 2004-01-06 | 2004-01-06 | 박막 트랜지스터, 박막 트랜지스터를 제조하는 방법 및이를 구비한 평판 디스플레이 소자 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040000563A KR100615202B1 (ko) | 2004-01-06 | 2004-01-06 | 박막 트랜지스터, 박막 트랜지스터를 제조하는 방법 및이를 구비한 평판 디스플레이 소자 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050072518A true KR20050072518A (ko) | 2005-07-12 |
| KR100615202B1 KR100615202B1 (ko) | 2006-08-25 |
Family
ID=37261894
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040000563A KR100615202B1 (ko) | 2004-01-06 | 2004-01-06 | 박막 트랜지스터, 박막 트랜지스터를 제조하는 방법 및이를 구비한 평판 디스플레이 소자 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100615202B1 (ko) |
-
2004
- 2004-01-06 KR KR1020040000563A patent/KR100615202B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100615202B1 (ko) | 2006-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3713232B2 (ja) | 結晶質シリコン活性層を含む薄膜トランジスタの製造方法 | |
| US6780693B2 (en) | Method of fabricating polysilicon thin film transistor | |
| US7390705B2 (en) | Method for crystallizing amorphous semiconductor thin film by epitaxial growth using non-metal seed and method for fabricating poly-crystalline thin film transistor using the same | |
| US8288216B2 (en) | Thin film transistor and method of fabricating the same | |
| JP2009295996A (ja) | 薄膜トランジスタ | |
| US7601565B2 (en) | Thin film transistor and method of fabricating the same | |
| US6541323B2 (en) | Method for fabricating polysilicon thin film transistor | |
| KR100776362B1 (ko) | 비정질 실리콘 박막의 결정화 방법 및 이를 이용한 다결정 실리콘 박막 트랜지스터의 제조방법 | |
| KR20020057382A (ko) | 반도체 소자 제조 방법 및 장치 | |
| US20110248277A1 (en) | Method of crystalizing amorphous silicon layer, method of manufacturing thin film transistor using the same, and thin film transistor using the manufacturing method | |
| KR101377990B1 (ko) | Ｌｄｄ 구조를 갖는 박막 트랜지스터의 제조방법 | |
| KR100282233B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
| KR100946560B1 (ko) | 박막트랜지스터의 제조방법 | |
| US7026201B2 (en) | Method for forming polycrystalline silicon thin film transistor | |
| KR100615202B1 (ko) | 박막 트랜지스터, 박막 트랜지스터를 제조하는 방법 및이를 구비한 평판 디스플레이 소자 | |
| KR100504538B1 (ko) | 비정질 실리콘의 결정화 방법 및 이를 이용한액정표시장치의제조방법 | |
| KR100751315B1 (ko) | 박막 트랜지스터, 박막 트랜지스터 제조 방법 및 이를구비한 평판 디스플레이 소자 | |
| KR100867921B1 (ko) | 박막 트랜지스터의 제조방법 | |
| KR100683664B1 (ko) | 박막 트랜지스터, 박막 트랜지스터를 제조하는 방법 및이를 구비한 평판 디스플레이 소자 | |
| KR100452444B1 (ko) | 다결정 실리콘 박막트랜지스터 제조방법 | |
| US7060544B2 (en) | Fabricating method of thin film transistor | |
| KR100600876B1 (ko) | 박막트랜지스터 형성 방법 | |
| KR100647602B1 (ko) | 박막 트랜지스터 및 제조방법 | |
| JP2001320055A (ja) | 薄膜半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120730 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20130731 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |