JP2001320055A - 薄膜半導体装置及びその製造方法 - Google Patents
薄膜半導体装置及びその製造方法Info
- Publication number
- JP2001320055A JP2001320055A JP2000137555A JP2000137555A JP2001320055A JP 2001320055 A JP2001320055 A JP 2001320055A JP 2000137555 A JP2000137555 A JP 2000137555A JP 2000137555 A JP2000137555 A JP 2000137555A JP 2001320055 A JP2001320055 A JP 2001320055A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- island
- semiconductor thin
- region
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】 基板全面に渡って均一な特性を有する薄膜ト
ランジスタを集積形成可能な薄膜半導体装置の製造方法
を提供する。 【解決手段】 ゲート絶縁膜を介して半導体薄膜とゲー
ト電極を重ねた積層構造を有する薄膜トランジスタを絶
縁基板１上に集積形成した薄膜半導体装置を製造する場
合、半導体薄膜２を絶縁基板１上に成膜する成膜工程
と、成膜された半導体薄膜２を島状にパタニングして各
薄膜トランジスタの形成に必要な島状領域２ｂを設ける
パタニング工程と、各島状領域２ｂを被覆するように絶
縁膜３０を堆積する堆積工程と、絶縁膜３０を介してレ
ーザ光５０を照射し、各島状領域２ｂの形状変化を抑制
しながら各島状領域２ｂを構成する半導体薄膜を結晶化
する結晶化工程とを行なう。その後、島状領域２ｂの内
部に比べ結晶粒が微細な島状領域の周辺部をエッチング
で除去するエッチング工程を行なう。
ランジスタを集積形成可能な薄膜半導体装置の製造方法
を提供する。 【解決手段】 ゲート絶縁膜を介して半導体薄膜とゲー
ト電極を重ねた積層構造を有する薄膜トランジスタを絶
縁基板１上に集積形成した薄膜半導体装置を製造する場
合、半導体薄膜２を絶縁基板１上に成膜する成膜工程
と、成膜された半導体薄膜２を島状にパタニングして各
薄膜トランジスタの形成に必要な島状領域２ｂを設ける
パタニング工程と、各島状領域２ｂを被覆するように絶
縁膜３０を堆積する堆積工程と、絶縁膜３０を介してレ
ーザ光５０を照射し、各島状領域２ｂの形状変化を抑制
しながら各島状領域２ｂを構成する半導体薄膜を結晶化
する結晶化工程とを行なう。その後、島状領域２ｂの内
部に比べ結晶粒が微細な島状領域の周辺部をエッチング
で除去するエッチング工程を行なう。
Description
【０００１】
【発明の属する技術分野】本発明は薄膜トランジスタを
集積形成した薄膜半導体装置及びその製造方法に関す
る。より詳しくは、薄膜トランジスタの素子領域を構成
する半導体薄膜の結晶化技術に関する。
集積形成した薄膜半導体装置及びその製造方法に関す
る。より詳しくは、薄膜トランジスタの素子領域を構成
する半導体薄膜の結晶化技術に関する。
【０００２】
【従来の技術】薄膜トランジスタの製造工程を低温プロ
セス化する方法の一環として、レーザ光を用いた結晶化
アニールが開発されている。これは、絶縁基板上に成膜
された非晶質シリコンや比較的粒径の小さな多結晶シリ
コンなど非単結晶性の半導体薄膜にレーザ光を照射して
局部的に加熱した後、その冷却過程で半導体薄膜を比較
的粒径の大きな多結晶に転換（結晶化）するものであ
る。この結晶化した半導体薄膜を活性層（チャネル領
域）として薄膜トランジスタを集積形成する。このよう
な結晶化アニールを採用することで薄膜半導体装置の低
温プロセス化が可能になり、耐熱性に優れた高価な石英
基板ではなく、安価なガラス基板が使えるようになる。
セス化する方法の一環として、レーザ光を用いた結晶化
アニールが開発されている。これは、絶縁基板上に成膜
された非晶質シリコンや比較的粒径の小さな多結晶シリ
コンなど非単結晶性の半導体薄膜にレーザ光を照射して
局部的に加熱した後、その冷却過程で半導体薄膜を比較
的粒径の大きな多結晶に転換（結晶化）するものであ
る。この結晶化した半導体薄膜を活性層（チャネル領
域）として薄膜トランジスタを集積形成する。このよう
な結晶化アニールを採用することで薄膜半導体装置の低
温プロセス化が可能になり、耐熱性に優れた高価な石英
基板ではなく、安価なガラス基板が使えるようになる。
【０００３】図６は、従来の薄膜トランジスタの製造方
法を示す工程図である。先ず（ａ）に示すように、ガラ
スなどからなる絶縁基板１の上に下地膜としてシリコン
窒化膜１６ａ及びシリコン酸化膜１６ｂを順に成膜す
る。更に、非晶質シリコンなどからなる半導体薄膜２を
成膜する。続いて、半導体薄膜２にレーザ光５０を照射
して、非晶質シリコンを多結晶シリコンに転換する。こ
の後（ｂ）に示すように、結晶化された半導体薄膜を島
状にパタニングして各薄膜トランジスタの形成に必要な
島状領域２１，２２を設ける。この後図示を省略する
が、各島状領域２１，２２を素子領域として、ゲート電
極などを設け、薄膜トランジスタを集積形成する。
法を示す工程図である。先ず（ａ）に示すように、ガラ
スなどからなる絶縁基板１の上に下地膜としてシリコン
窒化膜１６ａ及びシリコン酸化膜１６ｂを順に成膜す
る。更に、非晶質シリコンなどからなる半導体薄膜２を
成膜する。続いて、半導体薄膜２にレーザ光５０を照射
して、非晶質シリコンを多結晶シリコンに転換する。こ
の後（ｂ）に示すように、結晶化された半導体薄膜を島
状にパタニングして各薄膜トランジスタの形成に必要な
島状領域２１，２２を設ける。この後図示を省略する
が、各島状領域２１，２２を素子領域として、ゲート電
極などを設け、薄膜トランジスタを集積形成する。
【０００４】上述した結晶化工程では、一般に走査方向
に沿ってライン状のレーザ光を部分的に重複させながら
間欠的にパルス照射している。レーザ光をオーバラップ
させることにより半導体薄膜の結晶化が比較的均一に行
なえる。ライン状のレーザ光（ラインビーム）を用いた
結晶化アニールを図７に模式的に示す。ガラス等からな
る絶縁基板１のＹ方向に沿ってライン状に整形されたレ
ーザ光５０を半導体薄膜が予め成膜された絶縁基板１の
表面側から照射する。このとき照射領域に対して相対的
に絶縁基板１をＸ方向（走査方向）に移動する。ここで
は、エキシマレーザ光源から放射されたラインビーム５
０を間欠的かつ部分的にオーバラップしながら照射して
いる。すなわち、絶縁基板１はラインビーム５０に対し
相対的にＸ方向にステージを介して走査される。ライン
ビーム５０の幅寸法より小さいピッチでステージをワン
ショット毎に移動し、基板１の全体にラインビーム５０
が照射できるようにして結晶化アニールを行なう。
に沿ってライン状のレーザ光を部分的に重複させながら
間欠的にパルス照射している。レーザ光をオーバラップ
させることにより半導体薄膜の結晶化が比較的均一に行
なえる。ライン状のレーザ光（ラインビーム）を用いた
結晶化アニールを図７に模式的に示す。ガラス等からな
る絶縁基板１のＹ方向に沿ってライン状に整形されたレ
ーザ光５０を半導体薄膜が予め成膜された絶縁基板１の
表面側から照射する。このとき照射領域に対して相対的
に絶縁基板１をＸ方向（走査方向）に移動する。ここで
は、エキシマレーザ光源から放射されたラインビーム５
０を間欠的かつ部分的にオーバラップしながら照射して
いる。すなわち、絶縁基板１はラインビーム５０に対し
相対的にＸ方向にステージを介して走査される。ライン
ビーム５０の幅寸法より小さいピッチでステージをワン
ショット毎に移動し、基板１の全体にラインビーム５０
が照射できるようにして結晶化アニールを行なう。
【０００５】
【発明が解決しようとする課題】図８は、結晶化された
後の半導体薄膜２の結晶状態を模式的に表したものであ
る。レーザ光をオーバーラップさせることにより半導体
薄膜２の結晶化を比較的均一に行えるが、基板全面に渡
って完全に均一な結晶状態を得ることは困難であり、局
部的に結晶粒経がばらついている。このような状態で、
半導体薄膜２を選択的にエッチングし、各島状領域２
１，２２を形成すると、結晶粒の個数や結晶粒経にばら
つきが生じる。図示の例では、島状領域２１が比較的大
きな粒経の結晶を含み、その分結晶粒の個数も少なくな
っている。これに対し、島状領域２２は粒経の小さな結
晶粒を含んている。一般に、素子領域に含まれる結晶の
粒経が大きいほど、薄膜トランジスタの移動度が高くな
り、高性能な特性が得られる。図示のように、各島状領
域の結晶状態にばらつきが生じると、薄膜トランジスタ
の動作特性にもばらつきが生じてしまう。この様に特性
のばらついた薄膜トランジスタを集積形成した薄膜半導
体装置を用いて液晶表示装置やエレクトロルミネッセン
ス表示装置を作成すると、画質むらや画素欠陥になって
表れる。
後の半導体薄膜２の結晶状態を模式的に表したものであ
る。レーザ光をオーバーラップさせることにより半導体
薄膜２の結晶化を比較的均一に行えるが、基板全面に渡
って完全に均一な結晶状態を得ることは困難であり、局
部的に結晶粒経がばらついている。このような状態で、
半導体薄膜２を選択的にエッチングし、各島状領域２
１，２２を形成すると、結晶粒の個数や結晶粒経にばら
つきが生じる。図示の例では、島状領域２１が比較的大
きな粒経の結晶を含み、その分結晶粒の個数も少なくな
っている。これに対し、島状領域２２は粒経の小さな結
晶粒を含んている。一般に、素子領域に含まれる結晶の
粒経が大きいほど、薄膜トランジスタの移動度が高くな
り、高性能な特性が得られる。図示のように、各島状領
域の結晶状態にばらつきが生じると、薄膜トランジスタ
の動作特性にもばらつきが生じてしまう。この様に特性
のばらついた薄膜トランジスタを集積形成した薄膜半導
体装置を用いて液晶表示装置やエレクトロルミネッセン
ス表示装置を作成すると、画質むらや画素欠陥になって
表れる。
【０００６】各素子領域における結晶粒の個数や大きさ
を均一化するため、予め非晶質シリコンからなる半導体
薄膜を薄膜トランジスタのサイズに応じた島状領域にパ
タニングしてから、レーザ光を照射して結晶化する方法
が提案されている。この方法は、例えばＩＥＥＥ ＴＲ
ＡＮＳＡＣＴＩＯＮＳ ＯＮ ＥＬＥＣＴＲＯＮＳＤＥ
ＶＩＣＥＳ． ＶＯＬ．４３，ＮＯ．４ ＡＰＲＩＬ
１９９６に開示されている。しかしながら、この方法で
は、レーザ光を照射したあと、島状領域が収縮して変形
を起すという課題がある。レーザ光を照射すると、非晶
質シリコンが多結晶シリコンに転換されるが、この段階
で密度に変化が生じるため、島状領域が収縮を起す。
又、各島状領域の内部ではほぼ安定して大粒経の結晶が
得られるが、島状領域の周辺部に沿って結晶粒が微細化
してしまうという課題がある。島状領域の内部に比べ周
辺部は温度変化が急激なため、十分な結晶化が行われず
微細化してしまう。
を均一化するため、予め非晶質シリコンからなる半導体
薄膜を薄膜トランジスタのサイズに応じた島状領域にパ
タニングしてから、レーザ光を照射して結晶化する方法
が提案されている。この方法は、例えばＩＥＥＥ ＴＲ
ＡＮＳＡＣＴＩＯＮＳ ＯＮ ＥＬＥＣＴＲＯＮＳＤＥ
ＶＩＣＥＳ． ＶＯＬ．４３，ＮＯ．４ ＡＰＲＩＬ
１９９６に開示されている。しかしながら、この方法で
は、レーザ光を照射したあと、島状領域が収縮して変形
を起すという課題がある。レーザ光を照射すると、非晶
質シリコンが多結晶シリコンに転換されるが、この段階
で密度に変化が生じるため、島状領域が収縮を起す。
又、各島状領域の内部ではほぼ安定して大粒経の結晶が
得られるが、島状領域の周辺部に沿って結晶粒が微細化
してしまうという課題がある。島状領域の内部に比べ周
辺部は温度変化が急激なため、十分な結晶化が行われず
微細化してしまう。
【０００７】
【課題を解決するための手段】上述した従来の技術の課
題に鑑み、本発明は基板全面に渡って均一な特性を有す
る薄膜トランジスタを集積形成可能な薄膜半導体装置の
製造方法を提供することを目的とする。かかる目的を達
成するために以下の手段を講じた。即ち、本発明は、ゲ
ート絶縁膜を介して半導体薄膜とゲート電極を重ねた積
層構造を有する薄膜トランジスタを絶縁基板上に集積形
成した薄膜半導体装置の製造方法において、該半導体薄
膜を絶縁基板上に成膜する成膜工程と、成膜された該半
導体薄膜を島状にパタニングして各薄膜トランジスタの
形成に必要な島状領域を設けるパタニング工程と、各島
状領域を被覆するように絶縁膜を堆積する堆積工程と、
該絶縁膜を介してレーザ光を照射し、各島状領域の形状
変化を抑制しながら各島状領域を構成する半導体薄膜を
結晶化する結晶化工程とを行なうことを特徴とする。好
ましくは、前記結晶化工程の後、島状領域の内部に比べ
結晶粒が微細な島状領域の周辺部をエッチングで除去す
るエッチング工程を行なう。
題に鑑み、本発明は基板全面に渡って均一な特性を有す
る薄膜トランジスタを集積形成可能な薄膜半導体装置の
製造方法を提供することを目的とする。かかる目的を達
成するために以下の手段を講じた。即ち、本発明は、ゲ
ート絶縁膜を介して半導体薄膜とゲート電極を重ねた積
層構造を有する薄膜トランジスタを絶縁基板上に集積形
成した薄膜半導体装置の製造方法において、該半導体薄
膜を絶縁基板上に成膜する成膜工程と、成膜された該半
導体薄膜を島状にパタニングして各薄膜トランジスタの
形成に必要な島状領域を設けるパタニング工程と、各島
状領域を被覆するように絶縁膜を堆積する堆積工程と、
該絶縁膜を介してレーザ光を照射し、各島状領域の形状
変化を抑制しながら各島状領域を構成する半導体薄膜を
結晶化する結晶化工程とを行なうことを特徴とする。好
ましくは、前記結晶化工程の後、島状領域の内部に比べ
結晶粒が微細な島状領域の周辺部をエッチングで除去す
るエッチング工程を行なう。
【０００８】又、本発明は、ゲート絶縁膜を介して半導
体薄膜とゲート電極を重ねた積層構造を有する薄膜トラ
ンジスタを絶縁基板上に集積形成した薄膜半導体装置の
製造方法において、該半導体薄膜を絶縁基板上に成膜す
る成膜工程と、成膜された該半導体薄膜を島状にパタニ
ングして各薄膜トランジスタの形成に必要な島状領域を
設けるパタニング工程と、各島状領域にレーザ光を照射
して該半導体薄膜を結晶化し、各島状領域を結晶粒で満
たす結晶化工程と、島状領域の内部に比べ結晶粒が微細
な島状領域の周辺部をエッチングで除去するエッチング
工程とを行なうことを特徴とする。好ましくは、前記エ
ッチング工程は、少なくとも０．５μｍの幅で島状領域
の周辺部を除去する。
体薄膜とゲート電極を重ねた積層構造を有する薄膜トラ
ンジスタを絶縁基板上に集積形成した薄膜半導体装置の
製造方法において、該半導体薄膜を絶縁基板上に成膜す
る成膜工程と、成膜された該半導体薄膜を島状にパタニ
ングして各薄膜トランジスタの形成に必要な島状領域を
設けるパタニング工程と、各島状領域にレーザ光を照射
して該半導体薄膜を結晶化し、各島状領域を結晶粒で満
たす結晶化工程と、島状領域の内部に比べ結晶粒が微細
な島状領域の周辺部をエッチングで除去するエッチング
工程とを行なうことを特徴とする。好ましくは、前記エ
ッチング工程は、少なくとも０．５μｍの幅で島状領域
の周辺部を除去する。
【０００９】本発明の一面によれば、各島状領域を被覆
するように絶縁膜を堆積した後、この絶縁膜を介してレ
ーザ光を照射し半導体薄膜を結晶化する。絶縁膜はいわ
ゆるキャップ膜として機能し、半導体薄膜の変形を抑制
して、島状領域の収縮を防ぐことができる。半導体薄膜
はレーザ光の照射により一旦溶融化をしたあと冷却す
る。この過程で体積変化が生じるが、保護膜はその変化
を抑制するように作用し、結果的に島状領域の収縮変形
を防ぐことができる。従って、半導体薄膜を予め島状領
域にパタニングした状態でレーザ光照射による結晶化を
施しても、従来のように変形を生じることがなくなる。
又、本発明の他面によれば、半導体薄膜を予め大きめの
島状領域にパタニングしてレーザ光照射による結晶化を
行う。この後、島状領域の内部に比べ結晶量が微細な島
状領域の周辺部をエッチングで除去することにより、適
正な寸法で且つ比較的大粒経の結晶粒のみを含む薄膜ト
ランジスタの素子領域を形成することができる。
するように絶縁膜を堆積した後、この絶縁膜を介してレ
ーザ光を照射し半導体薄膜を結晶化する。絶縁膜はいわ
ゆるキャップ膜として機能し、半導体薄膜の変形を抑制
して、島状領域の収縮を防ぐことができる。半導体薄膜
はレーザ光の照射により一旦溶融化をしたあと冷却す
る。この過程で体積変化が生じるが、保護膜はその変化
を抑制するように作用し、結果的に島状領域の収縮変形
を防ぐことができる。従って、半導体薄膜を予め島状領
域にパタニングした状態でレーザ光照射による結晶化を
施しても、従来のように変形を生じることがなくなる。
又、本発明の他面によれば、半導体薄膜を予め大きめの
島状領域にパタニングしてレーザ光照射による結晶化を
行う。この後、島状領域の内部に比べ結晶量が微細な島
状領域の周辺部をエッチングで除去することにより、適
正な寸法で且つ比較的大粒経の結晶粒のみを含む薄膜ト
ランジスタの素子領域を形成することができる。
【００１０】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。図１は、本発明にかかる薄
膜半導体装置の製造方法の主要部を示す模式的な工程図
である。先ず（ａ）に示すように、ガラスなどからなる
絶縁基板１の上に、下地膜として例えばシリコン窒化膜
１６ａとシリコン酸化膜１６ｂを順に成膜する。更にそ
の上に、プラズマＣＶＤ法などで非晶質シリコンからな
る半導体薄膜２を成膜する。シリコン窒化膜１６ａは例
えば５０ｎｍの厚みを有し、シリコン酸化膜１６ｂは例
えば１００ｎｍの厚みを有し、非晶質シリコンからなる
半導体薄膜２は例えば４０ｎｍの厚みを有する。尚、非
晶質シリコンに代えて比較的粒経の小さな多結晶シリコ
ンを成膜して半導体薄膜２としてもよい。
施の形態を詳細に説明する。図１は、本発明にかかる薄
膜半導体装置の製造方法の主要部を示す模式的な工程図
である。先ず（ａ）に示すように、ガラスなどからなる
絶縁基板１の上に、下地膜として例えばシリコン窒化膜
１６ａとシリコン酸化膜１６ｂを順に成膜する。更にそ
の上に、プラズマＣＶＤ法などで非晶質シリコンからな
る半導体薄膜２を成膜する。シリコン窒化膜１６ａは例
えば５０ｎｍの厚みを有し、シリコン酸化膜１６ｂは例
えば１００ｎｍの厚みを有し、非晶質シリコンからなる
半導体薄膜２は例えば４０ｎｍの厚みを有する。尚、非
晶質シリコンに代えて比較的粒経の小さな多結晶シリコ
ンを成膜して半導体薄膜２としてもよい。
【００１１】続いて（ｂ）に示すように、半導体薄膜を
島状にパタニングして各薄膜トランジスタの形成に必要
な島状領域２ｂを設ける。この島状領域２ｂは例えば矩
形であり、７μｍ×２０μｍの寸法にパタニングされて
いる。更にこの後、島状領域２ｂを被覆するように絶縁
膜３０を堆積する。本例では、この絶縁膜３０はシリコ
ン酸化膜からなり、その膜厚は２０ｎｍである。この
後、絶縁膜３０を介してレーザ光５０を照射し、島状領
域２ｂの形状変化を抑制しながら、半導体薄膜を結晶化
する。具体的には、非晶質又は比較的粒経の小さな多結
晶からなるシリコンを比較的粒経の大きな多結晶に転換
する。レーザ光５０としては、ＸｅＣｌエキシマレーザ
光やＫｒＦエキシマレーザ光を用いることができる。
島状にパタニングして各薄膜トランジスタの形成に必要
な島状領域２ｂを設ける。この島状領域２ｂは例えば矩
形であり、７μｍ×２０μｍの寸法にパタニングされて
いる。更にこの後、島状領域２ｂを被覆するように絶縁
膜３０を堆積する。本例では、この絶縁膜３０はシリコ
ン酸化膜からなり、その膜厚は２０ｎｍである。この
後、絶縁膜３０を介してレーザ光５０を照射し、島状領
域２ｂの形状変化を抑制しながら、半導体薄膜を結晶化
する。具体的には、非晶質又は比較的粒経の小さな多結
晶からなるシリコンを比較的粒経の大きな多結晶に転換
する。レーザ光５０としては、ＸｅＣｌエキシマレーザ
光やＫｒＦエキシマレーザ光を用いることができる。
【００１２】この後（ｃ）に示すように、使用済みとな
った保護膜３０をエッチングなどで除去して、島状領域
を露出させる。尚、場合によっては絶縁膜３０をそのま
ま残しておき、薄膜トランジスタの構造の一部として利
用することも考えられる。本例では、上述した結晶化工
程の後、島状領域２ｂの周辺部を除去して、本来の薄膜
トランジスタの寸法に会わせた島状領域２ｃとする。こ
れにより、島状領域２ｂの内部に比べ結晶粒が微細な周
辺部をエッチングで除去することが可能である。島状領
域の周辺部はレーザ光を照射した時の熱勾配により結晶
粒が微細化してしまう。そこで、予めこの周辺部分を含
めた大きさで島状領域をパタニングしておき、結晶化工
程後に除去すれば、最終的な薄膜トランジスタの素子領
域に大きな結晶粒のみが残されることになる。この後、
結晶化された半導体薄膜からなる島状領域２ｃの上に、
ゲート絶縁膜やゲート電極を重ねて、薄膜トランジスを
形成する。
った保護膜３０をエッチングなどで除去して、島状領域
を露出させる。尚、場合によっては絶縁膜３０をそのま
ま残しておき、薄膜トランジスタの構造の一部として利
用することも考えられる。本例では、上述した結晶化工
程の後、島状領域２ｂの周辺部を除去して、本来の薄膜
トランジスタの寸法に会わせた島状領域２ｃとする。こ
れにより、島状領域２ｂの内部に比べ結晶粒が微細な周
辺部をエッチングで除去することが可能である。島状領
域の周辺部はレーザ光を照射した時の熱勾配により結晶
粒が微細化してしまう。そこで、予めこの周辺部分を含
めた大きさで島状領域をパタニングしておき、結晶化工
程後に除去すれば、最終的な薄膜トランジスタの素子領
域に大きな結晶粒のみが残されることになる。この後、
結晶化された半導体薄膜からなる島状領域２ｃの上に、
ゲート絶縁膜やゲート電極を重ねて、薄膜トランジスを
形成する。
【００１３】（ｄ）は、（ｂ）で示した島状領域２ｂの
模式的な平面図である。一般に、キャップ膜として機能
する絶縁膜３０を形成しないで、直接レーザ光５０を照
射して結晶化を行うと、密度変化により半導体薄膜が収
縮して、島状領域２ｚのように変形してしまう。本発明
では、この収縮変形を防ぐために、予めレーザ光５０を
照射する前に保護膜３０を成膜しておく。
模式的な平面図である。一般に、キャップ膜として機能
する絶縁膜３０を形成しないで、直接レーザ光５０を照
射して結晶化を行うと、密度変化により半導体薄膜が収
縮して、島状領域２ｚのように変形してしまう。本発明
では、この収縮変形を防ぐために、予めレーザ光５０を
照射する前に保護膜３０を成膜しておく。
【００１４】（ｅ）は、（ｃ）に示した島状領域２ｃの
結晶状態を模式的にあらわしたものである。前述したよ
うに、島状領域２ｃは最初に形成した島状領域２ｂの周
辺部をエッチングで除去したものである。周辺部は内部
に比べて結晶粒が微細化されているので、この部分を取
り除くことにより、比較的大粒経の結晶粒のみで構成さ
れた素子領域が得られる。素子領域のサイズにかかわら
ず、周辺部は少なくとも０．５μｍの幅寸法で除去する
ことにより、微細化された結晶粒の部分を除くことがで
きる。一方、島状領域２ｃに残された結晶粒はその粒経
が１μｍを超える場合もあり、大きな移動度の薄膜トラ
ンジスタが得られる。
結晶状態を模式的にあらわしたものである。前述したよ
うに、島状領域２ｃは最初に形成した島状領域２ｂの周
辺部をエッチングで除去したものである。周辺部は内部
に比べて結晶粒が微細化されているので、この部分を取
り除くことにより、比較的大粒経の結晶粒のみで構成さ
れた素子領域が得られる。素子領域のサイズにかかわら
ず、周辺部は少なくとも０．５μｍの幅寸法で除去する
ことにより、微細化された結晶粒の部分を除くことがで
きる。一方、島状領域２ｃに残された結晶粒はその粒経
が１μｍを超える場合もあり、大きな移動度の薄膜トラ
ンジスタが得られる。
【００１５】図２は、本発明にかかる薄膜半導体装置の
製造方法の一例を示す工程図である。本例では、ボトム
ゲート構造の薄膜トランジスタの作成方法を示す。まず
（ａ）に示すように、ガラス等からなる絶縁基板１の上
にＡｌ，Ｔａ，Ｍｏ，Ｗ，Ｃｒ，Ｃｕまたはこれらの合
金を１００乃至２００ｎｍの厚みで形成し、パタニング
してゲート電極５に加工する。次いで、ゲート電極５の
上にゲート絶縁膜を形成する。本例では、ゲート絶縁膜
はゲート窒化膜３（ＳｉＮx ）／ゲート酸化膜４（Ｓｉ
Ｏ2 ）の二層構造を用いた。ゲート窒化膜３はＳｉＨ4
ガスとＮＨ3 ガスの混合物を原料気体として用い、プラ
ズマＣＶＤ法（ＰＣＶＤ法）で成膜した。尚、プラズマ
ＣＶＤに変えて常圧ＣＶＤ、減圧ＣＶＤを用いてもよ
い。本実施例では、ゲート窒化膜３を５０ｎｍの厚みで
堆積した。ゲート窒化膜３の成膜に連続してゲート酸化
膜４を約２００ｎｍの厚みで成膜する。さらにゲート酸
化膜４の上に連続的に非晶質シリコンからなる半導体薄
膜２を約４０ｎｍの厚みで成膜した。二層構造のゲート
絶縁膜と非晶質半導体薄膜２は成膜チャンバの真空系を
破らず連続成膜した。以上の成膜でプラズマＣＶＤ法を
用いた場合には、４００乃至４５０℃の温度で窒素雰囲
気中１時間程度加熱処理を行い、非晶質半導体薄膜２に
含有されていた水素を放出する。いわゆる脱水素アニー
ルを行なう。
製造方法の一例を示す工程図である。本例では、ボトム
ゲート構造の薄膜トランジスタの作成方法を示す。まず
（ａ）に示すように、ガラス等からなる絶縁基板１の上
にＡｌ，Ｔａ，Ｍｏ，Ｗ，Ｃｒ，Ｃｕまたはこれらの合
金を１００乃至２００ｎｍの厚みで形成し、パタニング
してゲート電極５に加工する。次いで、ゲート電極５の
上にゲート絶縁膜を形成する。本例では、ゲート絶縁膜
はゲート窒化膜３（ＳｉＮx ）／ゲート酸化膜４（Ｓｉ
Ｏ2 ）の二層構造を用いた。ゲート窒化膜３はＳｉＨ4
ガスとＮＨ3 ガスの混合物を原料気体として用い、プラ
ズマＣＶＤ法（ＰＣＶＤ法）で成膜した。尚、プラズマ
ＣＶＤに変えて常圧ＣＶＤ、減圧ＣＶＤを用いてもよ
い。本実施例では、ゲート窒化膜３を５０ｎｍの厚みで
堆積した。ゲート窒化膜３の成膜に連続してゲート酸化
膜４を約２００ｎｍの厚みで成膜する。さらにゲート酸
化膜４の上に連続的に非晶質シリコンからなる半導体薄
膜２を約４０ｎｍの厚みで成膜した。二層構造のゲート
絶縁膜と非晶質半導体薄膜２は成膜チャンバの真空系を
破らず連続成膜した。以上の成膜でプラズマＣＶＤ法を
用いた場合には、４００乃至４５０℃の温度で窒素雰囲
気中１時間程度加熱処理を行い、非晶質半導体薄膜２に
含有されていた水素を放出する。いわゆる脱水素アニー
ルを行なう。
【００１６】この後（ｂ）に示すように、非晶質半導体
薄膜２を予め薄膜トランジスタの素子領域に合わせて、
島状にパタニングする。このパタニング処理はウエット
エッチング又はドライエッチングを用いることができ
る。この後、島状領域を被覆するようにキャップ膜とし
て絶縁膜３０を形成する。本例では、ＣＶＤ法を用いて
二酸化シリコンを例えば２０ｎｍの厚みで堆積し、絶縁
膜３０としている。次いでレーザ光５０を照射し、非晶
質半導体薄膜２を結晶化する。この際、半導体薄膜２は
絶縁膜３０で被覆されているので、収縮変形を起すこと
なく、結晶化可能である。レーザ光５０としてはエキシ
マレーザビームを用いることができる。いわゆるレーザ
アニールは６００℃以下のプロセス温度で半導体薄膜を
結晶化するための有力な手段である。本実施例では、パ
ルス状に励起されたレーザ光５０を非晶質半導体薄膜２
に照射して結晶化を行なう。具体的には、レーザ光源か
ら発したレーザ光５０を整形して所定の照射領域で所定
の強度分布を有するレーザ光を形成する整形工程と、予
め基板１に成膜された半導体薄膜２に対して照射領域が
部分的に重なるように走査しながらレーザ光５０を繰り
返し照射する照射工程を行なう。
薄膜２を予め薄膜トランジスタの素子領域に合わせて、
島状にパタニングする。このパタニング処理はウエット
エッチング又はドライエッチングを用いることができ
る。この後、島状領域を被覆するようにキャップ膜とし
て絶縁膜３０を形成する。本例では、ＣＶＤ法を用いて
二酸化シリコンを例えば２０ｎｍの厚みで堆積し、絶縁
膜３０としている。次いでレーザ光５０を照射し、非晶
質半導体薄膜２を結晶化する。この際、半導体薄膜２は
絶縁膜３０で被覆されているので、収縮変形を起すこと
なく、結晶化可能である。レーザ光５０としてはエキシ
マレーザビームを用いることができる。いわゆるレーザ
アニールは６００℃以下のプロセス温度で半導体薄膜を
結晶化するための有力な手段である。本実施例では、パ
ルス状に励起されたレーザ光５０を非晶質半導体薄膜２
に照射して結晶化を行なう。具体的には、レーザ光源か
ら発したレーザ光５０を整形して所定の照射領域で所定
の強度分布を有するレーザ光を形成する整形工程と、予
め基板１に成膜された半導体薄膜２に対して照射領域が
部分的に重なるように走査しながらレーザ光５０を繰り
返し照射する照射工程を行なう。
【００１７】続いて（ｃ）に示すように、絶縁膜３０を
そのまま残した状態で、プラズマＣＶＤ法によりＳｉＯ
2を約１００ｎｍ乃至３００ｎｍの厚みで形成する。絶
縁膜３０及びＳｉＯ2を所定の形状にパタニングしてし
てストッパー膜１６に加工する。この場合、裏面露光技
術を用いてゲート電極５と整合するようにストッパー膜
１６をパタニングしている。ストッパー膜１６の直下に
位置する多結晶半導体薄膜２の部分はチャネル領域Ｃｈ
として保護される。続いて、ストッパー膜１６をマスク
としてイオンドーピングにより不純物（たとえばＰ＋イ
オン）を半導体薄膜２に注入し、ＬＤＤ領域を形成す
る。この時のドーズ量は例えば６×１０12乃至５×１０
13／ｃｍ2 である。さらにストッパー膜１６及びその両
側のＬＤＤ領域を被覆するようにフォトレジストをパタ
ニング形成したあと、これをマスクとして不純物（たと
えばＰ＋イオン）を高濃度で注入し、ソース領域Ｓ及び
ドレイン領域Ｄを形成する。不純物注入には、例えばイ
オンドーピングを用いることができる。これは質量分離
をかけることなく電界加速で不純物を注入するものであ
り、本実施例では１×１０15／ｃｍ2 程度のドーズ量で
不純物を注入し、ソース領域Ｓ及びドレイン領域Ｄを形
成した。尚、図示しないが、Ｐチャネルの薄膜トランジ
スタを形成する場合には、Ｎチャネル型薄膜トランジス
タの領域をフォトレジストで被覆したあと、不純物をＰ
＋イオンからＢ＋イオンに切換えドーズ量１×１０15／
ｃｍ2 程度でイオンドーピングすればよい。このあと、
多結晶半導体薄膜２に注入された不純物を活性化する。
例えば、エキシマレーザ光源を用いたレーザ活性化アニ
ールが行なわれる。即ち、エキシマレーザのパルスを走
査しながらガラス基板１に照射して、多結晶半導体薄膜
２に注入されていた不純物を活性化する。
そのまま残した状態で、プラズマＣＶＤ法によりＳｉＯ
2を約１００ｎｍ乃至３００ｎｍの厚みで形成する。絶
縁膜３０及びＳｉＯ2を所定の形状にパタニングしてし
てストッパー膜１６に加工する。この場合、裏面露光技
術を用いてゲート電極５と整合するようにストッパー膜
１６をパタニングしている。ストッパー膜１６の直下に
位置する多結晶半導体薄膜２の部分はチャネル領域Ｃｈ
として保護される。続いて、ストッパー膜１６をマスク
としてイオンドーピングにより不純物（たとえばＰ＋イ
オン）を半導体薄膜２に注入し、ＬＤＤ領域を形成す
る。この時のドーズ量は例えば６×１０12乃至５×１０
13／ｃｍ2 である。さらにストッパー膜１６及びその両
側のＬＤＤ領域を被覆するようにフォトレジストをパタ
ニング形成したあと、これをマスクとして不純物（たと
えばＰ＋イオン）を高濃度で注入し、ソース領域Ｓ及び
ドレイン領域Ｄを形成する。不純物注入には、例えばイ
オンドーピングを用いることができる。これは質量分離
をかけることなく電界加速で不純物を注入するものであ
り、本実施例では１×１０15／ｃｍ2 程度のドーズ量で
不純物を注入し、ソース領域Ｓ及びドレイン領域Ｄを形
成した。尚、図示しないが、Ｐチャネルの薄膜トランジ
スタを形成する場合には、Ｎチャネル型薄膜トランジス
タの領域をフォトレジストで被覆したあと、不純物をＰ
＋イオンからＢ＋イオンに切換えドーズ量１×１０15／
ｃｍ2 程度でイオンドーピングすればよい。このあと、
多結晶半導体薄膜２に注入された不純物を活性化する。
例えば、エキシマレーザ光源を用いたレーザ活性化アニ
ールが行なわれる。即ち、エキシマレーザのパルスを走
査しながらガラス基板１に照射して、多結晶半導体薄膜
２に注入されていた不純物を活性化する。
【００１８】最後に（ｄ）に示すように、ＳｉＯ2 を約
２００ｎｍの厚みで成膜し、層間絶縁膜６とする。層間
絶縁膜６の形成後、ＳｉＮx をプラズマＣＶＤ法で約２
００乃至４００ｎｍ成膜し、パシベーション膜（キャッ
プ膜）８とする。この段階で窒素ガス又はフォーミング
ガス中又は真空中雰囲気下で３５０℃程度の加熱処理を
１時間行い、層間絶縁膜６に含まれる水素原子を半導体
薄膜２中に拡散させる。この後、コンタクトホールを開
口し、Ｍｏ，Ａｌなどを２００乃至４００ｎｍの厚みで
スパッタした後、所定の形状にパタニングして配線電極
７に加工する。さらに、アクリル樹脂などからなる平坦
化層１０を１μｍ程度の厚みで塗布したあと、コンタク
トホールを開口する。平坦化層１０の上にＩＴＯやＩＸ
Ｏ等からなる透明導電膜をスパッタした後、所定の形状
にパタニングして画素電極１１に加工する。
２００ｎｍの厚みで成膜し、層間絶縁膜６とする。層間
絶縁膜６の形成後、ＳｉＮx をプラズマＣＶＤ法で約２
００乃至４００ｎｍ成膜し、パシベーション膜（キャッ
プ膜）８とする。この段階で窒素ガス又はフォーミング
ガス中又は真空中雰囲気下で３５０℃程度の加熱処理を
１時間行い、層間絶縁膜６に含まれる水素原子を半導体
薄膜２中に拡散させる。この後、コンタクトホールを開
口し、Ｍｏ，Ａｌなどを２００乃至４００ｎｍの厚みで
スパッタした後、所定の形状にパタニングして配線電極
７に加工する。さらに、アクリル樹脂などからなる平坦
化層１０を１μｍ程度の厚みで塗布したあと、コンタク
トホールを開口する。平坦化層１０の上にＩＴＯやＩＸ
Ｏ等からなる透明導電膜をスパッタした後、所定の形状
にパタニングして画素電極１１に加工する。
【００１９】図３を参照して、本発明にかかる薄膜半導
体装置の製造方法の他の例を説明する。本例では、トッ
プゲート型の薄膜トランジスタを形成している。まず
（ａ）に示す様に、絶縁基板１の上にバッファ層となる
二層の下地膜１６ａ，１６ｂをプラズマＣＶＤ法により
連続成膜する。一層目の下地膜１６ａはＳｉＮx からな
り、その膜厚は１００乃至２００ｎｍである。又、二層
目の下地膜１６ｂはＳｉＯ2 からなり、その膜厚は同じ
く１００ｎｍ乃至２００ｎｍである。このＳｉＯ 2 から
なる下地膜１６ｂの上に減圧化学気相成長法（ＬＰ−Ｃ
ＶＤ法）で多結晶シリコンからなる半導体薄膜２を例え
ば４０ｎｍの厚みで成膜する。続いて、Ｓｉ＋イオンを
イオンインプランテーション装置などで電界加速して半
導体薄膜２に注入し、多結晶シリコンを非晶質化させ
る。尚、一旦多結晶シリコンを成膜しこれを非晶質化す
る方法に代えて、始めから絶縁基板１上に減圧化学気相
成長法（ＬＰ−ＣＶＤ法）又はプラズマＣＶＤ法あるい
はスパッタ法などにより、非晶質シリコンからなる半導
体薄膜２を堆積させてもよい。ここで、この半導体薄膜
２を島状にパタニングして薄膜トランジスタの形成に必
要な島状領域を設ける。この島状領域にレーザ光５０を
照射して半導体薄膜２を結晶化し、島状領域を結晶粒で
満たす。続いて、島状領域の内部に比べ結晶粒が微細な
島状領域の周辺部（ハッチングを付した部分）をエッチ
ングで除去する。これにより、各島状領域は、ほぼ粒経
の揃った大粒の結晶で満たされた状態となる。
体装置の製造方法の他の例を説明する。本例では、トッ
プゲート型の薄膜トランジスタを形成している。まず
（ａ）に示す様に、絶縁基板１の上にバッファ層となる
二層の下地膜１６ａ，１６ｂをプラズマＣＶＤ法により
連続成膜する。一層目の下地膜１６ａはＳｉＮx からな
り、その膜厚は１００乃至２００ｎｍである。又、二層
目の下地膜１６ｂはＳｉＯ2 からなり、その膜厚は同じ
く１００ｎｍ乃至２００ｎｍである。このＳｉＯ 2 から
なる下地膜１６ｂの上に減圧化学気相成長法（ＬＰ−Ｃ
ＶＤ法）で多結晶シリコンからなる半導体薄膜２を例え
ば４０ｎｍの厚みで成膜する。続いて、Ｓｉ＋イオンを
イオンインプランテーション装置などで電界加速して半
導体薄膜２に注入し、多結晶シリコンを非晶質化させ
る。尚、一旦多結晶シリコンを成膜しこれを非晶質化す
る方法に代えて、始めから絶縁基板１上に減圧化学気相
成長法（ＬＰ−ＣＶＤ法）又はプラズマＣＶＤ法あるい
はスパッタ法などにより、非晶質シリコンからなる半導
体薄膜２を堆積させてもよい。ここで、この半導体薄膜
２を島状にパタニングして薄膜トランジスタの形成に必
要な島状領域を設ける。この島状領域にレーザ光５０を
照射して半導体薄膜２を結晶化し、島状領域を結晶粒で
満たす。続いて、島状領域の内部に比べ結晶粒が微細な
島状領域の周辺部（ハッチングを付した部分）をエッチ
ングで除去する。これにより、各島状領域は、ほぼ粒経
の揃った大粒の結晶で満たされた状態となる。
【００２０】続いて（ｂ）に示す様に、プラズマＣＶＤ
法、常圧ＣＶＤ法、減圧ＣＶＤ法、ＥＣＲ−ＣＶＤ法、
スパッタ法などでＳｉＯ2 を５０乃至４００ｎｍ成長さ
せ、ゲート絶縁膜４とする。ここで必要ならば、Ｖｔｈ
イオンインプランテーションを行ない、Ｂ＋イオンを例
えばドーズ量０．５×１０12乃至４×１０12／ｃｍ2程
度で半導体薄膜２に注入する。この場合の加速電圧は８
０ＫｅＶ程度である。尚、このＶｔｈイオンインプラン
テーションはゲート絶縁膜４の成膜前に行なってもよ
い。次いでゲート絶縁膜４の上にＡｌ，Ｔｉ，Ｍｏ，
Ｗ，Ｔａ，ドープト多結晶シリコンなど、あるいはこれ
らの合金を２００乃至８００ｎｍの厚みで成膜し、所定
の形状にパタニングしてゲート電極５に加工する。次い
でＰ＋イオンを質量分離を用いたイオン注入法で半導体
薄膜２に注入し、ＬＤＤ領域を設ける。このイオン注入
はゲート電極５をマスクとして絶縁基板１の全面に対し
て行なう。ドーズ量は６×１０12乃至５×１０13／ｃｍ
2 である。尚、ゲート電極５の直下に位置するチャネル
領域Ｃｈは保護されており、Ｖｔｈイオンインプランテ
ーションで予め注入されたＢ＋イオンがそのまま保持さ
れている。ＬＤＤ領域に対するイオン注入後、ゲート電
極５とその周囲を被覆する様にレジストパタンを形成
し、Ｐ＋イオンを質量非分離型のイオンシャワードーピ
ング法で高濃度に注入し、ソース領域Ｓ及びドレイン領
域Ｄを形成する。この場合のドーズ量は例えば１×１０
15／ｃｍ2 程度である。尚、ソース領域Ｓ及びドレイン
領域Ｄの形成は質量分離型のイオン注入装置を用いても
よい。この後、半導体薄膜２に注入されたドーパントの
活性化処理を行なう。この活性化処理はレーザアニール
で行なうことができる。
法、常圧ＣＶＤ法、減圧ＣＶＤ法、ＥＣＲ−ＣＶＤ法、
スパッタ法などでＳｉＯ2 を５０乃至４００ｎｍ成長さ
せ、ゲート絶縁膜４とする。ここで必要ならば、Ｖｔｈ
イオンインプランテーションを行ない、Ｂ＋イオンを例
えばドーズ量０．５×１０12乃至４×１０12／ｃｍ2程
度で半導体薄膜２に注入する。この場合の加速電圧は８
０ＫｅＶ程度である。尚、このＶｔｈイオンインプラン
テーションはゲート絶縁膜４の成膜前に行なってもよ
い。次いでゲート絶縁膜４の上にＡｌ，Ｔｉ，Ｍｏ，
Ｗ，Ｔａ，ドープト多結晶シリコンなど、あるいはこれ
らの合金を２００乃至８００ｎｍの厚みで成膜し、所定
の形状にパタニングしてゲート電極５に加工する。次い
でＰ＋イオンを質量分離を用いたイオン注入法で半導体
薄膜２に注入し、ＬＤＤ領域を設ける。このイオン注入
はゲート電極５をマスクとして絶縁基板１の全面に対し
て行なう。ドーズ量は６×１０12乃至５×１０13／ｃｍ
2 である。尚、ゲート電極５の直下に位置するチャネル
領域Ｃｈは保護されており、Ｖｔｈイオンインプランテ
ーションで予め注入されたＢ＋イオンがそのまま保持さ
れている。ＬＤＤ領域に対するイオン注入後、ゲート電
極５とその周囲を被覆する様にレジストパタンを形成
し、Ｐ＋イオンを質量非分離型のイオンシャワードーピ
ング法で高濃度に注入し、ソース領域Ｓ及びドレイン領
域Ｄを形成する。この場合のドーズ量は例えば１×１０
15／ｃｍ2 程度である。尚、ソース領域Ｓ及びドレイン
領域Ｄの形成は質量分離型のイオン注入装置を用いても
よい。この後、半導体薄膜２に注入されたドーパントの
活性化処理を行なう。この活性化処理はレーザアニール
で行なうことができる。
【００２１】最後に（ｃ）に示す様に、ゲート電極５を
被覆する様にＰＳＧなどからなる層間絶縁膜６を成膜す
る。この層間絶縁膜６にコンタクトホールを開口した
後、Ａｌ−Ｓｉなどをスパッタリングで成膜し、所定の
形状にパタニングして配線電極７に加工する。この配線
電極７を被覆する様に、ＳｉＮx をプラズマＣＶＤ法で
約２００乃至４００ｎｍ堆積しパシベーション膜（キャ
ップ膜）８とする。この段階で窒素ガス中３５０℃の温
度下１時間程度アニールし、層間絶縁膜６に含有された
水素を半導体薄膜２に拡散させる。所謂水素化処理を行
ない薄膜トランジスタの特性を改善する。パシベーショ
ン膜８の上にアクリル樹脂などからなる平坦化層１０を
約１μｍの厚みで塗工後、これにコンタクトホールを開
口する。平坦化層１０の上にＩＴＯやＩＸＯなどからな
る透明導電膜をスパッタリングし、所定の形状にパタニ
ングして画素電極１１に加工する。
被覆する様にＰＳＧなどからなる層間絶縁膜６を成膜す
る。この層間絶縁膜６にコンタクトホールを開口した
後、Ａｌ−Ｓｉなどをスパッタリングで成膜し、所定の
形状にパタニングして配線電極７に加工する。この配線
電極７を被覆する様に、ＳｉＮx をプラズマＣＶＤ法で
約２００乃至４００ｎｍ堆積しパシベーション膜（キャ
ップ膜）８とする。この段階で窒素ガス中３５０℃の温
度下１時間程度アニールし、層間絶縁膜６に含有された
水素を半導体薄膜２に拡散させる。所謂水素化処理を行
ない薄膜トランジスタの特性を改善する。パシベーショ
ン膜８の上にアクリル樹脂などからなる平坦化層１０を
約１μｍの厚みで塗工後、これにコンタクトホールを開
口する。平坦化層１０の上にＩＴＯやＩＸＯなどからな
る透明導電膜をスパッタリングし、所定の形状にパタニ
ングして画素電極１１に加工する。
【００２２】図４を参照して、本発明に従って製造した
薄膜半導体装置を駆動基板に用いたアクティブマトリク
ス型の液晶表示装置の一例を説明する。図示するよう
に、本液晶表示装置は一対の絶縁基板１０１，１０２と
両者の間に保持された電気光学物質１０３とを備えたパ
ネル構造を有する。電気光学物質１０３としては、液晶
材料を用いる。下側の絶縁基板１０１には画素アレイ部
１０４と駆動回路部とが集積形成されている。駆動回路
部は垂直スキャナ１０５と水平スキャナ１０６とに分か
れている。また、絶縁基板１０１の周辺部上端には外部
接続用の端子部１０７が形成されている。端子部１０７
は配線１０８を介して垂直スキャナ１０５及び水平スキ
ャナ１０６に接続している。画素アレイ部１０４には行
状のゲート配線１０９と列状の信号配線１１０が形成さ
れている。両配線の交差部には画素電極１１１とこれを
駆動する薄膜トランジスタ１１２が形成されている。薄
膜トランジスタ１１２のゲート電極は対応するゲート配
線１０９に接続され、ドレイン領域は対応する画素電極
１１１に接続され、ソース領域は対応する信号配線１１
０に接続している。ゲート配線１０９は垂直スキャナ１
０５に接続する一方、信号配線１１０は水平スキャナ１
０６に接続している。画素電極１１１をスイッチング駆
動する薄膜トランジスタ１１２及び垂直スキャナ１０５
と水平スキャナ１０６に含まれる薄膜トランジスタは、
本発明に従って作製されたものである。
薄膜半導体装置を駆動基板に用いたアクティブマトリク
ス型の液晶表示装置の一例を説明する。図示するよう
に、本液晶表示装置は一対の絶縁基板１０１，１０２と
両者の間に保持された電気光学物質１０３とを備えたパ
ネル構造を有する。電気光学物質１０３としては、液晶
材料を用いる。下側の絶縁基板１０１には画素アレイ部
１０４と駆動回路部とが集積形成されている。駆動回路
部は垂直スキャナ１０５と水平スキャナ１０６とに分か
れている。また、絶縁基板１０１の周辺部上端には外部
接続用の端子部１０７が形成されている。端子部１０７
は配線１０８を介して垂直スキャナ１０５及び水平スキ
ャナ１０６に接続している。画素アレイ部１０４には行
状のゲート配線１０９と列状の信号配線１１０が形成さ
れている。両配線の交差部には画素電極１１１とこれを
駆動する薄膜トランジスタ１１２が形成されている。薄
膜トランジスタ１１２のゲート電極は対応するゲート配
線１０９に接続され、ドレイン領域は対応する画素電極
１１１に接続され、ソース領域は対応する信号配線１１
０に接続している。ゲート配線１０９は垂直スキャナ１
０５に接続する一方、信号配線１１０は水平スキャナ１
０６に接続している。画素電極１１１をスイッチング駆
動する薄膜トランジスタ１１２及び垂直スキャナ１０５
と水平スキャナ１０６に含まれる薄膜トランジスタは、
本発明に従って作製されたものである。
【００２３】図５は、本発明にかかる表示装置の他の例
を示す摸式的な部分断面図である。本実施例は、画素と
して有機エレクトロルミネッセンス素子ＯＬＥＤを用い
ている。ＯＬＥＤは陽極Ａ、有機層２１０及び陰極Ｋを
順に重ねたものである。陽極Ａは画素毎に分離してお
り、例えばクロムからなり基本的に光反射性である。陰
極Ｋは画素間で共通接続されており、例えば金属層２１
１と透明導電層２１２の積層構造であり、基本的に光透
過性である。係る構成を有するＯＬＥＤの陽極Ａ／陰極
Ｋ間に順方向の電圧（１０Ｖ程度）を印加すると、電子
や正孔などのキャリアの注入が起こり、発光が観測され
る。ＯＬＥＤの動作は、陽極Ａから注入された正孔と陰
極Ｋから注入された電子により形成された励起子による
発光と考えられる。
を示す摸式的な部分断面図である。本実施例は、画素と
して有機エレクトロルミネッセンス素子ＯＬＥＤを用い
ている。ＯＬＥＤは陽極Ａ、有機層２１０及び陰極Ｋを
順に重ねたものである。陽極Ａは画素毎に分離してお
り、例えばクロムからなり基本的に光反射性である。陰
極Ｋは画素間で共通接続されており、例えば金属層２１
１と透明導電層２１２の積層構造であり、基本的に光透
過性である。係る構成を有するＯＬＥＤの陽極Ａ／陰極
Ｋ間に順方向の電圧（１０Ｖ程度）を印加すると、電子
や正孔などのキャリアの注入が起こり、発光が観測され
る。ＯＬＥＤの動作は、陽極Ａから注入された正孔と陰
極Ｋから注入された電子により形成された励起子による
発光と考えられる。
【００２４】一方、ＯＬＥＤを駆動する薄膜トランジス
タＴＦＴは、ガラスなどからなる絶縁基板１の上に形成
されたゲート電極５と、その上に重ねられたゲート絶縁
膜４３と、このゲート絶縁膜４３を介してゲート電極５
の上方に重ねられた半導体薄膜２とからなる。この半導
体薄膜２は本発明に従ってレーザアニールにより結晶化
されたシリコン薄膜からなる。薄膜トランジスタＴＦＴ
はＯＬＥＤに供給される電流の通路となるソース領域
Ｓ、チャネル領域Ｃｈ及びドレイン領域Ｄを備えてい
る。チャネル領域Ｃｈは丁度ゲート電極５の直上に位置
する。このボトムゲート構造を有する薄膜トランジスタ
ＴＦＴは層間膜６により被覆されており、その上には配
線７が形成されている。これらの上には別の層間膜１０
ａを介して前述したＯＬＥＤが成膜されている。このＯ
ＬＥＤの陽極Ａは配線７を介して薄膜トランジスタＴＦ
Ｔに電気接続されている。
タＴＦＴは、ガラスなどからなる絶縁基板１の上に形成
されたゲート電極５と、その上に重ねられたゲート絶縁
膜４３と、このゲート絶縁膜４３を介してゲート電極５
の上方に重ねられた半導体薄膜２とからなる。この半導
体薄膜２は本発明に従ってレーザアニールにより結晶化
されたシリコン薄膜からなる。薄膜トランジスタＴＦＴ
はＯＬＥＤに供給される電流の通路となるソース領域
Ｓ、チャネル領域Ｃｈ及びドレイン領域Ｄを備えてい
る。チャネル領域Ｃｈは丁度ゲート電極５の直上に位置
する。このボトムゲート構造を有する薄膜トランジスタ
ＴＦＴは層間膜６により被覆されており、その上には配
線７が形成されている。これらの上には別の層間膜１０
ａを介して前述したＯＬＥＤが成膜されている。このＯ
ＬＥＤの陽極Ａは配線７を介して薄膜トランジスタＴＦ
Ｔに電気接続されている。
【００２５】
【発明の効果】以上説明した様に、本発明によれば、半
導体薄膜を島状にパタニングした後、絶縁膜を介してレ
ーザ光を照射し半導体薄膜を結晶化している。これによ
り、薄膜トランジスタの素子領域となる島状領域の熱収
縮変形を防ぐことができる。また、島状領域にレーザ光
を照射して半導体薄膜を結晶化した後、内部に比べ結晶
粒が微細な島状領域の周辺部をエッチングで除去してい
る。これにより、薄膜トランジスタのチャネル領域を構
成する部分の結晶サイズや結晶数を各薄膜トランジスタ
で均一化することが可能となり、特性のばらつきが抑え
られる。以上により、高移動度の薄膜トランジスタを集
積形成することが可能である。
導体薄膜を島状にパタニングした後、絶縁膜を介してレ
ーザ光を照射し半導体薄膜を結晶化している。これによ
り、薄膜トランジスタの素子領域となる島状領域の熱収
縮変形を防ぐことができる。また、島状領域にレーザ光
を照射して半導体薄膜を結晶化した後、内部に比べ結晶
粒が微細な島状領域の周辺部をエッチングで除去してい
る。これにより、薄膜トランジスタのチャネル領域を構
成する部分の結晶サイズや結晶数を各薄膜トランジスタ
で均一化することが可能となり、特性のばらつきが抑え
られる。以上により、高移動度の薄膜トランジスタを集
積形成することが可能である。
【図１】本発明にかかる薄膜半導体装置の製造方法を示
す工程図である。
す工程図である。
【図２】本発明にかかる薄膜半導体装置の製造方法の実
施例を示す工程図である。
施例を示す工程図である。
【図３】本発明にかかる薄膜半導体装置の製造方法の他
の実施例を示す工程図である。
の実施例を示す工程図である。
【図４】本発明にかかる液晶表示装置の一例を示す摸式
的な斜視図である。
的な斜視図である。
【図５】本発明にかかるエレクトロルミネッセンス表示
装置の一例を示す模式的な部分断面図である。
装置の一例を示す模式的な部分断面図である。
【図６】従来の薄膜半導体装置の製造方法示す工程図で
ある。
ある。
【図７】従来のレーザ結晶化方法を示す模式図である。
【図８】従来のレーザ結晶化方法により得られた薄膜半
導体装置の表面状態を模式的にあらわす平面図である。
導体装置の表面状態を模式的にあらわす平面図である。
１・・・絶縁基板、２・・・半導体薄膜、４・・・ゲー
ト酸化膜、５・・・ゲート電極、１１・・・画素電極、
５０・・・レーザ光、３０・・・保護膜、２ｂ・・・島
状領域
ト酸化膜、５・・・ゲート電極、１１・・・画素電極、
５０・・・レーザ光、３０・・・保護膜、２ｂ・・・島
状領域
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/20 Ｈ０１Ｌ 29/78 ６２７Ｃ Ｆターム(参考） 2H092 JA24 JA34 JA37 JA46 JB57 KA10 KB24 MA05 MA08 MA17 MA27 MA30 NA27 5C094 AA03 BA03 BA27 BA43 CA19 EA04 EA07 EB02 EB05 GB10 JA08 5F052 AA02 BB07 CA07 DA02 DB03 EA02 FA22 JA01 5F110 AA30 BB01 CC02 CC08 DD02 DD13 DD14 DD17 EE02 EE03 EE04 EE06 FF02 FF03 FF09 FF28 FF29 FF30 FF31 FF32 GG02 GG13 GG23 GG25 GG32 GG43 GG45 GG47 GG52 HJ01 HJ04 HJ12 HJ23 HL03 HL04 HL23 HM15 NN02 NN04 NN13 NN14 NN23 NN24 NN25 NN27 NN35 NN40 NN72 PP03 PP33 PP35 PP40 QQ12 QQ23
Claims (24)
- 【請求項１】 ゲート絶縁膜を介して半導体薄膜とゲー
ト電極を重ねた積層構造を有する薄膜トランジスタを絶
縁基板上に集積形成した薄膜半導体装置の製造方法にお
いて、 該半導体薄膜を絶縁基板上に成膜する成膜工程と、 成膜された該半導体薄膜を島状にパタニングして各薄膜
トランジスタの形成に必要な島状領域を設けるパタニン
グ工程と、 各島状領域を被覆するように絶縁膜を堆積する堆積工程
と、 該絶縁膜を介してレーザ光を照射し、各島状領域の形状
変化を抑制しながら各島状領域を構成する半導体薄膜を
結晶化する結晶化工程とを行なうことを特徴とする薄膜
半導体装置の製造方法。 - 【請求項２】 前記結晶化工程の後、島状領域の内部に
比べ結晶粒が微細な島状領域の周辺部をエッチングで除
去するエッチング工程を行なうことを特徴とする請求項
１記載の薄膜半導体装置の製造方法。 - 【請求項３】 ゲート絶縁膜を介して半導体薄膜とゲー
ト電極を重ねた積層構造を有する薄膜トランジスタを絶
縁基板上に集積形成した薄膜半導体装置の製造方法にお
いて、 該半導体薄膜を絶縁基板上に成膜する成膜工程と、 成膜された該半導体薄膜を島状にパタニングして各薄膜
トランジスタの形成に必要な島状領域を設けるパタニン
グ工程と、 各島状領域にレーザ光を照射して該半導体薄膜を結晶化
し、各島状領域を結晶粒で満たす結晶化工程と、 島状領域の内部に比べ結晶粒が微細な島状領域の周辺部
をエッチングで除去するエッチング工程とを行なうこと
を特徴とする薄膜半導体装置の製造方法。 - 【請求項４】 前記エッチング工程は、少なくとも０．
５μｍの幅で島状領域の周辺部を除去することを特徴と
する請求項３記載の薄膜半導体装置の製造方法。 - 【請求項５】 ゲート絶縁膜を介して半導体薄膜とゲー
ト電極を重ねた積層構造を有する薄膜トランジスタを絶
縁基板上に集積形成した薄膜半導体装置において、 各薄膜トランジスタは、該半導体薄膜を絶縁基板上に成
膜した後、該半導体薄膜を島状にパタニングして設けた
島状領域に形成され、 該半導体薄膜は、該島状領域を被覆するように堆積した
絶縁膜を介してレーザ光を照射し該島状領域の形状変化
を抑制しながら結晶化したものであることを特徴とする
薄膜半導体装置。 - 【請求項６】 該半導体薄膜は、島状領域の内部に比べ
結晶粒が微細な島状領域の周辺部がエッチングで除去さ
れたものであることを特徴とする請求項５記載の薄膜半
導体装置。 - 【請求項７】 ゲート絶縁膜を介して半導体薄膜とゲー
ト電極を重ねた積層構造を有する薄膜トランジスタを絶
縁基板上に集積形成した薄膜半導体装置において、 各薄膜トランジスタは、該半導体薄膜を絶縁基板上に成
膜した後、該半導体薄膜を島状にパタニングして設けた
島状領域に形成され、 該半導体薄膜は、レーザ光を照射して結晶化し該島状領
域を結晶粒で満たした後、島状領域の内部に比べ結晶粒
が微細な島状領域の周辺部をエッチングで除去したもの
であることを特徴とする薄膜半導体装置。 - 【請求項８】 該半導体薄膜は、少なくとも０．５μｍ
の幅で島状領域の周辺部を除去したものであることを特
徴とする請求項７記載の薄膜半導体装置。 - 【請求項９】 互いに接合した一対の基板の間隙に液晶
を配し、一方の基板に画素電極とこれを駆動する薄膜ト
ランジスタを形成し、他方の基板に対向電極を形成した
液晶表示装置の製造方法において、 前記薄膜トランジスタは、ゲート絶縁膜を介して半導体
薄膜とゲート電極を重ねた積層構造を有し、 該半導体薄膜を一方の基板上に成膜する成膜工程と、 成膜された該半導体薄膜を島状にパタニングして各薄膜
トランジスタの形成に必要な島状領域を設けるパタニン
グ工程と、 各島状領域を被覆するように絶縁膜を堆積する堆積工程
と、 該絶縁膜を介してレーザ光を照射し、各島状領域の形状
変化を抑制しながら各島状領域を構成する半導体薄膜を
結晶化する結晶化工程とを行なうことを特徴とする液晶
表示装置の製造方法。 - 【請求項１０】 前記結晶化工程の後、島状領域の内部
に比べ結晶粒が微細な島状領域の周辺部をエッチングで
除去するエッチング工程を行なうことを特徴とする請求
項９記載の液晶表示装置の製造方法。 - 【請求項１１】 互いに接合した一対の基板の間隙に液
晶を配し、一方の基板に画素電極とこれを駆動する薄膜
トランジスタを形成し、他方の基板に対向電極を形成し
た液晶表示装置の製造方法において、 前記薄膜トランジスタは、ゲート絶縁膜を介して半導体
薄膜とゲート電極を重ねた積層構造を有し、 該半導体薄膜を一方の基板上に成膜する成膜工程と、 成膜された該半導体薄膜を島状にパタニングして各薄膜
トランジスタの形成に必要な島状領域を設けるパタニン
グ工程と、 各島状領域にレーザ光を照射して該半導体薄膜を結晶化
し、各島状領域を結晶粒で満たす結晶化工程と、 島状領域の内部に比べ結晶粒が微細な島状領域の周辺部
をエッチングで除去するエッチング工程とを行なうこと
を特徴とする液晶表示装置の製造方法。 - 【請求項１２】 前記エッチング工程は、少なくとも
０．５μｍの幅で島状領域の周辺部を除去することを特
徴とする請求項１１記載の液晶表示装置の製造方法。 - 【請求項１３】 互いに接合した一対の基板の間隙に液
晶を配し、一方の基板に画素電極とこれを駆動する薄膜
トランジスタを形成し、他方の基板に対向電極を形成し
た液晶表示装置において、 前記薄膜トランジスタは、ゲート絶縁膜を介して半導体
薄膜とゲート電極を重ねた積層構造を一方の基板上に集
積形成したものであり、 前記薄膜トランジスタは、該半導体薄膜を該一方の基板
上に成膜した後、該半導体薄膜を島状にパタニングして
設けた島状領域に形成され、 該半導体薄膜は、該島状領域を被覆するように堆積した
絶縁膜を介してレーザ光を照射し該島状領域の形状変化
を抑制しながら結晶化したものであることを特徴とする
液晶表示装置。 - 【請求項１４】 該半導体薄膜は、島状領域の内部に比
べ結晶粒が微細な島状領域の周辺部がエッチングで除去
されたものであることを特徴とする請求項１３記載の液
晶表示装置。 - 【請求項１５】 互いに接合した一対の基板の間隙に液
晶を配し、一方の基板に画素電極とこれを駆動する薄膜
トランジスタを形成し、他方の基板に対向電極を形成し
た液晶表示装置において、 前記薄膜トランジスタは、ゲート絶縁膜を介して半導体
薄膜とゲート電極を重ねた積層構造を該一方の基板上に
集積形成したものであり、 前記薄膜トランジスタは、該半導体薄膜を該一方の基板
上に成膜した後、該半導体薄膜を島状にパタニングして
設けた島状領域に形成され、 該半導体薄膜は、レーザ光を照射して結晶化し該島状領
域を結晶粒で満たした後、島状領域の内部に比べ結晶粒
が微細な島状領域の周辺部をエッチングで除去したもの
であることを特徴とする液晶表示装置。 - 【請求項１６】 該半導体薄膜は、少なくとも０．５μ
ｍの幅で島状領域の周辺部を除去したものであることを
特徴とする請求項１５記載の液晶表示装置。 - 【請求項１７】 絶縁基板上にエレクトロルミネッセン
ス素子とこれを駆動する薄膜トランジスタを形成したエ
レクトロルミネッセンス表示装置の製造方法において、 前記薄膜トランジスタは、ゲート絶縁膜を介して半導体
薄膜とゲート電極を重ねた積層構造を有し、 該半導体薄膜を絶縁基板上に成膜する成膜工程と、 成膜された該半導体薄膜を島状にパタニングして各薄膜
トランジスタの形成に必要な島状領域を設けるパタニン
グ工程と、 各島状領域を被覆するように絶縁膜を堆積する堆積工程
と、 該絶縁膜を介してレーザ光を照射し、各島状領域の形状
変化を抑制しながら各島状領域を構成する半導体薄膜を
結晶化する結晶化工程とを行なうことを特徴とするエレ
クトロルミネッセンス表示装置の製造方法。 - 【請求項１８】 前記結晶化工程の後、島状領域の内部
に比べ結晶粒が微細な島状領域の周辺部をエッチングで
除去するエッチング工程を行なうことを特徴とする請求
項１７記載のエレクトロルミネッセンス表示装置の製造
方法。 - 【請求項１９】 絶縁基板上にエレクトロルミネッセン
ス素子とこれを駆動する薄膜トランジスタを形成したエ
レクトロルミネッセンス表示装置の製造方法において、 前記薄膜トランジスタは、ゲート絶縁膜を介して半導体
薄膜とゲート電極を重ねた積層構造を有し、 該半導体薄膜を絶縁基板上に成膜する成膜工程と、 成膜された該半導体薄膜を島状にパタニングして各薄膜
トランジスタの形成に必要な島状領域を設けるパタニン
グ工程と、 各島状領域にレーザ光を照射して該半導体薄膜を結晶化
し、各島状領域を結晶粒で満たす結晶化工程と、 島状領域の内部に比べ結晶粒が微細な島状領域の周辺部
をエッチングで除去するエッチング工程とを行なうこと
を特徴とするエレクトロルミネッセンス表示装置の製造
方法。 - 【請求項２０】 前記エッチング工程は、少なくとも
０．５μｍの幅で島状領域の周辺部を除去することを特
徴とする請求項１９記載のエレクトロルミネッセンス表
示装置の製造方法。 - 【請求項２１】 絶縁基板上にエレクトロルミネッセン
ス素子とこれを駆動する薄膜トランジスタを形成したエ
レクトロルミネッセンス表示装置であって、 前記薄膜トランジスタは、ゲート絶縁膜を介して半導体
薄膜とゲート電極を重ねた積層構造を該絶縁基板上に集
積形成したものであり、 前記薄膜トランジスタは、該半導体薄膜を該絶縁基板上
に成膜した後、該半導体薄膜を島状にパタニングして設
けた島状領域に形成され、 該半導体薄膜は、該島状領域を被覆するように堆積した
絶縁膜を介してレーザ光を照射し該島状領域の形状変化
を抑制しながら結晶化したものであることを特徴とする
エレクトロルミネッセンス表示装置。 - 【請求項２２】 該半導体薄膜は、島状領域の内部に比
べ結晶粒が微細な島状領域の周辺部がエッチングで除去
されたものであることを特徴とする請求項２１記載のエ
レクトロルミネッセンス表示装置。 - 【請求項２３】 絶縁基板上にエレクトロルミネッセン
ス素子とこれを駆動する薄膜トランジスタを形成したエ
レクトロルミネッセンス表示装置であって、 前記薄膜トランジスタは、ゲート絶縁膜を介して半導体
薄膜とゲート電極を重ねた積層構造を該絶縁基板上に集
積形成したものであり、 前記薄膜トランジスタは、該半導体薄膜を該絶縁基板上
に成膜した後、該半導体薄膜を島状にパタニングして設
けた島状領域に形成され、 該半導体薄膜は、レーザ光を照射して結晶化し該島状領
域を結晶粒で満たした後、島状領域の内部に比べ結晶粒
が微細な島状領域の周辺部をエッチングで除去したもの
であることを特徴とするエレクトロルミネッセンス表示
装置。 - 【請求項２４】 該半導体薄膜は、少なくとも０．５μ
ｍの幅で島状領域の周辺部を除去したものであることを
特徴とする請求項２３記載のエレクトロルミネッセンス
表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000137555A JP2001320055A (ja) | 2000-05-10 | 2000-05-10 | 薄膜半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000137555A JP2001320055A (ja) | 2000-05-10 | 2000-05-10 | 薄膜半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001320055A true JP2001320055A (ja) | 2001-11-16 |
Family
ID=18645311
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000137555A Pending JP2001320055A (ja) | 2000-05-10 | 2000-05-10 | 薄膜半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001320055A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009258638A (ja) * | 2008-03-25 | 2009-11-05 | Sony Corp | 表示装置の製造方法および表示装置、ならびに薄膜トランジスタ基板の製造方法および薄膜トランジスタ基板 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0350720A (ja) * | 1989-07-18 | 1991-03-05 | Seiko Epson Corp | 多結晶シリコン再結晶化法 |
| JPH07131034A (ja) * | 1993-09-07 | 1995-05-19 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JPH0864836A (ja) * | 1994-08-24 | 1996-03-08 | Sony Corp | 薄膜半導体装置の製造方法 |
| JPH08228006A (ja) * | 1995-02-21 | 1996-09-03 | Semiconductor Energy Lab Co Ltd | 絶縁ゲイト型薄膜半導体装置の作製方法 |
| JPH10125921A (ja) * | 1996-10-17 | 1998-05-15 | Sony Corp | 薄膜トランジスタの製造方法 |
-
2000
- 2000-05-10 JP JP2000137555A patent/JP2001320055A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0350720A (ja) * | 1989-07-18 | 1991-03-05 | Seiko Epson Corp | 多結晶シリコン再結晶化法 |
| JPH07131034A (ja) * | 1993-09-07 | 1995-05-19 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JPH0864836A (ja) * | 1994-08-24 | 1996-03-08 | Sony Corp | 薄膜半導体装置の製造方法 |
| JPH08228006A (ja) * | 1995-02-21 | 1996-09-03 | Semiconductor Energy Lab Co Ltd | 絶縁ゲイト型薄膜半導体装置の作製方法 |
| JPH10125921A (ja) * | 1996-10-17 | 1998-05-15 | Sony Corp | 薄膜トランジスタの製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009258638A (ja) * | 2008-03-25 | 2009-11-05 | Sony Corp | 表示装置の製造方法および表示装置、ならびに薄膜トランジスタ基板の製造方法および薄膜トランジスタ基板 |
| JP4538767B2 (ja) * | 2008-03-25 | 2010-09-08 | ソニー株式会社 | 表示装置の製造方法および表示装置、ならびに薄膜トランジスタ基板の製造方法および薄膜トランジスタ基板 |
| US8034672B2 (en) | 2008-03-25 | 2011-10-11 | Sony Corporation | Method of producing display device, display device, method of producing thin-film transistor substrate, and thin-film transistor substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6599783B2 (en) | Method of fabricating a thin film including a protective layer as a mask | |
| US7442592B2 (en) | Manufacturing a semiconductor device | |
| KR101263726B1 (ko) | 폴리실리콘을 이용한 박막트랜지스터를 포함하는 어레이 기판 및 이의 제조방법 | |
| EP0886319A2 (en) | Method for making a thin film transistor | |
| US20060186415A1 (en) | Thin film semiconductor device, method of manufacturing the same, and display | |
| US7491655B2 (en) | Semiconductor device and method of fabricating the same | |
| KR20020092255A (ko) | 반도체막, 반도체장치 및 이들의 제조방법 | |
| JPH0758339A (ja) | 半導体装置およびその作製方法 | |
| JPH07106594A (ja) | 半導体装置およびその作製方法 | |
| US6727124B2 (en) | Method of manufacturing a TFT using a catalytic element to promote crystallization of a semiconductor film and gettering the catalytic element | |
| JPH10223904A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2011061227A (ja) | 半導体装置 | |
| JP2010098321A (ja) | 半導体装置 | |
| JP3347340B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR101157915B1 (ko) | 폴리실리콘 박막트랜지스터 및 이의 제조방법 및 이를사용한 폴리실리콘 박막트랜지스터기판 | |
| JP3361670B2 (ja) | 半導体装置およびその製造方法 | |
| JP2001320055A (ja) | 薄膜半導体装置及びその製造方法 | |
| JP2000068515A (ja) | 薄膜半導体装置の製造方法 | |
| JP2001320056A (ja) | 薄膜トランジスタの製造方法及び薄膜半導体装置 | |
| JPH0582552A (ja) | 薄膜トランジスタの製造方法 | |
| JP2001156295A (ja) | 半導体装置の作製方法 | |
| JP2002033483A (ja) | 薄膜半導体装置の製造方法 | |
| KR100615202B1 (ko) | 박막 트랜지스터, 박막 트랜지스터를 제조하는 방법 및이를 구비한 평판 디스플레이 소자 | |
| JPH04305939A (ja) | 薄膜トランジスタの製造方法 | |
| KR100683664B1 (ko) | 박막 트랜지스터, 박막 트랜지스터를 제조하는 방법 및이를 구비한 평판 디스플레이 소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061109 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090212 |
|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20090225 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100217 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100223 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100414 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101028 |