TWI433320B - 薄膜電晶體、其製造方法及含此之有機發光二極體顯示裝置 - Google Patents

薄膜電晶體、其製造方法及含此之有機發光二極體顯示裝置 Download PDF

Info

Publication number
TWI433320B
TWI433320B TW098117005A TW98117005A TWI433320B TW I433320 B TWI433320 B TW I433320B TW 098117005 A TW098117005 A TW 098117005A TW 98117005 A TW98117005 A TW 98117005A TW I433320 B TWI433320 B TW I433320B
Authority
TW
Taiwan
Prior art keywords
layer
layer pattern
source
film transistor
thin film
Prior art date
Application number
TW098117005A
Other languages
English (en)
Other versions
TW201001716A (en
Inventor
Eun-Hyun Kim
Jae-Seob Lee
Dong-Un Jin
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of TW201001716A publication Critical patent/TW201001716A/zh
Application granted granted Critical
Publication of TWI433320B publication Critical patent/TWI433320B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Electroluminescent Light Sources (AREA)

Description

薄膜電晶體、其製造方法及含此之有機發光二極體顯示裝置
本發明係關於一種薄膜電晶體(TFT)、其製造方法及含此之有機發光二極體(OLED)顯示裝置，及更特定言之，係關於一種薄膜電晶體(TFT)、其製造方法、及含此之OLED顯示裝置，其可增加通道區域中晶粒大小，在蝕刻方法期間有效保護半導體層的通道區域，及藉由形成蝕刻中止層圖樣及使用雷射結晶非晶形矽層而降低加工成本。
一般，多晶矽層有利地具高場效移動率，可應用於高速操作電路，及可用於構形互補金屬氧化物半導體(CMOS)，使得其常用於形成薄膜電晶體(TFT)的半導體層。此種使用多晶矽層的薄膜電晶體(TFT)一般用於主動陣列液晶顯示器(AMLCD)的主動裝置及主動陣列有機發光二極體(AMOLED)的切換裝置及驅動裝置。
用於顯示裝置的薄膜電晶體(TFT)可分類為上閘極型式薄膜電晶體(TFT)或下閘極型式薄膜電晶體(TFT)。在下閘極型式薄膜電晶體(TFT)，經摻雜非晶形矽層或源極與汲極電極，等，係直接形 成於半導體層，然而，半導體層會在蝕刻經摻雜非晶形矽層或源極與汲極電極期間因餘量蝕刻受損，所以半導體層應為厚的。然而，當半導體層變得較厚時，不僅其製造成本增加，閘極洩漏亦因較厚的半導體層而發生。
為處理此種缺點，蝕刻中止層圖樣可形成於通道區域形成處的半導體層區域。當使用蝕刻中止層圖樣時，蝕刻中止層一般在半導體層圖樣形成之後圖樣化。在此情況，蝕刻中止層圖樣使得遮罩方法的數目與習知方法相較增加一。
此外，用於形成下閘極型式薄膜電晶體(TFT)半導體層的多晶矽層可由照射準分子(或激基複合物)雷射於非晶形矽層而形成以結晶非晶形矽層。此時，在形成蝕刻中止層圖樣形成之前準分子雷射照射於非晶形矽層以執行結晶，然而，當結晶非晶形矽層時維持在足以形成大晶粒的高溫為困難的。此外，準分子雷射使用氣體來源，此使得確保每一個方法的均勻性為因難的及在設備管理及要使用來源需要高成本。
本發明方向為提供一種薄膜電晶體(TFT)、其製造方法、及含此之有機發光二極體(OLED)顯示裝置，其可增加通道區域的晶粒大小，在蝕刻方法期間有效保護半導體層的通道區域，及藉由形成蝕刻中止層圖樣及使用連續波固態雷射結晶非晶形矽層而降低加工成本。
根據本發明具體實施例，薄膜電晶體(TFT)包含：基板；放置於基板上的閘極電極；放置於閘極電極上的閘極絕緣層；放置於閘 極絕緣層上及包含通道區域、源極區域與汲極區域的半導體層圖樣；放置於半導體層圖樣的通道區域及具厚度20至60奈米的蝕刻中止層圖樣；及分別放置於半導體層圖樣的源極與汲極區域的源極與汲極電極。
根據本發明另一具體實施例，薄膜電晶體(TFT)製造方法包含：製造一種基板；形成閘極電極於基板上；形成閘極絕緣層於閘極電極上；形成非晶形矽層於閘極絕緣層上；於預先決定區域的非晶形矽層形成厚度20至60奈米的蝕刻中止層圖樣；照射雷射於整個基板表面以結晶非晶形矽層為多晶矽層；形成源極與汲極電極的金屬層於蝕刻中止層圖樣形成處的整個基板表面；及圖樣化多晶矽層及源極與汲極電極的金屬層。
根據本發明另一具體實施例，有機發光二極體(OLED)顯示裝置包含：基板；放置於基板上的閘極電極；放置於閘極電極上的閘極絕緣層；放置於閘極絕緣層上及包含通道區域、源極區域與汲極區域的半導體層圖樣；源極區域與汲極區域；放置於半導體層圖樣的通道區域及具厚度20至60奈米的蝕刻中止層圖樣；放置於半導體層圖樣的源極與汲極區域的源極與汲極電極；電連接至源極與汲極電極其中一個的第一電極；放置於第一電極及包含發光層的有機層；及放置於有機層的第二電極。
100‧‧‧基板
110‧‧‧緩衝層
120‧‧‧閘極電極
130‧‧‧閘極絕緣層
140、170‧‧‧非晶形矽層
150‧‧‧蝕刻中止層圖樣
160‧‧‧圖樣化多晶矽層
165‧‧‧半導體層圖樣
165a‧‧‧通道區域
165b‧‧‧源極區域
165c‧‧‧汲極區域
175‧‧‧非晶形矽層圖樣
181‧‧‧源極電極
182‧‧‧汲極電極
500‧‧‧絕緣層
510、540‧‧‧電極
520‧‧‧像素定義層
530‧‧‧有機層
505‧‧‧通孔
本發明更完整敘述，及其許多伴隨優點，可更容易了解因為參考下列詳細敘述並相關圖式可更佳了解本發明，圖式中類似參考數字表示相同或類似組件，其中：第1A至1D圖為說明根據本發明示例具體實施例薄膜電晶體(TFT)製造方法的截面視圖；第2圖為當 蝕刻中止層圖樣未形成時及當蝕刻中止層圖樣形成至50、70、200、及350奈米的每一種之厚度時蝕刻中止層圖樣反射率(%)比雷射波長(奈米)的圖；第3圖為說明當雷射照設於非晶形矽層時在未形成蝕刻中止層圖樣的區域及在形成蝕刻中止層圖樣的區域中非晶形矽層內的溫度分布圖；第4A及4B圖說明根據本發明示例具體實施例所形成的多晶矽層的掃瞄電子顯微鏡(SEM)之影像；及第5圖為包含根據本發明示例具體實施例薄膜電晶體(TFT)的有機發光二極體(OLED)顯示裝置的截面視圖。
現在詳細參考本發明具體實施例，其實例示於相關圖式，其中在專利說明書全文類似參考數字表示類似元件。具體實施例說明於下文以藉由參考這些圖式解釋本發明。
第1A至1D圖為根據本發明具體實施例薄膜電晶體(TFT)製造方法的截面視圖。
緩衝層110先形成於例如玻璃或塑膠的基板100如第1A圖所示，緩衝層110可使用化學氣相沉積(CVD)方法或物理氣相沉積(PVD)方法由絕緣層例如氧化矽層或是氮化矽層，或其堆疊層形成。在此時，緩衝層110用於藉由調整熱傳速率以防止在基板100產生的水分或不純物擴散或促使非晶形矽層的結晶。
閘極電極的金屬層(未示出)係形成於緩衝層110，金屬層可為由鋁(Al)或Al合金例如Al-Nd所形成的單層，或是多層(其中Al合金堆疊於Cr或Mo合金上)。金屬層係由光蝕刻方法蝕刻以在對應於要接著形成的半導體層通道區域之部分形成閘極電極120。
閘極絕緣層130係形成於閘極電極120，此處，閘極絕緣層130可為氧化矽層、氮化矽層或其組合。
參考第1B圖，非晶形矽層140係形成於閘極絕緣層130。在此時，非晶形矽層140可由CVD方法或PVD方法形成。
接著蝕刻中止層圖樣150形成於非晶形矽層140上，蝕刻中止層圖樣150具厚度20至60奈米。蝕刻中止層圖樣150可由氧化矽層或氮化矽層形成，及亦可由沉積氧化矽層或氮化矽層及使用光蝕刻方法蝕刻氧化矽層或氮化矽層形成。蝕刻中止層圖樣150係形成以對應於半導體層的通道區域。
接著照射雷射於非晶形矽層140以結晶非晶形矽層140為多晶矽層(第1C圖的160)。雷射較佳為一種連續波固態雷射。準分子雷射使用氣體源，故對每一個方法要獲得均勻性為困難的及在設備管理及要使用來源需要高成本。相反地，在連續波固態雷射的情況，要使用來源為固體故其可半永久地使用，及與準分子雷射相較在設備管理及要使用來源成本遠遠較低。此外，連續波固態雷射具較準分子雷射為高的能量，使得由連續波固態雷射所結晶的多晶矽層的晶粒尺寸為大。當使用連續波固態雷射時，生長晶粒於雷射照射方向為有利的。所以，當照射連續波固態雷射時，較佳為在形成半導體層通道的方向，亦即平行於連接半導體層源極區域及汲極區域的線之方向，照射雷射。
連續波固態雷射可使用Nd：YVO4(釩酸釔)做為固體源，及可為具波長500至550奈米的綠色雷射。連續波固態雷射可以100至300毫米/秒的照射速度及7至10瓦的輸出照射。
第1C及1D圖將於後文討論。
第2圖為當蝕刻中止層圖樣150未形成時及當蝕刻中止層圖樣150形成至50、70、200、及350奈米的每一個之厚度時蝕刻中止層圖樣150反射率(%)比雷射波長(奈米)的圖。此圖伴隨著由氮化矽層所形成的蝕刻中止層圖樣，然而，即使由氧化矽層形成仍顯現類似傾向。
參考第2圖，發現當在雷射波長範圍為500至550奈米蝕刻中止層圖樣150的厚度為70奈米時反射率(%)為最低，亦即，可看見最低反射率的最低厚度為70奈米。
基於上文所提及結果，當蝕刻中止層圖樣150未形成時，及當蝕刻中止層圖樣150形成至50、70、200、及350奈米的每一個厚度時及連續波固態雷射照射於非晶形矽層140以執行結晶，經結晶多晶矽層中的晶粒尺寸傾向於與反射率成反比，亦即，當反射率為低時，蝕刻中止層圖樣150包含許多自雷射照射的熱以使得放置於圖樣下方的多晶矽層晶粒尺寸增加，及當反射率為高時，包含較少自雷射照射的熱以使得放置於圖樣下方的多晶矽層晶粒尺寸減少。然而，當厚度為70奈米，反射率變為最低，但非晶形矽層140吸收過多能量而受損，所以，蝕刻中止層圖樣150的較佳厚度為具不會損傷非晶形矽層140的最適反射率之厚度，例如，具反射率約5至20%的厚度。此外，即使在該反射率範圍，最小厚度範圍為20至60奈米。
根據本發明，在蝕刻中止層圖樣150形成之後，照射雷射於非晶形矽層140以結晶非晶形矽層140為多晶矽層(第1C圖的160)。
第3圖為說明當雷射照設於非晶形矽層140時在未形成蝕刻中止層圖樣150的區域(b)與(c)及在形成蝕刻中止層圖樣150的區域(a)非晶形矽層140內的溫度分布圖。參考第3圖，非晶形矽層140到達部份融化發生於蝕刻中止層圖樣150未形成的區域(b)與(c)的溫度，亦即，對應於半導體層圖樣源極區域及汲極區域的區域。在此溫度結晶的多晶矽層具晶粒0.5至2微米。
相反地，蝕刻中止層150用於包含自雷射發射的熱於形成蝕刻中止層圖樣150的區域(a)，亦即，對應於半導體層圖樣的通道區域之區域，使得非晶形矽層140可到達較於完全融化發生處(對應於蝕刻中止層圖樣150未形成的區域)的溫度為高的溫度。在該溫度結晶的多晶矽層的晶粒尺寸可為1至10微米，亦即，為在區域(b)與(c)的晶粒尺寸至少兩倍。在此時，晶粒尺寸可依據蝕刻中止層圖樣150的厚度而不同。例如，當蝕刻中止層圖樣150具厚度等於或大於20奈米及小於40奈米時，晶粒尺寸可等於或大於1微米及小於5微米，及當蝕刻中止層圖樣150具厚度40至60奈米時，晶粒尺寸可為5至10微米。
當晶粒尺寸為5至10微米時，其尺寸足夠大可形成通道區域於一個晶粒，亦即，可形成通道區域且在通道區域沒有晶粒邊界，所以，較佳為形成蝕刻中止層圖樣150至40至60奈米的厚度，因為其增強薄膜電晶體(TFT)的性質。
第4A圖說明根據本發明示例具體實施例所形成的多晶矽層的掃瞄電子顯微鏡(SEM)影像。雷射為具波長532奈米及使用固體源Nd：YVO4的連續波固態綠色雷射，輸出為7.5瓦，照射速度為100毫米/秒，及照射方向為自右至左。
第4A圖對應於一種當蝕刻中止層圖樣150具30奈米厚度的情況，發現在蝕刻中止層圖樣150未形成於非晶形矽層140上的區域(1)晶粒尺寸為約0.5微米，然而在蝕刻中止層圖樣150形成於非晶形矽層140上的區域(2)晶粒尺寸為2微米。
此外，第4B圖對應於一種當蝕刻中止層圖樣150具50奈米厚度的情況，發現在蝕刻中止層圖樣150未形成於非晶形矽層140上的區域(1)晶粒尺寸為約0.5微米，然而在蝕刻中止層圖樣150形成於非晶形矽層140上的區域(2)晶粒尺寸為8微米。
此外，參考第4A及4B圖，發現在蝕刻中止層圖樣150形成的區域2晶粒在自右至左的方向生長，其為與雷射照射的方向相同的方向。
此外，在本發明於蝕刻中止層圖樣150形成之後雷射照射於非晶形矽層140以結晶非晶形矽層140，使得雷射亦照射於蝕刻中止層圖樣150。當雷射照射於蝕刻中止層圖樣150，蝕刻中止層圖樣150整個部份熟化以具在後序蝕刻方法中相關於NH4F及HF以6：1的比例混合的蝕刻溶液在使用電漿的乾蝕刻或是使用蝕刻劑的溼蝕刻中蝕刻幾乎不會發生的性質(例如，在照射雷射前蝕刻中止層圖樣具200奈米/分鐘的蝕刻選擇性)，然而，在雷射照射於蝕刻中止層圖樣之後相關於蝕刻溶液，具0至1奈米/分鐘的非常低蝕刻選擇性。所以，當蝕刻中止層圖樣150形成之後照射雷射，蝕刻中止層圖樣150可具幾乎不允許蝕刻發生的經改變性質以由此在後續蝕刻方法有效地保護半導體層。
參考第1C圖，使用n或p-形式不純物摻雜的非晶形矽層170可形成 於基材100整個表面(蝕刻中止層圖樣150於此形成)。此時，磷(P)及硼(B)較佳為分別用做n-形式及p-形式不純物。
參考第1D圖，圖樣化多晶矽層160及經摻雜非晶形矽層170以形成多晶矽層160為半導體層圖樣165，及經摻雜非晶形矽層170係形成為以n或p-形式不純物摻雜的非晶形矽層圖樣175。根據本發明，多晶矽層160及經摻雜非晶形矽層170係使用一個遮罩圖樣化，使得與個別圖樣化多晶矽層160及經摻雜非晶形矽層170的習知方法相較遮罩方法的數目可減少一，使得與未形成蝕刻中止層圖樣150的情況相較遮罩方法的數目不會增加，即使蝕刻中止層圖樣150形成。
根據第3及4圖及相關敘述，於半導體層圖樣165內在對應於蝕刻中止層圖樣150未形成的區域之區域，亦即，源極及汲極區域165b及165c，晶粒尺寸為0.5至2微米，及於對應於蝕刻中止層圖樣150形成的區域之區域，亦即，通道區域165a，晶粒尺寸為1至10微米。
當蝕刻中止層圖樣150具厚度40至60奈米時，通道區域165a的晶粒尺寸可為5至10微米。在此時，晶粒邊界不存在於通道區域165a內。此外，較佳為照射雷射以使得晶粒在平行於連接源極區域165b及汲極區域165c的線的方向生長於通道區域165a。
要連接至源極及汲極區域165b及165c的源極及汲極電極之金屬層接著形成於經摻雜非晶形矽層圖樣175，其接著藉由光蝕刻圖樣化以形成源極及汲極電極181及182，其電連接至半導體層圖樣165的源極及汲極區域165b及165c。源極及汲極電極181及182可 由Mo、Cr、W、MoW、Al、Al-Nd、Ti、TiN、Cu、Mo合金、Al合金及Cu合金所組成族群選出的一個所形成。
在本具體實施例多晶矽層160及經摻雜非晶形矽層170係使用一個遮罩圖樣化，然而，當經摻雜非晶形矽層170未形成時，多晶矽層160及源極及汲極電極的金屬層可使用一個遮罩圖樣化。
第5圖為包含根據本發明示例具體實施例薄膜電晶體(TFT)的有機發光二極體(OLED)顯示裝置的截面視圖。參考第5圖，絕緣層500形成於包含根據本發明示例具體實施例薄膜電晶體(TFT)的基材100整個表面，絕緣層500可由自包含氧化矽層、氮化矽層及玻璃上矽的無機層所選出的一個或是自包含聚醯亞胺、苯並環丁烯系列樹脂及丙烯酸酯的有機層所選出的一個形成。此外，絕緣層可以無機及有機層的堆疊結構形成。
蝕刻絕緣層500以形成露出汲極電極182(或源極電極181)的通孔505，形成第一電極510以經由通孔505連接至源極及汲極電極181及182中的任一個。第一電極510可為陽極或陰極，當第一電極510為陽極時，陽極可由氧化銦錫(ITO)、氧化銦鋅(IZO)及氧化銦錫鋅(ITZO)其中一個所製造的透明傳導層所形成。當第一電極為陰極時，陰極可由Mg、Ca、Al、Ag、Ba或其合金形成。
具開口以露出一部分第一電極510表面的像素定義層520接著形成於第一電極510b，及包含發光層的有機層530形成於經露出第一電極510，有機層530可進一步包含由電洞注入層、電洞傳送層、電洞阻擋層、電子阻擋層、電子注入層及電子傳送層所組成族群選出的至少一個。第二電極540接著形成於有機層530，第二電極 540為一種陰極當第一電極510為陽極時，及為一種陽極當第一電極510為陰極時。
根據本發明，提供一種薄膜電晶體(TFT)、其製造方法，及含此之OLED顯示裝置，其可增加通道區域的晶粒大小，在蝕刻方法期間有效保護半導體層的通道區域，及藉由形成蝕刻中止層圖樣及使用連續波固態雷射結晶非晶形矽層而降低加工成本。
雖然本發明已參考其特定示例具體實施例敘述，熟知該技藝者可了解可對本發明進行種種修改及變更而不偏離在所附申請專利範圍，及其相當，所定義的本發明精神及意旨。
100‧‧‧基板
110‧‧‧緩衝層
120‧‧‧閘極電極
130‧‧‧閘極絕緣層
150‧‧‧蝕刻中止層圖樣
165‧‧‧半導體層圖樣
165a‧‧‧通道區域
165b‧‧‧源極區域
165c‧‧‧汲極區域
175‧‧‧非晶形矽層圖樣
181‧‧‧源極電極
182‧‧‧汲極電極

Claims (19)

  1. 一種薄膜電晶體(TFT)，其包含：一基板；放置於該基板上的一閘極電極；放置於該閘極電極上的一閘極絕緣層；放置於該閘極絕緣層上的一半導體層圖樣，該半導體層圖樣包含一通道區域、一源極區域與一汲極區域；放置於該半導體層圖樣的該通道區域的一蝕刻中止層圖樣，該蝕刻中止層圖樣具有厚度20至60奈米；及分別放置於該半導體層圖樣的該源極與汲極區域的源極與汲極電極。
  2. 如申請專利範圍第1項的薄膜電晶體(TFT)，其中該蝕刻中止層圖樣係具有厚度40至60奈米。
  3. 如申請專利範圍第1項的薄膜電晶體(TFT)，其中形成該半導體層圖樣的該通道區域的晶粒尺寸係為1至10微米，且形成該源極與汲極區域的晶粒尺寸係為0.5至2微米。
  4. 如申請專利範圍第2項的薄膜電晶體(TFT)，其中形成該半導體層圖樣的該通道區域的晶粒尺寸係為5至10微米，且形成該源極與汲極區域的晶粒尺寸係為0.5至2微米。
  5. 如申請專利範圍第4項的薄膜電晶體(TFT)，其中晶粒邊界係不存在於該通道區域。
  6. 如申請專利範圍第1項的薄膜電晶體(TFT)，其中在該半導體層圖 樣的該通道區域的晶粒係在平行於連接該源極區域及該汲極區域的線的方向生長。
  7. 如申請專利範圍第1項的薄膜電晶體(TFT)，其中該蝕刻中止層圖樣係由氮化矽層或氧化矽層所形成。
  8. 如申請專利範圍第1項的薄膜電晶體(TFT)，其中該蝕刻中止層圖樣對於NH4F及HF以6：1的比例混合的溶液係具有0至1奈米/分鐘的蝕刻選擇性。
  9. 如申請專利範圍第1項的薄膜電晶體(TFT)，其進一步包含：以n或p-形式不純物摻雜的一非晶形矽層圖樣，該非晶形矽層圖樣放置於該半導體層的該源極與汲極區域及該源極與汲極電極之間。
  10. 一種製造一薄膜電晶體的方法，其包含：製備一基板；形成一閘極電極於該基板上；形成一閘極絕緣層於該閘極電極上；形成一非晶形矽層於該閘極絕緣層上；形成厚度為20至60奈米之一蝕刻中止層圖樣於該非晶形矽層的一預先決定區域上；將雷射照射於該基板的整個表面，以結晶該非晶形矽層而形成一多晶矽層；將用於形成源極與汲極電極的一金屬層形成於該基板的整個表面，而該蝕刻中止層圖樣形成於該基板；及圖樣化該多晶矽層及該金屬層，以形成源極與汲極電極。
  11. 如申請專利範圍第10項的方法，其中該雷射係為一連續波固態雷射。
  12. 如申請專利範圍第11項的方法，其中該連續波固態雷射係使用Nd：YVO4(釩酸釔)做為一固體源，且該連續波固態雷射係為具有波長500至550奈米的一連續波固態綠色雷射。
  13. 如申請專利範圍第11項的方法，其中該連續波固態雷射係在平行於連接該多晶矽層的一源極區域及一汲極區域的線的方向照射。
  14. 如申請專利範圍第10項的方法，其中形成該源極及汲極電極的該多晶矽層及該金屬層的圖樣化係包含使用一遮罩。
  15. 如申請專利範圍第10項的方法，其中當該雷射係照射於該基板的整個表面以結晶化該非晶形矽層時，對應於形成有該蝕刻中止層圖樣的區域的該非晶形矽層的溫度較對應於未形成有該蝕刻中止層圖樣的區域的該非晶形矽層的溫度為高。
  16. 如申請專利範圍第10項的方法，其中以該雷射照射的該蝕刻中止層圖樣對於NH4F及HF以6：1的比例混合的蝕刻溶液係具0至1奈米/分鐘的蝕刻選擇性。
  17. 如申請專利範圍第10項的方法，其進一步包含：在形成該多晶矽層後，於形成該蝕刻中止層圖樣之該基板的整個表面上，形成摻雜n或p-形式不純物的非晶形矽層，並且圖樣化該多晶矽層與該摻雜n或p-形式不純物的非晶形矽層。
  18. 如申請專利範圍第17項的方法，其中該多晶矽層及該摻雜n或p-形式不純物的非晶形矽層之該圖樣化係包含使用一遮罩。
  19. 一種有機發光二極體(OLED)顯示裝置，其包含：一基板；放置於該基板上的一閘極電極；放置於該閘極電極上的一閘極絕緣層；放置於該閘極絕緣層上的一半導體層圖樣，該半導體層圖樣包含一通道區域、一源極區域與一汲極區域； 放置於該半導體層圖樣的該通道區域的一蝕刻中止層圖樣，該蝕刻中止層圖樣具有20至60奈米的厚度；放置於該半導體層圖樣的該源極與汲極區域的源極與汲極電極；電連接至該源極與汲極電極其中一個的一第一電極；放置於該第一電極及包含一發光層的一有機層；及放置於該有機層的一第二電極。
TW098117005A 2008-05-26 2009-05-22 薄膜電晶體、其製造方法及含此之有機發光二極體顯示裝置 TWI433320B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080048737A KR100982311B1 (ko) 2008-05-26 2008-05-26 박막트랜지스터, 그의 제조방법 및 이를 포함하는유기전계발광표시장치

Publications (2)

Publication Number Publication Date
TW201001716A TW201001716A (en) 2010-01-01
TWI433320B true TWI433320B (zh) 2014-04-01

Family

ID=41341422

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098117005A TWI433320B (zh) 2008-05-26 2009-05-22 薄膜電晶體、其製造方法及含此之有機發光二極體顯示裝置

Country Status (4)

Country Link
US (1) US8283671B2 (zh)
JP (1) JP5280222B2 (zh)
KR (1) KR100982311B1 (zh)
TW (1) TWI433320B (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8945981B2 (en) 2008-07-31 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI495108B (zh) * 2008-07-31 2015-08-01 Semiconductor Energy Lab 半導體裝置的製造方法
KR20180128990A (ko) 2009-09-16 2018-12-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101082254B1 (ko) * 2009-11-04 2011-11-09 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
JP5688223B2 (ja) * 2010-02-03 2015-03-25 三菱電機株式会社 薄膜トランジスタ、半導体装置、及び薄膜トランジスタの製造方法
US9142804B2 (en) * 2010-02-09 2015-09-22 Samsung Display Co., Ltd. Organic light-emitting device including barrier layer and method of manufacturing the same
JP5629480B2 (ja) * 2010-03-15 2014-11-19 株式会社ジャパンディスプレイ 薄膜トランジスタとその製造方法と電気光学装置と電子機器
CN102655165B (zh) 2011-03-28 2015-04-29 京东方科技集团股份有限公司 一种非晶氧化物薄膜晶体管及其制作方法、显示面板
WO2013005250A1 (ja) * 2011-07-05 2013-01-10 パナソニック株式会社 薄膜トランジスタおよびその製造方法ならびに表示装置
WO2013018123A1 (ja) * 2011-07-29 2013-02-07 パナソニック株式会社 薄膜トランジスタ及びその製造方法
WO2013018126A1 (ja) * 2011-07-29 2013-02-07 パナソニック株式会社 薄膜トランジスタ及びその製造方法
KR20130136063A (ko) 2012-06-04 2013-12-12 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
KR20150010065A (ko) * 2013-07-18 2015-01-28 삼성디스플레이 주식회사 산화물 반도체 소자의 제조 방법 및 산화물 반도체 소자를 포함하는 표시 장치의 제조 방법
CN103456795A (zh) * 2013-09-02 2013-12-18 合肥京东方光电科技有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置
US9136355B2 (en) * 2013-12-03 2015-09-15 Intermolecular, Inc. Methods for forming amorphous silicon thin film transistors
US9614036B2 (en) * 2014-08-20 2017-04-04 Shenzhen China Star Optoelectronics Technology Co., Ltd Manufacture method of TFT substrate and sturcture thereof
KR20160063515A (ko) * 2014-11-26 2016-06-07 삼성디스플레이 주식회사 트랜지스터, 이를 구비한 유기발광 표시장치, 및 유기발광 표시장치 제조방법
CN105845693A (zh) * 2016-03-28 2016-08-10 深圳市华星光电技术有限公司 薄膜晶体管、薄膜晶体管的制备方法及液晶显示面板
CN109417099A (zh) * 2016-04-25 2019-03-01 堺显示器制品株式会社 薄膜晶体管、显示装置和薄膜晶体管制造方法
KR102584959B1 (ko) * 2016-08-31 2023-10-06 엘지디스플레이 주식회사 표시장치
CN106847837B (zh) * 2017-04-26 2020-01-10 京东方科技集团股份有限公司 一种互补型薄膜晶体管及其制作方法和阵列基板
WO2022133631A1 (en) * 2020-12-21 2022-06-30 Boe Technology Group Co., Ltd. Thin film transistor, display apparatus, and method of fabricating thin film transistor
KR20230063432A (ko) * 2021-11-02 2023-05-09 엘지디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 표시장치

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0862628A (ja) * 1994-08-16 1996-03-08 Toshiba Corp 液晶表示素子およびその製造方法
JP3402030B2 (ja) * 1995-11-10 2003-04-28 ソニー株式会社 薄膜半導体装置製造方法
JP3424891B2 (ja) * 1996-12-27 2003-07-07 三洋電機株式会社 薄膜トランジスタの製造方法および表示装置
JPH10326748A (ja) * 1997-05-26 1998-12-08 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
JP3942699B2 (ja) * 1997-08-29 2007-07-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4175437B2 (ja) * 1997-09-16 2008-11-05 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP3638926B2 (ja) * 2001-09-10 2005-04-13 株式会社半導体エネルギー研究所 発光装置及び半導体装置の作製方法
TW546853B (en) * 2002-05-01 2003-08-11 Au Optronics Corp Active type OLED and the fabrication method thereof
TW200503061A (en) * 2003-06-30 2005-01-16 Adv Lcd Tech Dev Ct Co Ltd Crystallization method, crystallization apparatus, processed substrate, thin film transistor and display apparatus
JP4578877B2 (ja) * 2003-07-31 2010-11-10 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP2005136138A (ja) * 2003-10-30 2005-05-26 Sony Corp 薄膜半導体装置の製造方法、薄膜半導体装置、表示装置の製造方法、および表示装置
KR100585873B1 (ko) 2003-11-03 2006-06-07 엘지.필립스 엘시디 주식회사 폴리실리콘 액정표시소자 및 그 제조방법
TWI256515B (en) 2004-04-06 2006-06-11 Quanta Display Inc Structure of LTPS-TFT and fabricating method thereof
JP2006019527A (ja) 2004-07-01 2006-01-19 Dainippon Printing Co Ltd 多結晶シリコン薄膜の製造方法、薄膜トランジスタの製造方法、及びシリコン薄膜付き基板
KR100624430B1 (ko) 2004-07-21 2006-09-19 삼성전자주식회사 다결정 실리콘 제조방법
KR101051004B1 (ko) * 2004-12-01 2011-07-26 엘지디스플레이 주식회사 두 가지 타입의 박막트랜지스터를 포함하는액정표시장치용 어레이기판 및 그 제조방법
JP4954495B2 (ja) 2005-04-27 2012-06-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4200458B2 (ja) * 2006-05-10 2008-12-24 ソニー株式会社 薄膜トランジスタの製造方法
KR20080010781A (ko) * 2006-07-28 2008-01-31 삼성전자주식회사 박막 트랜지스터 제조방법
JP2008085091A (ja) * 2006-09-28 2008-04-10 Sony Corp 薄膜トランジスタの製造方法、薄膜トランジスタ、および表示装置

Also Published As

Publication number Publication date
JP2009290192A (ja) 2009-12-10
US20090289258A1 (en) 2009-11-26
JP5280222B2 (ja) 2013-09-04
TW201001716A (en) 2010-01-01
KR100982311B1 (ko) 2010-09-15
US8283671B2 (en) 2012-10-09
KR20090122774A (ko) 2009-12-01

Similar Documents

Publication Publication Date Title
TWI433320B (zh) 薄膜電晶體、其製造方法及含此之有機發光二極體顯示裝置
JP4577114B2 (ja) 薄膜トランジスタの製造方法および表示装置の製造方法
US8535975B2 (en) Organic light emitting diode display and method for manufacturing the same
JP5301971B2 (ja) 薄膜トランジスタ、その製造方法、及びこれを含む有機電界発光表示装置
US20130330868A1 (en) Organic light emitting diode display device and method of manufacturing the same
WO2015188594A1 (zh) 多晶硅层及显示基板的制备方法、显示基板
WO2013118233A1 (ja) 薄膜半導体装置の製造方法及び薄膜半導体装置
WO2017070868A1 (zh) N型tft的制作方法
US20080142808A1 (en) Thin film transistor and fabrication method thereof
JP2010145984A (ja) 有機電界発光表示装置及びその製造方法
US9685326B2 (en) Method of manufacturing a polysilicon (poly-Si) layer
JP2007220918A (ja) レーザアニール方法、薄膜半導体装置及びその製造方法、並びに表示装置及びその製造方法
US9236254B2 (en) Substrate having thin film and method of thin film formation
US20130015453A1 (en) Display device, thin-film transistor used for display device, and method of manufacturing thin-film transistor
KR100867921B1 (ko) 박막 트랜지스터의 제조방법
JP2002110542A (ja) Ｓｉ系半導体薄膜の製造方法、薄膜トランジスタ
KR102026823B1 (ko) 다결정 실리콘층의 제조 방법, 상기 다결정 실리콘층의 제조 방법을 포함하는 유기 발광 표시 장치의 제조 방법, 및 그 제조 방법에 의해 제조된 유기 발광 표시 장치
KR100700011B1 (ko) 박막트랜지스터의 제조방법 및 그에 의해 제조된박막트랜지스터를 구비하는 평판표시장치
KR100700496B1 (ko) 박막 트랜지스터 및 이를 이용한 유기전계발광표시장치
JP2003197630A (ja) 薄膜トランジスタと表示装置およびその製造方法
JP2010245257A (ja) 半導体装置及びその製造方法