TW497208B - Methods of fabricating capacitors including Ta2O5 layers in a chamber including changing a Ta2O5 layer to heater separation or chamber pressure - Google Patents

Methods of fabricating capacitors including Ta2O5 layers in a chamber including changing a Ta2O5 layer to heater separation or chamber pressure Download PDF

Info

Publication number
TW497208B
TW497208B TW090111830A TW90111830A TW497208B TW 497208 B TW497208 B TW 497208B TW 090111830 A TW090111830 A TW 090111830A TW 90111830 A TW90111830 A TW 90111830A TW 497208 B TW497208 B TW 497208B
Authority
TW
Taiwan
Prior art keywords
temperature
layer
patent application
heater
item
Prior art date
Application number
TW090111830A
Other languages
English (en)
Inventor
Ki-Yeon Park
Heung-Soo Park
Young-Wook Park
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Application granted granted Critical
Publication of TW497208B publication Critical patent/TW497208B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02296Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02296Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

497208 A7 _____ B7 五、發明説明(1 ) 發明領域 本發明大致關於積體電路之製造,較特別的是製造積體 電路内電容器之方法。 發明背景 具有一咼介電常數之Ta2〇5層已研究做爲容量i GB以上之 動悲隨機存取記憶體(DRAM)中之電容哭之下一代介電質, 丁心〇5層必須具有改善之漏電流特徵以及改善之熱電阻。 大體上’ Ta2〇5層可以利用高溫化學氣體沉積(cvD)且以
Ta(OC2H5)5及〇2做爲源氣體而製成,諸源氣體可導入雜質 例如碳(C)或水於Ta2〇5層内,而增加丁“ο;層之漏電流。此 外,若Τα,Ο5層在製成後仍呈非晶狀態,漏電流會進一步增 加。 減少Ta2〇5層内漏電流及改善該層性質之一般方法可包含 以下步驟:製成Ta2〇5層;利用一低溫氧化退火製程供給不 足I氧於Ta2〇5層内而固化Τ&2〇5層;及利用氧氣環境内之 向溫加熱及去除Ta2〇5層内之雜質以結晶τ~〇5層。 利用一低溫氧化退火製程而固化τ~〇5層係可利用…或 uv-o3實施,固化機構可爲以下者:〇3利用輻射而分離成 〇2及〇(單一氧原子),分離之單一氧原子可穿過丁 a2〇5層及 附著於一懸擺之钽結合處。在高溫uv_〇3退火製程中,…之 固化效應減低,而因鬲溫效應所致之固化可增加。由於利 用〇3或uv-〇3之低溫氧化退火製程之目的可以改善使用
Ta2〇D-層心電容器中之漏電流特徵,因此製程較佳爲在適當 之流體溫度範圍内實施。 本紙張尺度適用中國國家標準(CNS) A4規‘(210X297公£5-" - 497208 A7 B7 五、發明説明(2 ) 可知的是,Ta205層可藉由曝露於大約720°C溫度而結晶 ,因此,結晶Ta205層之高溫加熱製程較佳爲在高於720°C 之溫度實施。 當使用UV-03之退火製程係以一高於Ta205層結晶溫度之 溫度實施時,過度氧化即發生於Ta205層及一底電極之間, 且該層之靜電容量減少至其原有値之一半以下。因此,爲 了抑制過度氧化及增進〇3之固化效應,UV-03之退火製程可 以低於Ta2Ο5層結晶溫度之溫度貫施’且Ta2Ο5層之結晶可 在一高於或等於Ta205層結晶溫度之溫度實施。 一般單一晶圓機可使用一電阻式加熱器(即加熱器),惟 ,利用加熱器改變晶圓溫度卻相當費時,增加了晶圓之製 造時間。例如,爲了使用同一加熱器實施低溫氧化退火製 程及高溫加熱製程於Ta205層上,加熱器溫度針對Ta205層 之低溫氧化退火製程而維持於一適當溫度,例如< 500°C。 隨後加熱器溫度上昇,以昇高晶圓溫度至一高於或等於結 晶溫度(720°C)之溫度,以實施高溫加熱製程。自低溫氧化 退火製程改變晶圓溫度至結晶製程溫度所需之時間爲數十 秒。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 吾人已知利用不同晶圓機實施低溫氧化退火製程及結晶 製程,例如低溫氧化退火製程可使用一電阻式加熱器而實 施於一晶圓型裝置中,高溫結晶製程則以隔離式熔爐型裝 置利用乾燥氧氣退火而實施。 使用一隔離式熔爐實施高溫結晶製程需花費30分鐘至一 小時,再者,若在結晶Ta205層之前及之後昇降溫度所需之 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 497208 經濟部中央標準局員工消費合作社印製 A7 ~ ---------B7 五、發明説明(3 ) "~~' — 時間增加,則需用四小時實施高溫結晶製程,因此,高溫 《預算增加而晶圓之輸出量減少,製程之複雜度亦增加。 發明概1 、本發明〈實施例係提供製造含有Ta办介電質層之電容器 〈万法’包括改變晶圓與加熱器間之隔離或製程反應室壓 2,關於諸實施例,一 Τα"5層可維持在一低於Ta2〇5層結 晶溫度之第一溫度,相對於加熱器之製程反應室内丁心〇5層 位置及製程反應罜内壓力至少一者係經改變以昇高丁心…層 之溫度至大約結晶溫度。 在本發明之一些實施例中,丁心〇5層係在製程反應室内之 第一位置,即隔離於加熱器一第一距離,Ta2〇5層自第一 位置移動至製程反應室内之一第二位置,即隔離於加熱器 一第二距離且小於第一距離。在本發明之一些實施例中, 第一距離大約2毫米,及第二距離小於大約1毫米。 在本發明之一些貫施例中,Ta2〇5層係在製程反應室内之 一第一位置,即隔離於加熱器一第一距離,τ〜〇5層自第一 位置移動至製程反應室内之一第二位置,即隔離於加熱器 第一距離且大於第一距離,Ta2〇5層自第二位置移動至製 考王反應室内之一第三位置,即隔離於加熱器一第三距離且 小於第一距離。 在本發明之一些實施例中,該加熱進一步包含在製程 反應室内之〇3或UV-O3環境中加熱Ta2〇5層至一低於大約 6 5 0 C之溫度。在* —些貫施例中,該改變進^一步包含在氧 、氧化氮(N2〇)、氮、氬或氦環境中加熱Ta205層至一高 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) (請先閲讀背面之注意事項再填寫本頁) 裝· 訂 ·線 經濟部中央標準局員工消費合作社印製 例 497208 五、發明説明(4 於大約75(TC之溫度。 在^發明足一些實施例中,該改變包含增加製程反應室 内足壓力,在本發明之一些實施例中,第一壓力大約ι 〇托 ’而第二壓力大約300托。 ,本發明之一些實施例中,Ta2〇5層係在製程反應室内之 一第一位置,即隔離於加熱器一第一距離,丁心…層自第一 位,移動至製程反應室内之一第二位置,即隔離於加熱器 一第一距離且小於第一距離,及在製程反應室内增加第一 壓力至第二壓力。 在本發月之些貫訑例中,該加熱進一步包含移動丁心〇5 層至製程反應室内之一第二位置,即隔離於加熱器一第一 距離,及隨著第一位置處之溫度昇高而將丁说層移離加鼽 器。 選^簡單説明 圖1係一垂直方向之截面圖,簡示一製程反應室之實施 例。 圖2係-圖表,説明依本發明所示使用—電阻式加熱器而 改變晶圓溫度。 圖3係一圖表,説明本發明晶圓溫度做爲晶圓與電阻式加 熱器之間隔離距離之函數。 圖4係一圖表,説明本發明晶圓溫度做爲含有晶圓之一製 程反應室内之壓力之函數。 圖5A至5F係截面圖,説明本發明製造電容器方法之實 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公廣 (請先閱讀背面之注意事項再填寫本頁)
五、發明説明(5 圖6A至6B係截面圖, m ^ 明提供本發明晶圓盥一階紡、 弟-及第二隔離距離之 I 級〈間 ^反應罜實施例。 圖7係截面·圖,說明本發 做爲本右曰n、 吕有a2〇5層之晶圓溫度輪廂 馬3有印固〈反應室内壓力之函數。 麻 圖8係目表,説明本發明電容哭余〜、中 Λ乃私奋斋只犯例乏電力特徵。 之詳細説明 • h明現在將參考g己合圖式詳述於後,圖中揭示本發 貝她例,惟,本發明可眚 i / 多種不同型 <,而不應視爲 限制於又内…例,諸實施例係用於使本文得以完備, 且使本發明I巳圍得爲習於此技者明瞭。圖式中,諸層及區 之厚度爲求清楚而予以誇大。可以瞭解的是,當一:件; 如-層、區或基材係在另—元件”之上,,時,其可直接在另 -兀件上或使用中間元件,目中相同編號係指相同元件。 圖1係垂直方向之截面簡示圖,揭示一氣體製程裝置之結 構,其可用於本發明製成電容器之方法實施例中。如圖i所 π,一 CVD裝置可取自曰本東京市之T〇ky〇 Electr⑽有限公 司,其包括一灑水頭21於一製程反應室12之頂部上,可供 給一製程氣體至製程反應室12。灑水頭21包括複數孔2 1&於 其一底表面上,且相對立於待處理之積體電路晶圓W,及 可依平行下流方式提供一製程氣體。 一排氣管22係連接於製程反應室12之底部,製程反應室 12内可利用一連接於排氣管22之眞空泵23而維持一預定之 眞空度 殼體13提供於製程反應室12之底部,且相對立於灑水 -8- 本紙張尺度適用中國國家標準(CNS) A4规格(210X 297公爱) 經濟部中央標準局員工消費合作社印裝 497208 A7 —---—_________ B7 五 '發明説明(6 ) ~' 一 頭21 ’殼體13包括一上符泌i^ , 上同形邵32且具有一階級31供晶圓w 女裝於其上。一加熱器14,例如電阻式加熱器,係設於殼 體13之上筒形部32内之階級31下方。二電力饋送線…、 15b係連接於加熱$ 14 ’以及連接於製程反應室12外之電力 源25。加熱為144溫度可利用一熱電偶16測量,熱電偶連 接於加熱态14,以及連接於製程反應室12外之溫度控制器 62 〇 一供給管43可供給惰性氣體至殼體13内,一排氣管44則 用於自殼體13内去除惰性氣體,殼體13之上筒形部32包括 孔73,係自上筒形邵32之頂表面連通至底表面。三牧銷75( 圖1中僅tf二枚銷)固定於一環形揚昇板74,銷乃通過孔73 ’以利相對於階級31之安裝表面而在第一位置伸出孔73, 及在第二位置縮回孔73。揚昇板74係連接於一驅動構件77 之軸76,驅動構件可上下移動。 在本發明方法之一些實施例中,.一 Ta2〇5層係藉由實施一 低溫氧化製程提供補充氧至製程反應室12以固化Ta2〇5層, 及一高溫加熱製程使用相同於圖1所示晶圓型裝置以結晶 Ta2〇5層而製成,低溫氧化製程之實施溫度低於層之 結晶溫度,高溫加熱製程則在臭氧(〇3)以外之氣體中實施, 而晶圓之溫度昇高。 大體上本發明人瞭解製程反應室12内位置之溫度係相關 於加熱器14與製程反應室12内位置之間之一隔離距離,特 別是相隔於加熱器14 一大段距離之製程反應室12内位置測 得之溫度係較低於相隔於加熱器Η —小段距離之位置測得 -9 - (請先閱讀背面之注意事項再填寫本頁) -裝 訂 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) A7 ________B7 五、發明説明(7 ) <溫度。例如,在本發明之一些實施例中,加熱器14可在 =於加熱器14 一小段距離之製程反應室12内第一位置處 ,持第一溫度,據此,相隔於加熱器14 一段大於該小段距 離之第二位置之溫度即低於第一溫度。 母在本發明之貫施例中’晶圓溫度可藉由改變加熱器14及 曰曰,或階級31間之隔離距離而改變,再者,加熱器14輸出 j具貝又化不品改绫晶圓溫度。晶圓可放置於一相隔於加 熱器14第一距離之第一位置處維持晶圓於第一溫度,晶圓 可移向加熱器14至一小於第一距離之第二距離之第二位置 處,以增加晶圓溫度。 、依圖1所不,加熱益丨4及晶圓之間之隔離距離可藉由改變 銷位置而調整,例如隔離距離可藉由將銷進一步伸出 孔73而增加,隔離距離可藉由將銷乃進一步縮入孔73而減 、 本&月之些貝&例中,晶圓位置係藉由改變銷75 、π度而凋整,在其他貫施例中,晶圓可以安裝在製程反 應室12内之其他方位,使銷75在其他方向中移自,以調整 加熱器14及晶圓間之隔離。可以瞭解的是,當文内之銷乃 係:目對於加熱器而移動晶圓日寺,可以瞭解的是,晶圓實際 上可利用操作併合於銷之其他介人物件,以相對於加熱器 14而移動。 2 2係-圖表,説明依本發明所示使用_電阻式加熱器 =變晶圓溫度,依本發明之一些實施例所示,加熱器Μ :度係維持於Ta2〇5層發生結晶之溫度,柯如75(rc,而 圓’皿度、.隹持低於Ta2〇5層之結晶溫度,以Μ實施低溫氧化
裝 訂
線 -10-
經濟部中央標準局員工消費合作社印裝 程。實施低溫氧化製程後,晶圓溫度即上昇至結晶 以利實施高溫加熱製程。 皿又, —請參閲圖2,晶圓溫度上昇’同時低溫氧化製程實施以 曰T:加熱製程之晶圓溫度上昇。低溫氧化 一 i間’曰日1溫度可藉由將晶圓移向加熱器14而上昇。 ^ ^ . K ^ ^ , Α ^ ^ ^ 期間過熱,如圖2所示,晶圓可在低溫氧化製程開始時接近 於加ΐ态14,而當反應室内之氣體溫度昇高趨近於結晶溫 士時,晶圓移離加熱器14以避免晶圓溫度在低溫氧化:: 疋成之則先達到結晶溫度。如圖2所示,一旦低溫氧化製程 開始維持晶圓溫度於結晶溫度以下及提供適當時間供低溫 氧化製程實施,代表晶圓溫度之線之斜率即減小。當低溫 氧化製私芫成時,晶圓可移近於加熱器丨4以增.加晶圓溫度 I使晶圓溫度昇高至大約結晶溫度,因而可實施高溫加熱 製程。加熱器14及晶圓之間之隔離距離可在高溫加熱製程 期間調整,以維持晶圓溫度於一大致固定度數。 圖3係一圖表,説明晶圓溫度變化相關於銷75伸出孔73之 距離’以提供加熱器14及晶圓之間之隔離距離。爲了取得 圖3所示之結果,製程反應室12内維持1毫托之眞空,加熱 器14之溫度維持在75〇。〇,及晶圓由銷75支承使銷75伸出孔 ’將晶圓依以下距離隔離於階級3 1 : 〇·〇毫米、1毫米、2毫 米、3毫米,且在各隔離距離處測量晶圓溫度。如圖3所示 ’每增加1亳米隔離則晶圓溫度即降低大約5°C。 在本_發明之一些實施例中’晶圓溫度可藉由增減反應室 11 本紙張尺度適用中國國家標準(CNS )八4規格(21〇X297公釐)
· ΐ衣— (請先閲讀背面之注意事項再填寫本頁) 訂 497208 A7 B7 五、發明説明(9 ) 12内之壓力而改,k,如圖4所示,晶圓溫度即可藉由增大反 應A 12内之壓力而增加,此外,晶圓溫度即可藉由減小反 應室12内之壓力而降低。爲了取得圖4所示之結果,初期之 反應室12内塵力爲1 ·〇托,加熱器14之溫度爲75〇。〇,及晶圓 接觸於階級3 1 ,製程反應室12内之壓力自1 ·〇托改變至3〇 〇 托。如圖4所示,隨著製程反應室12内之壓力增大,溫度亦 增加,此外,隨著製程反應室12内之壓力減小,晶圓溫度 亦降低。 如圖3、4所示,晶圓溫度可藉由調整反應室12内之晶圓 位置及調整製程反應室12内之壓力而控制,在一些實施例 中,日日圓/皿度係藉由相對於加熱器丨4之晶圓位置變化及反 應室壓力變化之組合而控制。 請參閲圖5A、5B,-由例如掺雜多晶石夕材料製成之底電 極ho係—製成於-半導體基材100上,—氮化石夕層112係利用 一快速高溫氮化(RTN)製程將半導體基材1〇〇上之一曝露矽 (Si)表面氮化至大約15至20埃(人)厚度而製成。 圖5C至5E係截面圖,説明製成一 Ta2〇5介電質層12〇&,一 Ta2〇5層120製成於氮切層112上,_5層12()係以低於 Taw,結晶溫度之溫度退火,其利用臭氧環境124中之低溫 氧化製程,例如A或UV-O3。。^5層12〇係藉由供给不足之 乳於Taw;層12〇而匐化,低溫氧化製程 室12内,其使用一加熱器做爲加熱裝置,對於此;= 用圖1所示之裝置。 其高於丁3205結晶溫度 加熱器14之溫度上昇至第一溫度 -12-
4^/208
、發明説明(1〇 經濟部中央標準局員工消費合作社印製 J淺7 5 0 C,且大致維持於此溫度。如圖6 a所示,銷7 5移 動以利自階級31伸出一段預定距離d,例如大約2毫米,使 得半導體基材100支承於銷75上,且在第一位置隔離於階級 31 〇 晶圓及階級31之隔離距離d可供半導體基材1〇〇之溫度維 持於一低於第一溫度之第二溫度,例如大約2毫米之隔離距 離即可供晶圓維持於大約65〇°C。 半導體基材1〇〇之溫度可以藉由改變銷75伸出階級31之距 離而凋整,低溫氧化製程係藉由在第一位置時半導體基材 100<溫度穩定期間或之後,供給臭氧至製程反應室12内而 貫施。 一在本發明之一些實施例中,製程反應室12内之壓力較佳 爲維持在低於300托之壓力,低溫氧化退火製程實施3〇秒至 5分鐘,且較佳爲2分鐘。 田低溫氧化製程完成時,銷75縮回至圖6B所示之位置, 以減)階級3 1與半導體基材丨〇〇之間之隔離距離,使半導體 基材1〇〇之溫度上昇至一大於或等於η"5結晶溫度之溫度 。在本發明之一些實施例中,半導體基材100與階級3丨係藉 由縮回銷75而相互接觸,如圖6B所示。可以瞭解的是,反 應1: 12内之壓力可在低溫氧化退火製程期間低於高溫加熱 製私期間之反應室12内之壓力。 一半導體基材1〇〇之溫度昇高至丁心〇5結晶溫度時或之後, 高^加熱製程可藉由供給氣體126如氧、氧化氮⑺…)、氮 、氬、氦等至半導體基材1〇〇而實施,高溫加熱製程實施大 -13- ^氏張尺度適用------ 丨丨丨 (請先閱讀背面之注意事項再填寫本頁) -裝. 訂 A7 B7 497208 五、發明説明(11 ) ,3〇秒至5分鐘,且較佳爲大約2分鐘。製程反應室12内之 壓力在咼溫加熱製程期間係保持於300托以下。依本發明所 不’介電質層12〇a可使用相同於低溫氧化製程所用之晶圓 機’藉由昇鬲Ta2〇5層120之溫度至高於或等於Ta2〇5結晶溫 度,以結晶Taws層12〇而實施。可以瞭解的是,圖从至 所π之製程可實施於製程反應室12内。 :參閱圖7,在本發明之一些實施例中,低溫氧化製程係 在半導體基材100與階級31相互接觸時實施。如圖7所示, 1¾、’及足/麗度維持在高於或等於丁心仏結晶溫度,製程反應室 12内之壓力維持在-小於3托之第-壓力Pl,JL較佳爲^於 2托,使半導體基材1〇〇之溫度低於結晶溫度。一臭氧環境 、隹持於反應^内,低溫氧化製程可實施如® 5Ε所示者。 问’皿加熱製程期間,反應室12内之壓力增大至一大於 第坚力Ρ!之第 '壓力第二壓力Ρ2較佳爲大約$至3〇〇 托,據此,儘管低溫氧化製程期間半導體基材⑽接觸於 階級31,半導體基材1⑽仍可藉由低壓,即第_壓力ρ 以維持在-低於Ta2〇5結晶溫度之溫度。τ咏介電質層 歡结晶後,—頂電極13G可製成於了叫介電質層心上 ,如圖5 F所示。 、圖8係-圖表’説明本發明實施例比較於習知製程所產生 特:疋以符號()表示相對應於習知製程之數據係 精由貫…加熱製程’以乾燥之氧氣在一隔 退火而產生,依本發明產生之數據係以符號⑷表示。· 请參閱圖8,在本發明實施例(△)中,加熱器之溫度維持 (請先閲讀背面之注意事項再填寫本頁) •裝
、1T 經濟部中央標準局員工消費合作社印製 -14- 經濟部中央榡準局員工消費合作社印製 497208 A7 _______B7_ 五、發明説明(12 ) 在7 50°C,Ta2〇5層利用一低溫氧化製程以υν-〇3退火2分鐘 而固化,含有Ta2〇5層之晶圓則利用銷75伸出階級而隔離於 階級大約2毫米。隨後Ta2〇5層利用氧氣做爲環境氣體,利 用高溫加熱2分鐘而結晶,其中階級係利用縮回銷75而相互 接觸。 如圖8所示,依本發明製成之電容器中之漏電流大致上等 於利用習知製程製成之電容器之漏電流。 在本發明製成電谷器之方法實施例中,一低溫氧化製程 係將一含有Ta2〇5層之晶圓隔離於加熱器,以維持晶圓溫度 於Ta2〇5層之結晶溫度以下。一高溫加熱製程則藉由減少加 熱咨與晶圓之隔離,例如利用縮回銷75而令階級相互接觸 ,而以低溫氧化製程在原處結晶Ta2〇5層。 如上所述,晶圓溫度可藉由控制銷之高度或控制製程反 應室内之壓力而改變,即加熱器之溫度設定爲高於或等於 丁&2〇5層之結晶溫度。此外,由於^2〇5層之低溫氧化製程 及後續之高溫加熱製程係在同一製程反應室内原處實施, 故其不需要先前技藝所用之隔離式熔爐形裝置。 可以瞭解的是,儘管文内之晶圓係由銷移動,但是晶圓 另可由其他裝置移動,例如在一些實施例中,殼體32^相 對於加熱器14而移動。 在圖式及説明書中’已揭露本發明較佳實施例,雖蚨其 採用特定語句,但是其僅爲概略及説明,而非用於偈限了 本發明之㈣係載明於以下申請專利範圍内。 nr (請先閲讀背面之注意事項再填寫本頁) ’裝· 訂 -15-

Claims (1)

  1. w/208 §88 g__ 六、申請專利範圍 1· 一種在一製程反應室内製成一Ta2〇5層之方法,包含: 維持Ta2〇5層於一低於Ta205層結晶溫度之第一溫度;及 改變相對於加熱器之製程反應室内Ta205層位置及製程反 應室内壓力至少一者,以昇高Ta205層之溫度至大約結晶 溫度。 2 ·如申請專利範圍第1項之方法,其中製程反應室内之 丁心〇5層位置包含Ta2〇5層在製程反應室内之一第一位置 ,即隔離於加熱器一第一距離,以維持丁心〇5層於第一溫 度’其中該改變包含自第一位置移動Ta2〇5層至製程反應 A内之一第二位置,即隔離於加熱器一第二距離且小於 第一距離’以昇高丁心〇5層之溫度至大約結晶溫度。 3 ·如申凊專利範圍第2項之方法,其中第一距離包含大約2 毫米’及其中第二距離包含小於大約1毫米。 4·如申請專利範圍第1項之方法,其中製程反應室内之 Ta2〇5層位置包含丁心〇5層在製程反應室内之一第一位置 ,即隔離於加熱器一第一距離,以維持丁心〇5層於第一溫 度,其中該改變包含: 自第一位置移動Ta2〇5層至製程反應室内之一第二位置, 即隔離於加熱器一第二距離且大於第一距離;及上二 自第二位置移動Ta2〇5層至製程反應室内之一第三位置, 即隔離於加熱器一第三距離且小於第一距離。 5如申請專利範圍第1項之方法,其中該加熱進一步包含 在製程反應室内之Ο;或UV-〇3環境中加熱τ^〇5層至一低 於大約650°C之溫度。 — (請先閱讀背面之注意事填寫本頁) -裝 . · 經濟部智慧財產局員工消費合作社印製 -16- 497208 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 、申請專利範圍 6 ·如申請專利範圍第1項之方法,其中該改變進一步包含在 氧、氧化氮(N20)、氮、氬或氦環境中加熱τ&2〇5層至— 高於大約7 5 0 °C之溫度。 7·如申凊專利範圍第1項之方法,其中該改變包含增加製 程反應室内之壓力,以昇高Ta2〇5層之溫度至大約結晶 溫度。 如申請專利範圍第7項之方法,其中第一壓力包含大約 1.0托,及其中第二壓力包含大約3〇〇托。 如申請專利範圍第1項之方法,其中製程反應室内之 丁心〇5層位置包含Ta2〇5層在製程反應室内之一第一位置 ,即隔離於加熱器一第一距離,其中該改變包含自第一 位置移動Ta2〇5層至製程反應室内之一第二位置,即隔離 於加熱器一第二距離且小於第一距離,及其中該改變包 含增加製程反應室内之壓力,以昇高Ta2〇5層之溫度至大 約結晶溫度。 W·如申請專利範圍第1項之方法,其中該加熱進一步包含: 私動Ta2〇5層至製私反應室内之一第二位置,即隔離於加 熱器一第一距離;及 随著第一位置處之溫度昇鬲而將丁心〇5層移離加熱器。 種製造一半導體裝置之電容器之方法,包含以下+ 製成一底電極於一半導體基材上; 製成一 Ta205層於底電極上; 在製程反應室内之臭氧環境中以一低於τ~〇5層結晶溫度 8. 9. 11 卜紙張尺度適用中關家標準(CNS)A4規格(210 -17- x 297^iT —------------裝--- (請先閱讀背面之注意事寫本頁) ·- 六、申請專利範圍 之溫度退火丁a2〇5層,以固化丁^〇5層;及 在同一製程反應室内加熱丁七〇5層至一高於或等於Ta2〇 層結晶溫度之溫度,以結晶Ta2〇5層。 12.如申請專利範圍第U項製造一;導體裝置之電容器之 方法,其中一加熱器維持丁心〇5層於一第二溫度,即高 於或等於固化Ta2〇5層與結晶Ta2〇5層之間之丁a2〇5層結 晶溫度。 13·如申請專利範圍第12項製造一半導體裝置之電容器之方 法,其中複數可動銷控制半導體基材與一供層安裝 於上(階級間之隔離距離,其係藉由上下移動複數可動 銷以相對於加熱器而移動階級;及 固化步驟係在第一狀態中實施,其中複數銷自階級向上 移動一預定高度,使半導體基材隔離於階級一預定距離 ,及 結晶步驟係在第二狀態中實施,其中複數銷並未自階級 伸出’因此半導體基材仍接觸於階級。 14.如申請專利範圍第丨3項製造一半導體裝置之電容器之 方法,其中加熱器之溫度係在固化及結晶步驟中=定 於 7 5 0 °C。 。 15. 如申請專利範圍第13項製造一半導體裝置之電容器之 法,其中固化及結晶步驟係以大約3〇〇托或以下之^ ' 應室内壓力實施。 16. 如申請專利範圍第13項製造一半導體裝置之電容哭之_ 法,其巾固化步.骤係以小於結晶步驟所用之壓。施。- 經濟部智慧財產局員工消費合作社印制衣 7、申請專利範圍 Π•如申請專利範圍第13項製造一半導體裝置之電容器之方 其中固化及結晶步驟係以相同壓力實施。 如申4專利範圍第13項製造一半導體裝置之電容器之方 法其中固化步驟係在〇3或uv-o3環境中實施。 B·如申請專利範圍第13項製造一半導體裝置之電容器之方 j,其中結晶步驟係在含有氧、氧化氮、氮、氬及 氦之環境中實施。 20·如申請專利範圍第13項製造一半導體裝置之電容器之 法,其中銷之移動係經控制,使半導體基材在固化期 維持在一低於或等於650Ό之第一溫度。 21·如申請專利範圍第13項製造一半導體裝置之電容器之 法’其中固化步驟係實施30秒至5分鐘。 22·如申凊專利範圍第13項製造一半導體裝置之電容哭之 法’其中結晶步驟係實施30秒至5分鐘。 23 ·如申請專利範圍第13項製造一半導體裝置之電容器之 法其中半導體基材係在固化及結晶期間接觸於階級 及 ~白、’’ 固化係以低於結晶者之壓力實施。 24. 如申請專利範圍第23項製造一半導體裝置之電容哭之 法’其中加熱為之溫度係在固化及結晶期間呈7 $ 〇 25. 如申請專利範圍第13項製造一半導體裝置之電容哭 方法’其中固化及結晶係以一低於或等於3 Q 〇托之壓 方 間 方 方 方 方 之 (請先閱讀背面之注意事填寫本頁) 丨裝 實施。 26.如申請專利範圍第13項製造一半導體裝置之電容哭 力 19- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 497208 A8 B8 C8 D8六、申請專利範圍 法,其中固化係以一低於或等於3托之壓力實施。 27.如申請專利範圍第23項製造一半導體裝置之電容器之方 法,其中結晶係以5至300托之壓力實施。 (請先閱讀背面之注意事填寫本頁) 裝 訂-- 經濟部智慧財產局員工消費合作社印製 -20- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
TW090111830A 2000-05-30 2001-05-17 Methods of fabricating capacitors including Ta2O5 layers in a chamber including changing a Ta2O5 layer to heater separation or chamber pressure TW497208B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000029303A KR100331569B1 (ko) 2000-05-30 2000-05-30 탄탈륨 산화막을 포함하는 반도체 소자의 커패시터의 제조방법

Publications (1)

Publication Number Publication Date
TW497208B true TW497208B (en) 2002-08-01

Family

ID=19670797

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090111830A TW497208B (en) 2000-05-30 2001-05-17 Methods of fabricating capacitors including Ta2O5 layers in a chamber including changing a Ta2O5 layer to heater separation or chamber pressure

Country Status (3)

Country Link
JP (1) JP3628278B2 (zh)
KR (1) KR100331569B1 (zh)
TW (1) TW497208B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9064960B2 (en) 2007-01-31 2015-06-23 Applied Materials, Inc. Selective epitaxy process control
TWI564960B (zh) * 2011-09-16 2017-01-01 聯華電子股份有限公司 高介電常數介電層的製作方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100450685B1 (ko) 2002-11-30 2004-10-01 삼성전자주식회사 유전막 공정을 단순화하여 반도체 소자의 커패시터를제조하는 방법과 그 유전막을 형성하는 장치
KR100505056B1 (ko) 2003-01-02 2005-07-29 삼성전자주식회사 반도체 장치의 복합막 형성 방법과, 이를 이용한 커패시터및 게이트 절연막 형성 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9064960B2 (en) 2007-01-31 2015-06-23 Applied Materials, Inc. Selective epitaxy process control
TWI512792B (zh) * 2007-01-31 2015-12-11 Applied Materials Inc 選擇性磊晶製程控制
TWI564960B (zh) * 2011-09-16 2017-01-01 聯華電子股份有限公司 高介電常數介電層的製作方法

Also Published As

Publication number Publication date
JP2002033319A (ja) 2002-01-31
JP3628278B2 (ja) 2005-03-09
KR20010108659A (ko) 2001-12-08
KR100331569B1 (ko) 2002-04-06

Similar Documents

Publication Publication Date Title
TW591709B (en) Easy to remove hard mask layer for semiconductor device fabrication
TW490728B (en) Multi-zone resistive heater
TWI243444B (en) Method for forming Ta2O5 film and apparatus for forming a high dielectric film
JP2002373945A (ja) 半導体装置およびその製造方法
TW303491B (zh)
TW451388B (en) Method of manufacturing capacitor of semiconductor device
TW497208B (en) Methods of fabricating capacitors including Ta2O5 layers in a chamber including changing a Ta2O5 layer to heater separation or chamber pressure
US8501630B2 (en) Selective etch process for silicon nitride
TW396612B (en) Production method for a capacitor-electrode made from a platinum metal
JP2001203339A (ja) 半導体素子のキャパシタ製造方法
US8124492B2 (en) Semiconductor device manufacturing method
US6555394B2 (en) Methods of fabricating capacitors including Ta2O5 layers in a chamber including changing a Ta2O5 layer to heater separation or chamber pressure
TW490767B (en) Improved metal line deposition process
TW462106B (en) Method of manufacturing a capacitor in a semiconductor device
KR20030083441A (ko) 이중 유전막 구조를 가진 반도체소자의 캐패시터 및 그제조방법
JP2002057223A (ja) 半導体素子のキャパシタ及びその製造方法
JP3225913B2 (ja) 半導体装置の製造方法
JP4368673B2 (ja) 成膜方法およびその成膜装置
TW202139289A (zh) 利用原位電偏壓的半導體處理系統及其方法
TW550671B (en) Method and apparatus for manufacturing semiconductor devices
TW426974B (en) Fabrication method of dielectric layer for the dynamic random access memory capacitor
JP2000252432A (ja) 半導体装置および半導体装置の製造方法
JPH0621390A (ja) 半導体装置の製造方法
TW512489B (en) Method for depositing metal lines for semiconductor devices
US6174765B1 (en) Method of reducing leakage current in dielectric

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees