JP3089669B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP3089669B2
JP3089669B2 JP03001305A JP130591A JP3089669B2 JP 3089669 B2 JP3089669 B2 JP 3089669B2 JP 03001305 A JP03001305 A JP 03001305A JP 130591 A JP130591 A JP 130591A JP 3089669 B2 JP3089669 B2 JP 3089669B2
Authority
JP
Japan
Prior art keywords
furnace
wafer
oxide film
heating
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP03001305A
Other languages
English (en)
Other versions
JPH04251933A (ja
Inventor
一博 神原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP03001305A priority Critical patent/JP3089669B2/ja
Publication of JPH04251933A publication Critical patent/JPH04251933A/ja
Application granted granted Critical
Publication of JP3089669B2 publication Critical patent/JP3089669B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
係り，特に，ＭＯＳ型半導体素子のゲート酸化膜等の形
成方法に関する。
【０００２】近年，半導体装置の高集積化，微細化技術
の技術進歩は著しく，これに伴って，良質で薄いゲート
酸化膜の形成技術の開発が要求されている。
【０００３】
【従来の技術】図４は従来例の説明図である。図におい
て，18は半導体基板, 19は石英管, 20はヒータ, 21は酸
素(O2)ガス,22はガス導入口, 23はガス排出口, 24はウ
エハホルダである。
【０００４】半導体素子の高集積化により，ＭＯＳ型ト
ランジスタのゲート酸化膜の厚さは，ますます薄くなっ
てきている。薄いゲート酸化膜を形成する場合に，図４
のような横型のバッチ式の酸化炉において，数十枚の半
導体基板18をウエハホルダ24上に装填し，酸化温度を低
くして酸化を行ない，続けて，アルゴン(Ar)アニールを
行うことで，酸化膜の膜質を改善し，信頼性を確保して
いる。
【０００５】しかし，低温酸化のための半導体基板の処
理時間の増加や膜質の劣化, 半導体基板の大口径化によ
る半導体基板内の膜厚分布の悪化，それに伴う半導体基
板処理枚数の減少という問題が生じている。
【０００６】
【発明が解決しようとする課題】このために, バイポー
ラトランジスタのエミッタを形成する場合に，枚葉式の
縦型炉を使用している。
【０００７】この炉は，高温，短時間の熱処理を行なえ
るので膜質が良く，半導体基板の面内分布の良いゲート
酸化膜が得られる。同様な目的で急熱急冷熱処理（Rapi
d Thermal Anneling) 装置を用いる方法もあるが, 熱ス
トレスによる結晶欠陥, 温度分布の不均一による膜厚の
不均一や,再現性の良くないこと等, 実用的には問題が
多い。
【０００８】本発明は, 枚葉式の縦型炉を使用して, 上
記問題点を解決することを目的として提供されるもので
ある。
【０００９】
【課題を解決するための手段】図１は本発明の原理説明
図である。図において，１は半導体基板，２は石英管，
３は高温加熱ヒータ，４は低温加熱ヒータ，５は酸化性
ガス，６はガス導入口，７はガス排出口である。
【００１０】上記の問題点を解決するための方策とし
て、熱ストレスを低減するように、ランプにより加熱し
て余熱ができる装置を付加した余熱炉付枚葉式縦型炉を
使用する。即ち、本発明の目的は、図１（ａ）に示すよ
うに、電気炉からなる加熱炉と前記加熱炉よりも低温で
加熱するためのランプにより加熱する余熱炉とが上下に
つらなった余熱炉付枚葉式縦型炉の酸化性雰囲気中で半
導体基板を酸化の進まない温度で余熱炉で加熱する工程
と、続いて、図１（ｂ）に示すように、酸化性雰囲気中
で該基板を該加熱炉で加熱して酸化膜を形成する工程と
を含むことにより達成される。
【００１１】
【作用】酸化膜形成炉において, あらかじめ余熱装置で
半導体基板の温度を徐々に上げておくため, 基板に熱ス
トレスが入らず, 良質な膜質の酸化膜が得られる。
【００１２】
【実施例】図２は熱ストレス低減のための余熱炉付の枚
葉式連続処理用縦型炉である。図において，８はシリコ
ン（Si）ウエハ，９は石英チャンバ，10は酸素(O2)ガ
ス, 11はガス導入口, 12はガス排出口, 13はヒータ, 14
はハロゲンランプ, 15は反射板, 16はウエハホルダ, 17
はウエハチャンバである。
【００１３】図２に示す装置により, 本発明の一実施例
について説明する。先ずSiウエハ８はウエハチャンバ17
を経てウエハホルダ16にセットされる。ウエハの導入口
は上下いずれでも良い。
【００１４】ウエハ導入口の反対側にガス導入口11を設
ける。次に, ガス導入口11より O2 ガス10を10ｌ/minの
割合で石英チャンバ９に流す。 続いて, ウエハホルダ
16は余熱部に入り, 反射板15の付いたハロゲンランプ14
が点灯し酸化が進まない 450〜600 ℃までSiウエハ８を
温める。
【００１５】Siウエハ８の全体が良く温まったら, 高温
部にSiウエハ８を移動し, ヒータ13によりコントロール
加熱して,1,000〜1,200 ℃の高温で30秒間の酸化を行な
い 250Åの厚さにゲート酸化膜を形成する。その後, ア
ルゴン(Ar)雰囲気中, 1,100℃で10秒間のアニールを行
う。
【００１６】酸化に使用するガスは通常O2だけでも良い
が、酸化レートのコントロールや、膜質改善のために
は、塩酸(HCl) やAr等を導入しても良い。本発明の余熱
炉付き縦型炉を使用した酸化方法により形成したＭＯＳ
Ｔｒのゲート酸化膜の耐圧を従来例の横型バッチ炉によ
り形成したゲート酸化膜の耐圧と比較した結果を図３に
示す。
【００１７】図３で明らかなように，本発明の実施例で
は耐圧の劣化が殆どなく，良質な酸化膜が形成されてい
る。
【００１８】
【発明の効果】本発明の枚葉式縦型炉を用いてゲート酸
化膜を形成すれば, 膜質が改善されて, 耐圧が劣化する
ことがなく, また連続式の炉で短時間熱処理が行なえる
ためスループットが向上する。
【図面の簡単な説明】
【図１】 本発明の原理説明図
【図２】 本発明の一実施例の説明図
【図３】 従来例と本発明のＭＯＳＴｒの酸化膜耐圧の
比較
【図４】 従来例の説明図
【符号の説明】
１ 半導体基板 ２ 石英管 ３ 高温加熱ヒータ ４ 低温加熱ヒータ ５ 酸化性ガス ６ ガス導入口 ７ ガス排出口 ８ Siウエハ ２ 石英チャンバ 10 02ガス 11 ガス導入口 12 ガス排出口 13 ヒータ 14 ハロゲンランプ 15 反射板 16 ウエハホルダ 17 ウエハチャンバ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/316 H01L 21/31

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】電気炉からなる加熱炉と前記加熱炉より低
    温で加熱するためのランプにより加熱する余熱炉とが上
    下につらなった余熱炉付枚葉式縦型炉の酸化性雰囲気中
    で、半導体基板を酸化の進まない温度で余熱炉で加熱す
    る工程と、 続いて、酸化性雰囲気中で該半導体基板を該加熱炉で加
    熱して酸化膜を形成する工程とを含むことを特徴とする
    半導体装置の製造方法。
JP03001305A 1991-01-10 1991-01-10 半導体装置の製造方法 Expired - Fee Related JP3089669B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03001305A JP3089669B2 (ja) 1991-01-10 1991-01-10 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03001305A JP3089669B2 (ja) 1991-01-10 1991-01-10 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH04251933A JPH04251933A (ja) 1992-09-08
JP3089669B2 true JP3089669B2 (ja) 2000-09-18

Family

ID=11497777

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03001305A Expired - Fee Related JP3089669B2 (ja) 1991-01-10 1991-01-10 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3089669B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100239405B1 (ko) * 1996-10-24 2000-01-15 김영환 반도체 제조장치

Also Published As

Publication number Publication date
JPH04251933A (ja) 1992-09-08

Similar Documents

Publication Publication Date Title
JPH10107018A (ja) 半導体ウェーハの熱処理装置
JPS6142145A (ja) ウエハ処理法
US4566913A (en) Rapid thermal annealing of silicon dioxide for reduced electron trapping
JPS58501927A (ja) シリコン・ウエハ中の酸素析出を減少させるための方法
US6537927B1 (en) Apparatus and method for heat-treating semiconductor substrate
JP3089669B2 (ja) 半導体装置の製造方法
JP3041114B2 (ja) 酸窒化膜層の絶縁膜形成方法
JP3357815B2 (ja) 半導体装置の製造方法
JPS6344731A (ja) 半導体装置の製造方法
JP3156680B2 (ja) 半導体装置の製造方法
JP2000124220A (ja) 半導体装置の製造方法
JP4064911B2 (ja) 半導体装置の製造方法
KR100309646B1 (ko) 반도체 기판 특성 개선방법
JPH05218006A (ja) 絶縁膜形成方法
JP3173712B2 (ja) 半導体装置の製造方法
JPH10313004A (ja) 半導体装置の製造方法
JPH0160932B2 (ja)
JPS622616A (ja) 半導体ウエハ−の熱処理方法
JPH05243240A (ja) 熱処理装置
JPH08330317A (ja) 半導体装置の製造方法
JPH06132279A (ja) 半導体装置の製造方法
JPH06291069A (ja) 半導体製造装置およびその半導体製造装置を用いた半導体基板の加熱処理方法
JPH08130192A (ja) 熱処理装置
JPH07135206A (ja) 酸化膜の形成方法
JP2001203209A (ja) エピタキシャル層を有する半導体ウェハの製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000620

LAPS Cancellation because of no payment of annual fees