JPH06132279A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH06132279A
JPH06132279A JP28142792A JP28142792A JPH06132279A JP H06132279 A JPH06132279 A JP H06132279A JP 28142792 A JP28142792 A JP 28142792A JP 28142792 A JP28142792 A JP 28142792A JP H06132279 A JPH06132279 A JP H06132279A
Authority
JP
Japan
Prior art keywords
substrate
temperature
atmosphere
oxide film
reactor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28142792A
Other languages
English (en)
Inventor
Yasumasa Minazu
康正 水津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP28142792A priority Critical patent/JPH06132279A/ja
Publication of JPH06132279A publication Critical patent/JPH06132279A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【目的】 半導体の熱酸化工程に於いて自然酸化膜の影
響を本質的に除いて良質なゲート酸化膜を形成する。 【構成】 複数の基板を炉芯管内に挿入する(図中基板
搬入)。炉体温度は該当する十分程度の処理時間内に基
板表面が顕著な酸化を受けない、500℃程度以下に保
つ。炉を密閉状態にした状態で炉芯管内の雰囲気を雰囲
気1に置換し、基板表面の自然酸化膜除去を行う(洗浄
処理)。炉を密閉状態のままで再び炉芯管内の雰囲気1
を酸化用の雰囲気2に置換する。基板を再現性良く管理
された雰囲気2の中に置いた状態で炉体ごと基板を所定
の温度まで100℃/分程度以上の昇温速度で昇温し所
定の時間保持する。酸化終了後、不活性雰囲気に置換
し、降温して基板を搬出する。 【効果】 自然酸化膜の影響を本質的に排した高品質の
酸化膜を制御性良く形成できる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置の製造方法に
関するもので、更に詳しくは半導体基板の熱処理を行う
半導体装置の製造方法に関するものである。
【0002】
【従来の技術】MOS型半導体素子のゲート絶縁膜やキ
ャパシター素子の絶縁膜(以下、これらを含めて“ゲー
ト絶縁膜”と称する)には、従来から半導体基板や同種
の多結晶半導体材料の熱酸化膜が有効に用いられてき
た。
【0003】このため、この熱酸化膜については幅広い
研究開発がなされ、厚さ10nm程度の薄膜の領域まで
安定した絶縁材料として用いることが可能となって、半
導体素子の微細化、高機能化を支える中心的な役割を担
ってきた。
【0004】しかし、厚さが上記の10nmよりも更に
薄い領域にはいると、絶縁破壊耐圧の劣化やリーク電流
の増加など熱酸化膜の絶縁材料としての不良が急速に増
加してくる。
【0005】素子を更に微細化、高機能化するために必
要な熱酸化膜の薄膜化を阻害するこれらの不良の原因
は、主として熱酸化の初期に比較的低温で形成されてし
まう酸化膜の品質が高温で形成される膜に比べて劣って
いるためであることが分かっている。
【0006】低温での基板表面の酸化によって形成され
る、品質の劣る酸化膜は次のような理由によって生じ
る。即ち、 (a)ゲート絶縁膜の形成に当たっては、一般に同絶縁
膜を形成すべき部分の基板表面を一端露出した状態にす
るため、酸化工程に入る以前に、予め酸化すべき基板表
面が室温付近の比較的低温で酸素や水分などの酸化種を
含む大気に曝された状態となってしまうため。
【0007】(b)酸化工程の初期の基板昇温段階、特
に基板を加熱炉に挿入する段階での雰囲気管理が不充分
で、既に加熱の始まった段階でも、やはり、酸化種を含
む大気がある程度雰囲気中に混入してしまい、この間に
目標温度よりも低い温度での酸化膜形成が進行してしま
うため。
【0008】以下、これらの低温形成酸化膜を総称して
自然酸化膜と呼ぶことにする。従って、膜厚が10nm
よりも薄くしかもリーク電流の少ない高品質の酸化膜を
形成するためには、この自然酸化膜の影響を除くことが
必要となる。
【0009】自然酸化膜の影響を除くためには、通常行
われている次のような方法を採ることはできない。通常
の方法では、表面保護のために一旦酸化膜で覆った基板
表面のうち、ゲート酸化膜を形成すべき部分から湿式処
理によってこの酸化膜を除去して基板の該当部分を一旦
大気に曝した状態にした後にゲート酸化の工程に入る。
【0010】この方法では、肝心のゲート酸化すべき基
板表面上に湿式処理中またはその後の大気に曝された時
点で自然酸化膜が成長してしまうことを必然的に防ぎよ
うがないため、自然酸化膜の影響を除くことはできな
い。
【0011】通常の方法で問題となるのは、ゲート酸化
前に湿式処理を行っている点にある。従って、自然酸化
膜の影響を除くために第一に必要となるのは、湿式処理
によらないゲート酸化前の酸化膜除去方法である。更
に、酸化膜除去からゲート酸化までの間は当然基板表面
を大気に曝してはならない。
【0012】これらを満足させるために従来用いられて
いた方法は、主として次の二種類に分けられる。
【0013】即ち、第一は、通常の電気炉型の熱処理装
置を用いて基板を加熱する装置を用いて、熱処理室また
はこれとロード・ロックで接続された予備室内の雰囲気
の管理された状態の下で基板表面の自然酸化膜除去を行
った後、同基板表面を外気に曝すことなく引き続き酸化
する方法、第二はランプ光源を用いた急速熱処理(以
下、RTPと略)によって熱処理室内で自然酸化膜除去
から酸化までを連続して行う方法である。
【0014】これらの例としては、例えば特開平3−5
5838,特開平−55840,特開平−55841及
びMaterials Research Society Symposium Proceeding
s,Vol.92,p141-146(1987)などがある。
【0015】
【発明が解決しようとする課題】上に述べた二種類の従
来方法の主な違いは、(i)基板を加熱する際の昇降温
速度の大小と、(ii) 基板加熱時に炉体が基板温度に近
い温度まで加熱されているか(ホット・ウォール方
式)、いないか(コールド・ウォール方式)の二点であ
る。
【0016】これら従来方法の問題点は、それぞれの方
法の特徴に直接関係している。
【0017】即ち、ホット・ウォール方式である電気炉
方式による第一の方法では、昇温速度として得られる値
は、熱歪みなどの問題を避けるために通常10〜20℃
/分程度である。しかし、この程度の昇温速度では昇温
途中での酸化膜形成を完全に防いで低温形成酸化膜の影
響を事実上なくすためには不充分である。
【0018】一方、コールド・ウォール方式である、R
TPを用いた第二の方法では、昇温速度100℃/秒と
充分大きいため上のような問題はないものの、基板加熱
中の炉体温度が基板温度に比べて大幅に低いことによる
問題が避けられない。特に、熱酸化膜の形成に当たって
は、次の点が問題となる。
【0019】即ち、加熱中の基板温度に対して導入され
るプロセス・ガスの温度も大幅に(数百度程度)低いた
め、基板表面付近でのガスの流れ方によって基板温度に
面内不均一が発生し易い。このことは、当面想定してい
る極薄膜領域のゲート酸化膜形成では、たとえ膜質への
影響がないとしても膜厚不均一の原因となり充分な工程
制御性は得られない。
【0020】この問題は、例えばプロセス・ガスを事前
に加熱して炉芯管に導入するなどしたとしても、基本的
に炉芯管と基板の間に大きな温度差が存在する限り本質
的に取り除くことはできない。
【0021】本発明の目的は、ホット・ウォール方式を
用いた熱酸化によるゲート酸化膜形成に於いて、昇温速
度を速くすることによって自然酸化膜の影響を本質的に
排した高品質の酸化膜を制御性良く形成する半導体装置
の製造方法を提供することにある。
【0022】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、表面の全部または一部に自然酸化膜が存
在する基板を、500℃以下の温度で炉内に挿入して外
気と遮断する工程と、第一のプロセス・ガスを導入して
上記基板上の自然酸化膜を除去する工程と、該基板を炉
内で500℃以下に保った状態のまま酸化種を含んだ第
二のプロセス・ガスを導入する工程と、該第二のプロセ
ス・ガス雰囲気中で、該基板を毎分100℃以上の昇温
速度で所定温度まで昇温する工程と、該基板を、炉体と
略熱平衡状態で該所定温度に保持して基板表面の酸化を
行う工程とを行うことを特徴とする。
【0023】また、本発明における自然酸化膜を除去す
る工程を、弗化水素酸を含む雰囲気中で行ってもよく、
あるいは還元性ガス雰囲気中で行ってもよいものであ
る。さらに、プラズマやラジカル等の活性種を含んだエ
ッチング・ガスを用いて行うことも可能である。
【0024】
【作用】上記手段により、本発明は、自然酸化膜除去か
ら熱酸化まで基板を大気に曝さずに連続して行なう際
に、熱酸化時の昇温を100℃/分程度以上の昇温速度
で行うことによって自然酸化膜の影響を本質的に除いて
いる。さらに、加熱中の基板と周辺の温度をほぼ等しく
保つことによって基板温度の面内均一性を良好に維持し
て、高品質な酸化膜を制御性良く形成している。
【0025】
【実施例】以下、本発明の実施例を図面によって説明す
る。
【0026】図1は、本発明の半導体装置の製造方法を
実現するために用いられた一実施例の製造装置の構成を
示している。この装置によるゲート絶縁膜形成工程を図
1,2を参照しながら説明する。
【0027】この例では基板処理は複数枚の基板3を一
括して処理する所謂バッチ処理としてある。まず、この
複数の基板3が熱処理ボート4上に積載され、炉芯管1
内に挿入される(図1(a),図2(基板搬入))。こ
のとき、炉体温度は該当する十分程度の処理時間内に基
板表面が顕著な酸化を受けない程度、従って500℃程
度以下にヒーター2で保たれる。
【0028】炉を密閉状態(図1(b))にした状態で
第一のプロセス・ガスを導入系5より導入し、炉芯管1
内の雰囲気を置換して雰囲気1(大気圧)とし、基板表
面の自然酸化膜除去を行う(洗浄処理)。その後、炉を
密閉状態にしたままで連続的に再び炉芯管1内の雰囲気
1を第二のプロセス・ガスで置換し、酸化用の雰囲気2
(大気圧)にする。
【0029】このようにして基板3を再現性良く管理さ
れた雰囲気2の中に置き、炉体と略熱平衡状態となるよ
うにした後、炉体ごと基板3を所定の温度、例えば10
00℃程度まで昇温し、所定の時間保持して基板表面の
酸化を行う。このとき、昇温速度は少なくとも100℃
/分程度以上となるようにする。
【0030】なお、昇温から一定温度に移る段階等に酸
素の稀釈率を変えるなどの雰囲気置換を行っても良いこ
とは通常の酸化工程と変わらない。ここで、酸素の割合
は5%以上が好ましく、典型的には20〜30%であ
る。また、昇温速度を大きくした場合、稀釈率は小さく
することが可能である。さらに、酸化温度が高い場合、
稀釈率を大きくするのが好ましい。
【0031】酸化終了後、不活性雰囲気(大気圧)に置
換し、降温して基板3を搬出する。降温は、雰囲気2の
まま行ってもよい。
【0032】雰囲気1中の自然酸化膜の除去方法として
は、例えばProceedings of the First International S
ymposium on Cleaning Technology in Semiconductor D
evice Manufacturing,p95-104(1989) に示されたような
無水弗酸による処理が可能である。
【0033】また、水素などの還元性ガスや塩酸などの
ガスを用いる方法も可能で、この場合には自然酸化膜の
除去処理として少なくとも500℃程度以上の加熱シー
ケンスが必要となる。更に、プラズマやラジカルなどの
活性種を用いる方法も可能である。
【0034】本発明の特徴として、自然酸化膜除去の効
果を実質的に意味のあるものとするためには、酸化時の
昇温を100℃/分程度以上の高速で行うことが必要で
ある。
【0035】今回の実施例において、昇温中の雰囲気2
を窒素やアルゴンなどの不活性ガスで充分に稀釈して基
板上の酸化膜成長を押さえることも原理的には可能であ
るが、この場合、自然酸化膜の影響を完全に防ぐために
は稀釈比率を極めて高くする必要があり、炉内でのガス
組成比の不均一を避けるのが困難で、稀釈比率を極めて
高くすることは実際上不可能である。
【0036】さらに、この場合、酸化種を全く含まない
雰囲気中で表面の露出した基板を通常の酸化温度まで加
熱することは、基板の表面荒れなど素子製造上致命的な
不良につながってしまう。
【0037】ここまでの記述は基板の酸化のみを対象と
してきたが、本発明の方法は例えば多結晶半導体膜表面
の酸化についても同様に適用することができる。さら
に、処理雰囲気は、大気圧に限らず減圧としても良い。
【0038】更に、本実施例に於いて工程は必ずしもバ
ッチ式でなければならない必要はない。先に述べた通
り、酸化過程に於ける不安定性を避けるためにホット・
ウォール方式であることが本質的なので、従って、ホッ
ト・ウォールの枚葉式という選択が可能である。
【0039】その様な方法の例としては、例えば特開平
2ー14514に示されたように、予め所定の温度に加
熱された炉内に基板を適当な速度で挿入する方法を利用
することができる。
【0040】図3は、基板酸化工程において昇温速度を
変化させたときに形成される酸化膜の、高電界印加時の
リーク電流の変化の様子を示している。図では自然酸化
膜除去処理からゲート酸化までを連続で行った場合(破
線)と、そうでない場合(実線)の両方について比較し
てある。
【0041】まず両方の場合とも、リーク電流の減少
は、ゲート酸化時の昇温速度が10℃/分程度から10
0℃/分程度に増加する間で起こっており、昇温速度を
100℃/分程度にすることによって、昇温途中に形成
される低温形成酸化膜の影響は取り除くことが可能であ
ることがわかる。特に、本発明によるリーク電流(破線
の100℃/分以上)が最も減少していることが分か
る。
【0042】また、明らかに自然酸化膜除去処理からゲ
ート酸化までを連続で行った場合の方が、そうでない場
合に比べてリーク電流が減少している。これは、連続処
理を行わない場合には、(i)ゲート酸化工程に入る前
に基板が外気に曝されたことによって、基板上に新たな
自然酸化膜が成長してしまっているため、及び、(ii)
その外気が清浄度の管理された雰囲気ではないために、
基板が金属原子などによる不純物汚染の影響を受けてい
るためである。
【0043】以上の結果から、本発明の方法によって自
然酸化膜除去処理から熱酸化までを基板を外気に曝さず
に連続で行い、且つ熱酸化時の昇温速度を100℃/分
程度以上とすることによって、この熱酸化で形成される
ゲート酸化膜の絶縁膜としての膜質が改善される。
【0044】次に図4は、本発明の方法と連続処理のみ
で高速での昇温を行わない従来の方法について経時絶縁
破壊寿命をワイブル・プロットによって比較した結果で
ある。従来方法(実線)に比べて本発明の方法(破線)
の方が同寿命が半桁ほど改善されていることが分かる。
【0045】更に図5は、本発明の方法で形成した酸化
膜の膜厚分布と、RTP(コールド・ウォール方式)を
用いて対応する条件で形成した酸化膜の膜厚分布とを比
較した結果である。RTPの場合(図5(b)))では
ガスの流れに対応して極端に膜厚の薄い部分が生じてい
るのに対して、本発明の方法(図5(a)))では膜厚
の均一性は明らかに極めて良好である。
【0046】
【発明の効果】以上のように、本発明の半導体装置の製
造方法では、ホット・ウォール方式を用いた熱酸化によ
るゲート酸化膜形成に於いて、昇温速度を速くしている
ので、自然酸化膜の影響を本質的に排した高品質の酸化
膜を制御性良く形成することができる。
【図面の簡単な説明】
【図1】本発明の半導体装置の製造方法を実現するため
の一実施例の製造装置の構成図である。
【図2】本発明の半導体装置の製造方法におけるゲート
絶縁膜形成工程のプロセス・シーケンスである。
【図3】酸化膜のリーク電流の昇温速度依存性を示すグ
ラフである。
【図4】本発明による経時絶縁破壊寿命と従来の方法に
よるそれとを比較するのワイブル・プロットである。
【図5】本発明による酸化膜厚とRTAを用いた場合の
それとを比較する基板面内分布図である。
【符号の説明】
1 炉芯管 2 ヒーター 3 半導体基板 4 半導体基板支持用ボート 5 プロセス・ガス導入系 6 プロセス・ガス排気系

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 表面の全部または一部に自然酸化膜が存
    在する基板を、500℃以下の温度で炉内に挿入して外
    気と遮断する工程と、 第一のプロセス・ガスを導入して上記基板上の自然酸化
    膜を除去する工程と、 該基板を炉内で500℃以下に保った状態のまま酸化種
    を含んだ第二のプロセス・ガスを導入する工程と、 該第二のプロセス・ガス雰囲気中で、該基板を毎分10
    0℃以上の昇温速度で所定温度まで昇温する工程と、 該基板を、炉体と略熱平衡状態で該所定温度に保持して
    基板表面の酸化を行う工程とを行うことを特徴とする半
    導体装置の製造方法。
JP28142792A 1992-10-20 1992-10-20 半導体装置の製造方法 Pending JPH06132279A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28142792A JPH06132279A (ja) 1992-10-20 1992-10-20 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28142792A JPH06132279A (ja) 1992-10-20 1992-10-20 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH06132279A true JPH06132279A (ja) 1994-05-13

Family

ID=17639014

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28142792A Pending JPH06132279A (ja) 1992-10-20 1992-10-20 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH06132279A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5693578A (en) * 1993-09-17 1997-12-02 Fujitsu, Ltd. Method of forming thin silicon oxide film with high dielectric breakdown and hot carrier resistance

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5693578A (en) * 1993-09-17 1997-12-02 Fujitsu, Ltd. Method of forming thin silicon oxide film with high dielectric breakdown and hot carrier resistance

Similar Documents

Publication Publication Date Title
KR20010031923A (ko) 실리콘웨이퍼의 열처리방법 및 실리콘웨이퍼
JPH0232535A (ja) 半導体デバイス用シリコン基板の製造方法
JPS618931A (ja) 半導体装置の製造方法
US7601404B2 (en) Method for switching decoupled plasma nitridation processes of different doses
JP4914536B2 (ja) 酸化膜形成方法
JPS59202640A (ja) 半導体ウエハの処理方法
JPH06132279A (ja) 半導体装置の製造方法
JP3292545B2 (ja) 半導体基板の熱処理方法
JP3534001B2 (ja) シリコン酸化膜およびシリコン窒化酸化膜の形成方法ならびにシリコンウエーハ
JPH11186257A (ja) 半導体装置の製造方法
KR0137550B1 (ko) 게이트 산화막 형성 방법
JP3203708B2 (ja) 縦型拡散炉による酸化膜の形成方法
JPH1041241A (ja) 半導体装置の製造方法
JP3089669B2 (ja) 半導体装置の製造方法
JP2000124220A (ja) 半導体装置の製造方法
KR100687410B1 (ko) 반도체 소자의 게이트 산화막 형성방법
JPH1167782A (ja) 熱処理方法
KR100227641B1 (ko) 반도체 소자의 게이트 산화막 형성 방법
JP3264909B2 (ja) 熱処理装置、熱処理方法及び半導体装置製造方法
KR100250639B1 (ko) 반도체 기판상에의 산화막 제조방법
JPH11111709A (ja) 熱処理方法
KR100398621B1 (ko) 반도체소자의 게이트산화막 제조방법
JP2574630B2 (ja) シリコン基板の品質安定化処理方法
JPH06124893A (ja) 半導体装置の製造方法
KR20010061037A (ko) 반도체소자의 산화막 형성방법