KR100239405B1 - 반도체 제조장치 - Google Patents

반도체 제조장치 Download PDF

Info

Publication number
KR100239405B1
KR100239405B1 KR1019960048001A KR19960048001A KR100239405B1 KR 100239405 B1 KR100239405 B1 KR 100239405B1 KR 1019960048001 A KR1019960048001 A KR 1019960048001A KR 19960048001 A KR19960048001 A KR 19960048001A KR 100239405 B1 KR100239405 B1 KR 100239405B1
Authority
KR
South Korea
Prior art keywords
wafer
temperature
chamber
semiconductor manufacturing
manufacturing apparatus
Prior art date
Application number
KR1019960048001A
Other languages
English (en)
Other versions
KR19980028824A (ko
Inventor
박재우
김상현
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019960048001A priority Critical patent/KR100239405B1/ko
Priority to DE19700867A priority patent/DE19700867C2/de
Priority to US08/841,380 priority patent/US6149728A/en
Priority to JP09292103A priority patent/JP3114063B2/ja
Publication of KR19980028824A publication Critical patent/KR19980028824A/ko
Application granted granted Critical
Publication of KR100239405B1 publication Critical patent/KR100239405B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/005—Control means for lapping machines or devices
    • B24B37/013—Devices or means for detecting lapping completion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 반도체장치에 관한 것으로 웨이퍼 표면에 형성하는 막(Film)의 균일성을 향상시키고 단위공정의 소요시간을 절약하여 TAT를 단축시키는데 적당한 반도체 제조장치를 제공하기 위한 것이다.
이를 위한 본 발명의 반도체 제조장치는 웨이퍼 표면에 필름을 성장시키기 위한 반도체 제조장치에 있어서, 챔버와, 상기 챔버내 상단에 부착되어 제1열원으로 사용되는 램프와, 챔버내 온도를 검출하고 상기 웨이퍼가 챔버내로 투입되어 제1열원에 의해 적정온도에 도달할 때까지 웨이퍼를 지지한 후 적정온도에 도달하면 상기 웨이퍼를 이동시키는 복수개의 온도검출기와, 상기 챔버내 하단에 부착되어 상기 온도검출기에 의해 이동된 웨이퍼를 고정시키고 공정온도 유지를 위한 제2열원으로 사용되는 열판과, 상기 챔버의 일측면에 형성된 웨이퍼투입 및 배출구 그리고 챔버의 양측면에 형성된 반응가스 투입구 및 배출구를 포함하여 구성된다.

Description

반도체 제조장치
본 발명은 반도체장치에 관한 것으로 특히 실리콘기판에 필름(Film)을 형성함에 있어서 온도조절을 정밀하게 하여 필름의 두께를 균일하게 제어하는데 적당하도록 한 반도체 제조장치에 관한 것이다.
일반적으로 반도체소자 제조시 필름(Film)형성은 전기로(Furnace)에서 열산화막이나 CVD(Chemical Mechanical Deposition)산화막 그리고 질화막을 형성시키는 기술로 진행되었다.
전기로를 이용한 필름 형성방법은 베치 타입(Batch type)이고 장시간의 공정이 요구되었다.
이는 베치(Batch)로 공정을 진행할 때 공정조건에 오류가 발생하였을 경우 베치내의 웨이퍼 전체에 문제가 생기는 단점을 있었다.
또한 넓은 면적에 따른 튜브(Tube)내의 웨이퍼들 간의 온도를 제어해야 하는 어려움이 있었다.
그리고 매우 느린 승온속도와 안정화 등에 소모되는 시간들로 인하여 단위공정당 오랜시간이 소요되므로서 TAT(Turn Around Time)단축이 어려운 요인으로 작용하였다.
이러한 단점들을 보완하고 반도체소자의 집적화 및 실리콘기판의 대구경화에 따른 생산성의 향상측면에서 고속 열처리장치(RTP: Rapid Thermal Process)에 의한 필름 형성기술이 도입되었다.
이하, 종래의 반도체 제조장치를 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 1은 종래기술에 따른 반도체 제조장치를 나타내었다.
종래의 반도체 제조장치는 도 1에 도시된 바와 같이 챔버(11)와, 상기 챔버(11)내 상단에 부착된 복수개의 램프(12)들과, 상기 챔버(11)내 하단에 부착된 웨이퍼 고정물()과, 상기 웨이퍼 고정물(13)사이의 챔버(11)내 하단에 부착되어 온도를 검출하는 온도검출기(Pyrometer)(14)와, 상기 램프(12)들과 상기 웨이퍼 사이에 형성된 석영(Quartz)(15)와, 상기 챔버(11)의 양측면에 형성된 웨이퍼 투입구(16) 그리고 챔버(11)의 양측면에 형성된 반응가스 투입구 및 배출구(17,18)를 포함하여 구성된다.
이와같이 구성된 반도체 제조장치의 동작설명은 다음과 같다.
도 1에 도시된 바와 같이 웨이퍼 투입구(16)를 통해 웨이퍼를 챔버(11)내로 투입한 후 웨이퍼를 웨이퍼 고정물(13)에 올려놓는다.
그리고 상기 웨이퍼 표면에 필름을 성장시키기 위한 열원으로서 램프(12)를 점등시켜 챔버(11)내의 온도를 공정상의 적정온도까지 상승시킨다.
온도검출기(14)는 필름 형성에 따른 공정상의 적정온도를 위해 웨이퍼 배면에서 온도를 검출한다.
상기 온도검출기(14)의 온도검출에 의해 어느정도까지 적정온도에 도달하면 반응가스 투입구(17)를 통해 필름 형성을 위한 반응가스를 챔버(11)내로 투입한다.
예를들어 웨이퍼 표면에 산화막을 형성하고자 할 경우에는 반응가스로서는 산소(O2)가스를 투입한다.
산소가스는 웨이퍼의 실리콘과 결합하여 산화막(SiO2)를 형성한다.
여기서 복수개의 램프(12)들을 각각 컨트롤하므로서 공정상의 적정온도를 유도한다.
그러나 이와같은 종래의 반도체 제조장치는 다음과 같은 문제점이 있었다.
첫째, 챔버내의 온도를 공정상의 적정온도까지 상승시킴에 있어서 온도상승이 급격이 이루어지므로 이에따른 온도 프로파일에 오버슈트(Overshoot)가 나타나고 온도 프로파일의 변동을 초래한다.
둘째, 공정상의 적정온도를 만족하는 안정된 온도를 유지하기까지는 시간이 필요하게 되므로 TAT 단축이 불가능하다.
셋째, 불필요한 온도상승과 열원으로 사용되는 램프의 온도가 서로 다름으로 인해 필름성장 속도가 불균일하여 필름의 균일성이 불량하다.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로서 정밀한 온도검출과 안정된 온도유지를 통해 균일한 필름을 성장시키고 아울러 TAT를 단축시키는데 적당한 반도체 제조장치를 제공하는데 그 목적이 있다.
제1도는 종래 반도체 제조장치를 보여주는 도면.
제2도는 본 발명의 반도체 제조장치를 보여주는 도면.
〈도면의 주요부분에 대한 부호의 설명〉
21 : 챔버 22 : 램프
23 : 열판 24 : 온도검출기
25 : 석영(Quartz) 26 : 반응가스 투입구
27 : 반응가스 배출구 28 : 웨이퍼투입 및 배출구
상기의 목적을 달성하기 위한 본 발명의 반도체 제조장치는 웨이퍼 표면에 필름을 성장시키기 위한 반도체 제조장치에 있어서, 챔버와, 상기 챔버내 상단에 부착되어 제1열원으로 사용되는 램프와, 챔버내 온도를 검출하고 상기 웨이퍼가 챔버내로 투입되어 제1열원에 의해 적정온도에 도달할 때까지 웨이퍼를 지지한 후 적정온도에 도달하면 상기 웨이퍼를 이동시키는 복수개의 온도검출기와, 상기 챔버내 하단에 부착되어 상기 온도검출기에 의해 이동된 웨이퍼를 고정시키고 공정온도 유지를 위한 제2열원으로 사용되는 열판과, 상기 챔버의 일측면에 형성된 웨이퍼 투입 및 배출구(28) 그리고 챔버(21)의 양측면에 형성된 반응가스 투입구 및 배출구를 포함하여 구성된다.
이하, 본 발명의 반도체 제조장치를 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 2는 본 발명의 반도체 제조장치를 보여주는 도면이다.
본 발명의 반도체 제조장치는 도 2에 도시한 바와같이 챔버(21)와, 상기 챔버(21)내 상단에 부착되어 공정온도까지 온도를 상승시키는 복수개의 램프(22)들과, 상기 챔버(21)내 하단에 부착되어 공정온도를 유지시키는 열판(23)과, 상기 온도를 검출하며 상기 램프(22)에 의해 공정온도에 도달할 때까지 웨이퍼를 지지하고 공정온도에 도달하면 상기 웨이퍼를 열판까지 이동시키는 온도검출기(24)와, 상기 웨이퍼와 램프(22) 사이의 챔버(21)내에 부착 되는 석영(Quartz)(25)와, 상기 챔버(21) 양측면에 형성된 반응가스 투입구 및 배출구(26,27)와, 상기 챔버(21)의 일측면에 형성된 웨이퍼 투입 및 배출구(28)를 포함하여 구성된다.
이와같이 구성된 본 발명의 반도체 제조장치를 보다 상세히 설명하면 다음과 같다.
도 2에 도시한 바와같이 웨이퍼 투입 및 배출구(28)를 통해 웨이퍼가 투입되면 온도검출기(24)가 상승하여 웨이퍼를 지탱한다.
이때 상기 웨이퍼를 지탱하는 온도검출기(24)는 삼각형태로 상기 열판(23)을 관통하여 형성된다.
이어 챔버(21)내 상단에 부착된 램프(22)들이 점등되어 공정에 적합한 적정온도까지 온도를 상승시킨다.
공정에 적합한 적정온도가 되면 상기 온도검출기(24)는 웨이퍼를 가지고 하강하여 열판(23)위에 올려 놓는다.
여기서 상기 온도검출기(24)는 높낮이를 조절하므로서 웨이퍼를 열판(23)까지 이동시킨다.
반응가스는 상기 웨이퍼가 하강하는 시점에서 반응가스 투입구(26)를 통해 투입시킨다.
여기서 상기 반응가스는 웨이퍼 표면에 형성시키고자 하는 필름(Film)의 종류에 따라 달라진다.
반응가스가 챔버(21)내에 투입되면 상기 반응가스와 웨이퍼의 실리콘과 반응하여 반응막(Flim)이 형성된다.
여기서 상기 반응막의 균일성을 향상시키기 위해서 반응가스 투입구(26)의 위치에 따라 상기 열판(23)을 회전시킬 수 있다.
다시 말해서 본 발명의 반도체 제조장치는 램프(22)를 이용하여 공정에 적정한 온도까지 상승시키고 이러한 온도를 유지하기 위해서 열판(24)을 사용하였다.
이상 상술한 바와같이 본 발명의 반도체 제조장치는 다음과 같은 효과가 있다.
첫째, 웨이퍼 자체를 지탱하는 지지대를 온도검출기로 이용하므로 정밀한 온도검출이 가능하다.
열원을 복수개로 구성하여 공정에 따른 적정온도를 꾸준히 유지하므로 필름형성에 따른 균일성을 향상시킨다.
승온용과 온도유지용의 열원을 통해 단위공정에 필요한 소요시간을 짧게하여 TAT(Turn Around Time)를 단축시킨다.

Claims (6)

  1. 웨이퍼 표면에 필름을 성장시키기 위한 반도체 제조장치에 있어서, 웨이퍼 반입 및 반출구를 구비함과 동시에 반응가스 투입구와 반응가스 배출구를 갖는 챔버, 상기 챔버내의 상단에 부착되어 제1열원으로 사용되는 복수의 램프와, 상기 반입구로 입력된 웨이퍼를 램프의 근처로 접근시켜 챔버내의 온도를 검출하고, 웨이퍼의 온도가 필름 형성을 위한 소정의 온도에 도달할 때 상기 웨이퍼를 이동시키는 온도검출 및 이동수단과, 상기 챔버내의 하단에 부착되어 상기 온도검출 및 이동수단에 의해 이동된 웨이퍼를 고정시켜 이 웨이퍼를 보온하는 제2열원으로 사용하는 열판을 포함하여 구성되는 것을 특징으로 하는 반도체 제조장치.
  2. 제1항에 있어서, 상기 온도검출 및 이동수단은 높낮이를 조절하므로서 웨이퍼를 이동시키는 것을 특징으로 하는 반도체 제조장치.
  3. 제1항에 있어서, 상기 온도검출 및 이동수단은 상기 열판을 관통하여 삼각 형태로 구성됨을 특징으로 하는 반도체 제조장치.
  4. 제1항에 있어서, 상기 열판은 회전가능함을 특징으로 하는 반도체 제조장치.
  5. 제1항에 있어서, 상기 램프는 공정에 적합한 적정수준까지 온도를 상승시킴을 특징으로 하는 반도체 제조장치.
  6. 제1항에 있어서, 상기 반응가스 투입구를 통해 챔버내로 반응가스의 투입시기는 웨이퍼가 하강할 때임을 특징으로 하는 반도체 제조장치.
KR1019960048001A 1996-10-24 1996-10-24 반도체 제조장치 KR100239405B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019960048001A KR100239405B1 (ko) 1996-10-24 1996-10-24 반도체 제조장치
DE19700867A DE19700867C2 (de) 1996-10-24 1997-01-13 Vorrichtung und Verfahren zum Aufwachsen eines Films auf die Oberfläche eines Wafers bei der Halbleiterherstellung
US08/841,380 US6149728A (en) 1996-10-24 1997-04-30 Semiconductor manufacturing device
JP09292103A JP3114063B2 (ja) 1996-10-24 1997-10-24 半導体製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960048001A KR100239405B1 (ko) 1996-10-24 1996-10-24 반도체 제조장치

Publications (2)

Publication Number Publication Date
KR19980028824A KR19980028824A (ko) 1998-07-15
KR100239405B1 true KR100239405B1 (ko) 2000-01-15

Family

ID=19478727

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960048001A KR100239405B1 (ko) 1996-10-24 1996-10-24 반도체 제조장치

Country Status (4)

Country Link
US (1) US6149728A (ko)
JP (1) JP3114063B2 (ko)
KR (1) KR100239405B1 (ko)
DE (1) DE19700867C2 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4522527B2 (ja) * 2000-03-06 2010-08-11 キヤノンアネルバ株式会社 半導体製造装置における基板搭載方法
DE10131673A1 (de) * 2001-06-29 2003-01-30 Infineon Technologies Ag Tragevorrichtung für einen Wafer
US6515261B1 (en) 2002-03-06 2003-02-04 Applied Materials, Inc. Enhanced lift pin
JP5885830B2 (ja) * 2011-04-07 2016-03-16 ピコサン オーワイＰｉｃｏｓｕｎ Ｏｙ プラズマ源を有する堆積反応炉
CN105714245B (zh) * 2014-12-01 2019-08-23 北京北方华创微电子装备有限公司 反应腔室

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03206611A (ja) * 1990-01-08 1991-09-10 Nec Corp ランプ加熱式熱処理装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02303131A (ja) * 1989-05-18 1990-12-17 Oki Electric Ind Co Ltd 絶縁膜形成方法
JP2650445B2 (ja) * 1989-11-15 1997-09-03 三菱電機株式会社 薄膜形成装置
JP3089669B2 (ja) * 1991-01-10 2000-09-18 富士通株式会社 半導体装置の製造方法
JPH0697158A (ja) * 1991-09-12 1994-04-08 Semiconductor Energy Lab Co Ltd 光気相反応方法
JPH05243166A (ja) * 1992-02-26 1993-09-21 Nec Corp 半導体基板の気相成長装置
US5444217A (en) * 1993-01-21 1995-08-22 Moore Epitaxial Inc. Rapid thermal processing apparatus for processing semiconductor wafers
JPH0897206A (ja) * 1994-09-29 1996-04-12 Toshiba Corp 熱酸化膜形成方法
US5830277A (en) * 1995-05-26 1998-11-03 Mattson Technology, Inc. Thermal processing system with supplemental resistive heater and shielded optical pyrometry

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03206611A (ja) * 1990-01-08 1991-09-10 Nec Corp ランプ加熱式熱処理装置

Also Published As

Publication number Publication date
DE19700867C2 (de) 1999-07-01
KR19980028824A (ko) 1998-07-15
DE19700867A1 (de) 1998-05-07
JPH10150029A (ja) 1998-06-02
JP3114063B2 (ja) 2000-12-04
US6149728A (en) 2000-11-21

Similar Documents

Publication Publication Date Title
US6805749B2 (en) Method and apparatus for supporting a semiconductor wafer during processing
US6113984A (en) Gas injection system for CVD reactors
KR100335282B1 (ko) 반도체웨이퍼기판의비접촉식처리장치
KR100424056B1 (ko) 퍼니스측벽온도제어시스템
US7700376B2 (en) Edge temperature compensation in thermal processing particularly useful for SOI wafers
KR100811906B1 (ko) 처리 방법 및 처리 장치
JPH11204442A (ja) 枚葉式の熱処理装置
WO2004015742A2 (en) High rate deposition in a batch reactor
KR100423629B1 (ko) 저항 가열 단일 웨이퍼 노
EP0823491B1 (en) Gas injection system for CVD reactors
JPH10107018A (ja) 半導体ウェーハの熱処理装置
US6140256A (en) Method and device for treating semiconductor with treating gas while substrate is heated
JPH0794419A (ja) 半導体処理装置
JPH09232297A (ja) 熱処理装置
KR100239405B1 (ko) 반도체 제조장치
JP2003257873A (ja) 半導体製造方法および半導体製造装置
JP2002026112A (ja) 基板処理装置
JP4115331B2 (ja) 基板処理装置
JP2640269B2 (ja) 処理方法及び処理装置
KR200365533Y1 (ko) 저압 화상기상증착 장치의 반응로
JP2004304128A (ja) 半導体装置の製造方法
JPH09326365A (ja) 縦型加熱処理装置
JPH07283159A (ja) 熱処理装置
JP2005340236A (ja) 基板処理装置
JP2002280375A (ja) 基板処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070914

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee