DE19700867A1 - Vorrichtung zur Halbleiterherstellung - Google Patents

Vorrichtung zur Halbleiterherstellung

Info

Publication number
DE19700867A1
DE19700867A1 DE19700867A DE19700867A DE19700867A1 DE 19700867 A1 DE19700867 A1 DE 19700867A1 DE 19700867 A DE19700867 A DE 19700867A DE 19700867 A DE19700867 A DE 19700867A DE 19700867 A1 DE19700867 A1 DE 19700867A1
Authority
DE
Germany
Prior art keywords
wafer
chamber
temperature
lamps
pyrometers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19700867A
Other languages
English (en)
Other versions
DE19700867C2 (de
Inventor
Jae Woo Park
Sang Hyun Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of DE19700867A1 publication Critical patent/DE19700867A1/de
Application granted granted Critical
Publication of DE19700867C2 publication Critical patent/DE19700867C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/005—Control means for lapping machines or devices
    • B24B37/013—Devices or means for detecting lapping completion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Vapour Deposition (AREA)

Description

Die Erfindung betrifft eine Vorrichtung zur Halbleiterher­ stellung, insbesondere eine solche, die dann, wenn ein Film auf ein Siliciumsubstrat aufgewachsen wird, dessen Tempera­ tur genau regelt, um dadurch gleichmäßige Filmdicke zu er­ halten.
Im allgemeinen läuft beim Herstellen eines Halbleiterele­ ments das Filmwachstum unter Verwendung eines Verfahrens ab, bei dem ein thermischer Oxidfilm, ein durch chemische Dampf­ niederschlagung hergestellter Oxidfilm oder ein Nitridfilm mit einem elektrischen Ofen aufgewachsen wird. Ein solches Verfahren wird gemäß dem Chargentyp ausgeführt. Da jedoch ein Prozeß vom Chargentyp lange Zeit benötigt, verursachen triviale Fehler, wie sie beim Prozeß auftreten, Schwierig­ keiten bei allen Wafern.
Auch sollte die Temperatur der Wafer in einem Rohr aufgrund der großen Fläche geregelt werden.
Ferner ist es schwierig, die Umsatz zeit (TAT = Turn Around Time) zu verringern, da die Zeit pro Prozeßeinheit aufgrund der sehr langsamen Temperaturerhöhungsgeschwindigkeit, der zur Stabilisierung erforderlichen Zeit usw. lang ist.
Daher wurde ein Verfahren zum Aufwachsen eines Films mittels einer schnellen Wärmeprozeßeinheit eingeführt, um die obi­ gen Probleme zu lindern und um die Produktivität entspre­ chend der Integration von Halbleiterelementen und der Größe von Siliciumsubstraten zu verbessern.
Wie es in Fig. 1 veranschaulicht ist, umfaßt eine herkömm­ liche Vorrichtung zur Halbleiterherstellung eine Kammer 11, mehrere am oberen Ende der Kammer 11 angeordnete Lampen 22, Waferbefestigungen 13, die am unteren Ende der Kammer ange­ bracht sind, ein Pyrometer 14, das zwischen den Waferbefes­ tigungen 13 vorhanden ist, um die Temperatur zu erfassen, eine Quarzplatte 15 zwischen den Lampen 22 und dem Wafer, einen Wafereinlaß 28, der an einer Seite der Kammer 11 aus­ gebildet ist, und einen Reaktionsgaseinlaß und -auslaß 17 bzw. 18, die an den beiden Seiten der Kammer 11 ausgebildet sind.
Für den Betrieb dieser Vorrichtung kann das Folgende angege­ ben werden.
Wie es in Fig. 1 dargestellt ist, wird ein Wafer über den Wafereinlaß 28 in die Kammer 11 gegeben und dann auf den Waferbefestigungen 13 angeordnet. Die als Wärmequelle ver­ wendeten Lampen werden eingeschaltet, um die Innentemperatur der Kammer 11 bis auf die geeignete Prozeßtemperatur zu erhöhen. Das Pyrometer 14, das an der Rückseite des Wafers angeordnet ist, erfaßt die für ein Filmwachstum zweckdien­ liche Prozeßtemperatur und sorgt dafür, daß diese auf­ rechterhalten wird.
Wenn die Temperatur die korrekte mehr oder weniger erreicht hat, wird Reaktionsgas durch den Reaktionsgaseinlaß 17 in die Kammer 11 eingelassen. Wenn z. B. ein Oxidfilm auf der Oberfläche wachsen soll, wird Sauerstoff (O2) als Reaktions­ gas eingelassen. Dieser Sauerstoff bildet Verbindungen mit dem Siliciumwafer, wodurch ein Oxidfilm (SiO2) wächst.
Die korrekte Temperatur wird durch Regeln der Lampen einge­ stellt.
Jedoch bestehen bei der herkömmlichen Vorrichtung zur Halbleiterherstellung die folgenden Probleme.
Erstens entsteht, da die Innentemperatur in der Kammer bei der Erhöhung auf die korrekte Prozeßtemperatur schnell an­ steigt, ein Überschwingen im Temperaturprofil.
Zweitens ist es unmöglich, die Umsetzzeit zu verringern, da ziemlich Zeit dazu erforderlich ist, die Temperatur auf die korrekte Prozeßtemperatur zu stabilisieren.
Drittens ist die Gleichmäßigkeit von Filmen beeinträchtigt, da die Filmwachstumsgeschwindigkeit wegen ungebührlicher Temperaturerhöhungen und Temperaturdifferenzen zwischen als Wärmequelle verwendeten Lampen ungleichmäßig ist.
Der Erfindung liegt die Aufgabe zugrunde, eine Vorrichtung zur Halbleiterherstellung zu schaffen, mit der Filme dadurch gleichmäßig aufgewachsen werden können, daß die Temperatur genau erfaßt wird und sie stabil aufrechterhalten wird, und mit der auch die Umsetzzeit verringert werden kann.
Diese Aufgabe ist durch die Vorrichtung gemäß dem beigefüg­ ten Anspruch 1 gelöst.
Zusätzliche Merkmale und Vorteile der Erfindung werden in der folgenden Beschreibung dargelegt, oder sie werden beim Ausüben der Erfindung ersichtlich.
Die beigefügten Zeichnungen, die für ein weiteres Verständ­ nis der Erfindung sorgen sollen, veranschaulichen Ausfüh­ rungsbeispiele der Erfindung und dienen zum Erläutern der Prinzipien derselben.
Fig. 1 ist eine Ansicht, die eine herkömmliche Vorrichtung zur Halbleiterherstellung zeigt; und
Fig. 2 ist eine Ansicht, die eine erfindungsgemäße Vorrich­ tung zur Halbleiterherstellung zeigt.
Nun werden unter Bezugnahme auf die beigefügten Zeichnungen bevorzugte Ausführungsbeispiele der Erfindung im einzelnen beschrieben.
Wie es in Fig. 2 veranschaulicht ist, umfaßt eine erfin­ dungsgemäße Vorrichtung zur Halbleiterherstellung eine Kam­ mer 21, mehrere Lampen 22, die am oberen Ende der Kammer 21 angeordnet sind, um die Temperatur auf die Prozeßtemperatur zu erhöhen, eine Heizplatte 23, die am unteren Ende der Kam­ mer 21 angeordnet ist, um die Prozeßtemperatur aufrechtzu­ erhalten, mehrere Pyrometer 24 zum Erfassen der Temperatur, die einen Wafer halten, bis er mit den Lampen 22 auf die Prozeßtemperatur erwärmt ist, und die den Wafer zur Heiz­ platte transportieren, wenn die Prozeßtemperatur erreicht ist, eine Quarzplatte 25, die zwischen dem Wafer und den Lampen 22 angeordnet ist, einen Reaktionsgaseinlaß und ei­ nen -auslaß 26 bzw. 27, die an den beiden Seiten der Kammer 21 ausgebildet sind, und einen Wafereinlaß/-auslaß 28, der an einer Seite der Kammer 21 ausgebildet ist.
Im Betrieb werden, wie es durch Fig. 2 veranschaulicht ist, wenn ein Wafer durch den Wafereinlaß 28 eingesetzt wird, die Pyrometer 24, die mit Dreiecksform durch die Heizplatte 23 gehen, angehoben, um den Wafer aufzunehmen. Dann werden die am oberen Ende der Kammer 21 angeordneten Lampen 22 ein­ geschaltet, um die Innentemperatur der Kammer auf die kor­ rekte Prozeßtemperatur zu erhöhen.
Wenn diese Temperatur erreicht ist, senken die Pyrometer 24 den Wafer ab und setzen ihn auf die Heizplatte 23. Die Pyro­ meter 24 sind also nach oben oder nach unten verstellbar, um den Wafer auf die Heizplatte 23 aufzusetzen oder um ihn von ihr abzuheben.
Dann wird Reaktionsgas durch den Reaktionsgaseinlaß 26 ein­ geleitet. Dieses Reaktionsgas ist abhängig von der Art der Filme, die auf der Waferfläche wachsen sollen. Wenn das Re­ aktionsgas in die Kammer 21 eingelassen wird, reagiert es mit dem Siliciumwafer, um dadurch einen Reaktionsfilm aufzu­ wachsen.
Die Heizplatte kann in bezug auf die Position des Reaktions­ gaseinlasses 26 rotieren, um dadurch die Gleichmäßigkeit des aufgewachsenen Films zu verbessern.
D.h., daß bei der erfindungsgemäßen Vorrichtung zur Halb­ leiterherstellung die Innentemperatur in der Kammer unter Verwendung der Lampen auf die korrekte Prozeßtemperatur erhöht wird und dann diese mittels der Heizplatte 24 beibe­ halten wird.
Wie oben beschrieben, verfügt die erfindungsgemäße Vorrich­ tung zur Halbleiterherstellung über die folgenden Effekte.
Erstens verwendet sie einen Träger zum Tragen des Wafers in Form eines Pyrometers, wodurch es möglich ist, die Tempera­ tur genau zu erfassen.
Zweitens verfügt sie über mehrere Wärmequellen, so daß die korrekte Prozeßtemperatur dauernd aufrechterhalten werden kann, was zu gleichmäßigem Filmwachstum führt.
Drittens verkürzt sie die Zeit pro Prozeßeinheit mittels der Wärmequellen zum Erhöhen und Beibehalten der Temperatur, wodurch die Umsetzzeit verringerbar ist.

Claims (6)

1. Vorrichtung zur Halbleiterherstellung zum Aufwachsen eines Films auf die Oberfläche eines Wafers, mit
  • - einer Kammer;
  • - mehreren Lampen (22), die am oberen Ende der Kammer ange­ ordnet sind;
  • - einem Wafereinlaß/-auslaß (28), der an einer Seite der Kammer ausgebildet ist; und
  • - einem Reaktionsgaseinlaß und einem -auslaß (26, 27), die an zwei Seiten der Kammer ausgebildet sind;
    gekennzeichnet durch
  • - mehrere Pyrometer (24) zum Erfassen der Innentemperatur der Kammer, die den Wafer halten, während er in die Kammer eingesetzt wird und mittels der als erste Wärmequelle die­ nenden Lampen auf eine geeignete Temperatur erwärmt wird, und die dann, wenn diese Temperatur erreicht ist, den Wafer absenken; und
  • - eine Heizplatte (23), die am unteren Ende der Kammer ange­ ordnet ist, und auf die der Wafer mittels der Pyrometer auf­ gesetzt wird, wobei diese Heizplatte als zweite Wärmequelle dient, die den Wafer auf der Prozeßtemperatur hält.
2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Pyrometer (24) vertikal verstellbar sind, um den Wafer zu Verstellen.
Vorrichtung nach einem der vorstehenden Ansprüche, da­ durch gekennzeichnet, daß die Pyrometer (24) in Dreiecks­ form durch die Heizplatte (23) laufen.
4. Vorrichtung nach einem der vorstehenden Ansprüche, da­ durch gekennzeichnet, daß die Heizplatte (23) drehbar ist.
5. Vorrichtung nach einem der vorstehenden Ansprüche, da­ durch gekennzeichnet, daß die Lampen (22) so ausgebildet sind, daß sie die Innentemperatur der Kammer auf die kor­ rekte Prozeßtemperatur erhöhen.
6. Vorrichtung nach einem der vorstehenden Ansprüche, da­ durch gekennzeichnet, daß sie so ausgebildet ist, daß Re­ aktionsgas eingelassen wird, während der Wafer abgesenkt wird.
DE19700867A 1996-10-24 1997-01-13 Vorrichtung und Verfahren zum Aufwachsen eines Films auf die Oberfläche eines Wafers bei der Halbleiterherstellung Expired - Fee Related DE19700867C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960048001A KR100239405B1 (ko) 1996-10-24 1996-10-24 반도체 제조장치

Publications (2)

Publication Number Publication Date
DE19700867A1 true DE19700867A1 (de) 1998-05-07
DE19700867C2 DE19700867C2 (de) 1999-07-01

Family

ID=19478727

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19700867A Expired - Fee Related DE19700867C2 (de) 1996-10-24 1997-01-13 Vorrichtung und Verfahren zum Aufwachsen eines Films auf die Oberfläche eines Wafers bei der Halbleiterherstellung

Country Status (4)

Country Link
US (1) US6149728A (de)
JP (1) JP3114063B2 (de)
KR (1) KR100239405B1 (de)
DE (1) DE19700867C2 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4522527B2 (ja) * 2000-03-06 2010-08-11 キヤノンアネルバ株式会社 半導体製造装置における基板搭載方法
DE10131673A1 (de) * 2001-06-29 2003-01-30 Infineon Technologies Ag Tragevorrichtung für einen Wafer
US6515261B1 (en) 2002-03-06 2003-02-04 Applied Materials, Inc. Enhanced lift pin
KR102265704B1 (ko) * 2011-04-07 2021-06-16 피코순 오와이 플라즈마 소오스를 갖는 퇴적 반응기
CN105714245B (zh) * 2014-12-01 2019-08-23 北京北方华创微电子装备有限公司 反应腔室

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0402617A1 (de) * 1989-05-18 1990-12-19 Oki Electric Industry Co., Ltd. Methode zur Erzeugung einer isolierten Schicht
JPH03157928A (ja) * 1989-11-15 1991-07-05 Mitsubishi Electric Corp 薄膜形成装置
JPH04251933A (ja) * 1991-01-10 1992-09-08 Fujitsu Ltd 半導体装置の製造方法
JPH0697158A (ja) * 1991-09-12 1994-04-08 Semiconductor Energy Lab Co Ltd 光気相反応方法
JPH0897206A (ja) * 1994-09-29 1996-04-12 Toshiba Corp 熱酸化膜形成方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03206611A (ja) * 1990-01-08 1991-09-10 Nec Corp ランプ加熱式熱処理装置
JPH05243166A (ja) * 1992-02-26 1993-09-21 Nec Corp 半導体基板の気相成長装置
US5444217A (en) * 1993-01-21 1995-08-22 Moore Epitaxial Inc. Rapid thermal processing apparatus for processing semiconductor wafers
US5830277A (en) * 1995-05-26 1998-11-03 Mattson Technology, Inc. Thermal processing system with supplemental resistive heater and shielded optical pyrometry

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0402617A1 (de) * 1989-05-18 1990-12-19 Oki Electric Industry Co., Ltd. Methode zur Erzeugung einer isolierten Schicht
JPH03157928A (ja) * 1989-11-15 1991-07-05 Mitsubishi Electric Corp 薄膜形成装置
JPH04251933A (ja) * 1991-01-10 1992-09-08 Fujitsu Ltd 半導体装置の製造方法
JPH0697158A (ja) * 1991-09-12 1994-04-08 Semiconductor Energy Lab Co Ltd 光気相反応方法
JPH0897206A (ja) * 1994-09-29 1996-04-12 Toshiba Corp 熱酸化膜形成方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Patent Abstracts of Japan, E-1308, 19.1.1993, Vol. 17, No. 28 & JP 04-251933 A *
Patent Abstracts of Japan, E-1574, 6.7.1994, Vol. 18, Nr. 359 & JP 06-097158 A *

Also Published As

Publication number Publication date
JPH10150029A (ja) 1998-06-02
JP3114063B2 (ja) 2000-12-04
KR19980028824A (ko) 1998-07-15
KR100239405B1 (ko) 2000-01-15
DE19700867C2 (de) 1999-07-01
US6149728A (en) 2000-11-21

Similar Documents

Publication Publication Date Title
EP1540717B1 (de) Verfahren zum oxidieren einer schicht und zugehörige aufnahmevorrichtungen für ein substrat
DE60022221T2 (de) Apparat für die bearbeitung von halbleitern
DE3855871T2 (de) Vorrichtung zur Durchführung einer Wärmebehandlung an Halbleiterplättchen
DE69126724T2 (de) Vorrichtung zur Dampfphasenabscheidung
DE69811577T2 (de) Reaktor und Verfahren zum Behandlung eines Halbleitersubstrats
DE4421109C2 (de) Verfahren zum Herstellen eines polykristallinen Halbleiterdünnfilms
DE69816913T2 (de) Anlage zur Temperaturreglung der Seitenwände eines Ofens
DE69333920T2 (de) Verfahren und Vorrichtung für das Wachstum einer epitaktischen Siliziumschicht, mit kontrolliertem Massendurchfluss der reaktiven Gase
DE3787139T2 (de) Verfahren zur Erzeugung von Einkristall-Dünnschichten aus Halbleitergrundstoff.
DE69404397T2 (de) Verbesserte Suszeptor Ausführung
EP2126161B1 (de) Vorrichtung und verfahren zum abscheiden kristalliner schichten wahlweise mittels mocvd oder hvpe
EP1247587B1 (de) Verfahren und Vorrichtung zum Behandeln und/oder Beschichten einer Fläche eines Gegenstandes
DE2064470C3 (de) Vorrichtung zur Durchführung von Reaktionen an erhitzten Substratoberflächen mittels Gastransportprozessen
DE102009022224B4 (de) Verfahren zur Herstellung von epitaxierten Siliciumscheiben
DE60127252T2 (de) Epitaktischer siliziumwafer frei von selbstdotierung und rückseitenhalo
DE2110289C3 (de) Verfahren zum Niederschlagen von Halbleitermaterial und Vorrichtung zu seiner Durchführung
DE112008003029T5 (de) Werkstückträger mit Fluidzonen zur Temperatursteuerung
DE69118228T2 (de) Klemmechanismus für physikalische Dampfniederschlagvorrichtung
DE102011013571A1 (de) Plasmaätzverfahren und Plasmaätzvorrichtung
DE3635279A1 (de) Gasphasen-epitaxieverfahren fuer einen verbindungs-halbleiter-einkristall und einrichtung zur durchfuehrung des verfahrens
DE112012001864T5 (de) Halbleitersubstratbearbeitungssystem
DE102008036744A1 (de) Verfahren zum Herstellen von einer Siliziumcarbid-Halbleitervorrichtung
DE19716707A1 (de) Halbleiterkristallscheiben -Wärmebehandlungsvorrichtung
DE112016003399T5 (de) Verfahren zur Vorbereitung eines Reaktorneustarts zur Herstellung eines epitaktischen Wafers
DE102010026987A1 (de) Herstellvorrichtung und -verfahren für Halbleiterbauelement

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee