JP4522527B2 - 半導体製造装置における基板搭載方法 - Google Patents

半導体製造装置における基板搭載方法 Download PDF

Info

Publication number
JP4522527B2
JP4522527B2 JP2000061263A JP2000061263A JP4522527B2 JP 4522527 B2 JP4522527 B2 JP 4522527B2 JP 2000061263 A JP2000061263 A JP 2000061263A JP 2000061263 A JP2000061263 A JP 2000061263A JP 4522527 B2 JP4522527 B2 JP 4522527B2
Authority
JP
Japan
Prior art keywords
substrate
processing table
processed
temperature
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000061263A
Other languages
English (en)
Other versions
JP2001250782A (ja
Inventor
伸一 稲葉
陽介 井出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Anelva Corp
Original Assignee
Canon Anelva Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Anelva Corp filed Critical Canon Anelva Corp
Priority to JP2000061263A priority Critical patent/JP4522527B2/ja
Priority to US09/797,702 priority patent/US6796795B2/en
Priority to KR1020010011181A priority patent/KR100733050B1/ko
Priority to TW90105187A priority patent/TW574406B/zh
Priority to GB0105504A priority patent/GB2360043B/en
Publication of JP2001250782A publication Critical patent/JP2001250782A/ja
Application granted granted Critical
Publication of JP4522527B2 publication Critical patent/JP4522527B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67098Apparatus for thermal treatment
    • H01L21/67103Apparatus for thermal treatment mainly by conduction
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/56Apparatus specially adapted for continuous coating; Arrangements for maintaining the vacuum, e.g. vacuum locks
    • C23C14/564Means for minimising impurities in the coating chamber such as dust, moisture, residual gases
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/56Apparatus specially adapted for continuous coating; Arrangements for maintaining the vacuum, e.g. vacuum locks
    • C23C14/564Means for minimising impurities in the coating chamber such as dust, moisture, residual gases
    • C23C14/566Means for minimising impurities in the coating chamber such as dust, moisture, residual gases using a load-lock chamber

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体製造装置における基板搭載方法に関し、特に、真空処理容器内で処理される基板と基板搭載部との温度差が小さくなるようにした基板搭載方法に関する。
【0002】
【従来の技術】
真空処理容器内に被処理基板(以下基板という)を搬送して所定の処理を施す半導体製造装置としては、基板に薄膜を堆積させるスパッタリング装置やCVD(化学気相成長)装置、基板の薄膜をプラズマ等を用いてエッチングを行うエッチング装置等が従来から知られている。これらの半導体製造装置では、膜を堆積させたり、膜をエッチングしたりすることから、本来意図しない堆積膜や基板からのエッチング生成物が基板を載置する処理台に付着することが広く知られている。
【0003】
CVD装置の例をとって従来技術を概説する。図9はCVD装置の概略縦断面図である。このCVD装置は、処理すべき基板のみを加熱するコールドウォール型の真空処理装置である。このCVD装置では真空処理容器は水冷容器11で構成される。なお図で水冷容器11は断面で示されているが、水冷構造を有している。真空処理容器内には、熱反射板12と、後述のごとく加熱源を内蔵した処理台13が備えられている。従って、処理されるべき基板のみが加熱される構造となっている。処理台13は、上面が基板搭載面となっている基板ホルダである。処理台13には上下動自在の構造で取りつけられた例えば3本のリフトピン14が設けられている。かかるリフトピン14に対しては、リフトピン14を昇降させるリフトピン駆動機構15、およびリフトピン駆動機構15の動作を制御するコントローラ16が設けられる。リフトピン駆動機構15は、複数本のリフトピン14と連結された支柱15aと、支柱15aを取付け支持する可動部15bと、可動部15bを昇降させる駆動部15cとから構成されている。支柱15aは真空処理容器の底壁を貫通して設けられているので、真空処理容器の真空密閉性を保持しかつ支柱15aの昇降動作に対応するように支柱15aはベローズ15dで被われている。処理される基板10は搬送ロボット(図示せず)によって搬送用出入り口17を介して真空処理容器内に搬入され、最初に上昇状態のリフトピン14の上に移載される。その後、リフトピン14が降下することによって、基板10は処理台13の基板搭載面に載置される。処理台13は内部にヒータ18を内蔵しており、例えば600℃の一定温度に加熱されている。ヒータ18への給電機構、およびヒータ18の温度を熱電対等を用いて計測し給電機構による給電量を制御する制御機構の図示は省略されている。なお上記真空処理容器は、内部を所要の真空状態にするために側壁と底壁に例えばターボ分子ポンプ19,20が付設されている。真空処理容器の内部は処理台13の上側に位置する上室と、下側に位置する下室とに分けられる。ターボ分子ポンプ19,20はそれぞれ上室と下室を所要のレベルまで排気する。
【0004】
基板10が処理台13の基板搭載面に搭載された後、基板10の温度が処理台13の温度に近づき安定するための加熱安定時間180秒を経た後に、ガスノズル21から熱分解性ガスであるSi2 6 ガスを例えば12sccm導入する。これにより、加熱された基板10上にSi膜が堆積する。真空処理容器の内壁は水冷容器11内を循環する水によって水温程度になるように温度調節されているから、この部分でSi2 6 ガスが熱分解を起こすことはなく、よってSi膜も堆積することはない。他方、処理台13はヒータ18により600℃に加熱されているから、この部分にはSi膜が堆積されることになる。処理台13に堆積するSi膜は基板10の処理枚数を重ねるに従ってその膜厚が増大する。
【0005】
【発明が解決しようとする課題】
上記の従来のCVD装置において基板の処理枚数を重ねるに従って膜厚が増したSi膜は、基板の熱膨張によって発生する熱応力を受け、堆積した表面から容易に剥離することが経験的に知られている。
【0006】
基板の熱膨脹によってSi膜が剥離するメカニズムを図10を参照して説明する。前述のごとく処理台13はヒータ18によって600℃に加熱されている。これに対して、真空処理容器に搬送ロボットで搬入され、処理台13に搭載された基板10は、処理台13に比較して非常に低い温度で処理台の基板搭載面に載置される。また処理台13の上でかつ基板10の外周部分にはSi膜22が堆積している。上記の状態の基板10は、処理台13からの熱量を受けることによって加熱され、処理台13の温度付近まで温度上昇する。ここで基板10が真空処理容器内に搬入された時点で室温である場合について述べる。処理台13上に載置された基板10は、処理台13から熱量を受けることによって急激に加熱されることになる。被処理基板が例えばシリコン基板である場合、基板の直径を200mm、線膨脹係数を4.1×10-6/℃とすると、基板が室温25℃から600℃まで加熱される間に、当該基板は200[mm]×4.1×10-6[1/℃]×(600−25)[℃]=0.47[mm]だけ膨脹することとなる。このとき、基板10が処理台13の基板搭載面上を摺動するため、処理台13の上に堆積したSi膜22に力を加え、剥離を促すと考えられる。
【0007】
上記のごとく剥離したSi膜は、基板上に異物として飛散することとなり、基板に本来目的としない欠陥を引き起こす。そこで、この剥離を抑制するために、従来、例えば処理台13の温度を十分に下げておき、基板10を載置した後に十分に時間をかけて所定の温度まで加熱することによって剥離を抑制することがなされてきた。しかし、この方法では基板10を所定温度にするまでに多大な時間を要し、生産性を著しく低下させるという欠点があった。以上の問題は、処理台が冷却された状態(または低い温度状態)にあり、この処理台に対して基板の温度が相対的に高い場合にも同様に起こり得る問題である。
【0008】
本発明の目的は、上記の問題を解決することにあり、加熱または冷却された処理台と、処理台に搭載される基板の温度差が小さくなるようにして当該基板を処理台上に搭載し、処理台上に堆積した薄膜の剥離を防止することを企図した半導体製造装置における基板搭載方法提供することにある。
【0009】
【課題を解決するための手段および作用】
本発明に係る半導体製造装置における基板搭載方法および装置、並びにデバイスの製造方法は、上記目的を達成するために、次のように構成される。
【0010】
第1の基板搭載方法は、真空処理容器内に被処理基板を搬入し加熱または冷却された処理台上に搭載して所定の処理を施すコールドウォール型真空処理を行う半導体製造装置に適用される基板搭載方法であり、被処理基板の真空処理容器内への移載位置から処理台への搭載位置へ処理台と被処理基板を接近させる際、途中で被処理基板の処理台への搭載位置への間で、接近動作を一時的に停止させることにより接近動作を2回以上に分けて行い、被処理基板の搭載時における処理台と被処理基板の温度差が所定温度以内になるように十分な時間を経過させるようにした方法である。 十分な時間を経過させる方法しては、接近動作を一時的に停止させ、当該接近動作をを2回以上に分けて行うことである。このように動作させることで、被処理基板と処理台の温度差が小さくなるようにする。被処理基板と処理台の温度が小さくなり、所定温度以内(加熱の場合には好ましくは150℃以内)になると、例えば基板が処理台からの熱を受けて熱膨張しても、その変化の度合いが小さくなり、処理台の基板搭載面に堆積した膜の剥がれを少なくすることができる。
【0011】
第2の基板搭載方法、上記の基本的な前提構成を有する半導体製造装置において、さらにより具体的な構成を提供するものであり、 真空処理容器内に被処理基板を搬入し、真空処理容器内に設置される加熱または冷却された処理台上に被処理基板を搭載して所定の処理を施し、処理台に対して被処理基板の搭載のためのリフトピンとこのリフトピンを昇降させる駆動装置が設けられる半導体製造装置において、 搬送ロボットにより真空処理容器に搬入された被処理基板は、上方位置に移動したリフトピンの上に移載され、 リフトピンを下降させるときに、下降の途中で被処理基板を一時的に停止させることによりリフトピンの下降動作を2回以上に分けて行い、被処理基板の搭載時における処理台と被処理基板の温度差が所定温度以内になるように十分な時間を経過させ、その後に処理台上に被処理基板を搭載する方法である。 搬送ロボットにより真空処理容器内に搬入された被処理基板は、上方位置に移動したリフトピンの上に移載され、リフトピンを上記の条件に基づき下降させるときに、被処理基板の搭載時における処理台と被処理基板の温度差が所定温度以内になるように十分な時間を経過させ、その後に処理台上に被処理基板を搭載するようにした。
【0012】
上記の各基板搭載方法において、好ましくは、リフトピンを下降させ、処理台の上方で一時的に停止するときには、その位置は処理台の上方1〜50mmの範囲に含まれることが好まし。さらに本発明に係る半導体製造装置における基板搭載方法は、被処理基板を処理台上に搭載する時において両者の温度差が所定温度以内に含まれるごとく小さくなるように搭載の仕方を制御することに特徴があるが、例えば処理台が加熱されているときには、その温度差としては基板搭載面に堆積したシリコン膜の剥離を有効に防止する観点から150℃以内であることが好まし
【0013】
本発明の一形態に係る半導体製造装置における基板搭載装は、真空処理容器内に被処理基板を搬入し、真空処理容器内に設置される加熱または冷却された処理台上に被処理基板を搭載して所定の処理を施し、処理台に対して被処理基板の搭載のためのリフトピンとこのリフトピンを昇降させる駆動装置が設けられる半導体製造装置に適用され、被処理基板の温度を計測する第1温度計と、処理台の温度を計測する第2温度計と、第1温度計と第2温度計が出力する各信号を入力し、被処理基板と処理台の温度情報に基づいて、リフトピンを下降させるときに、下降の途中で被処理基板を一時的に停止させることによりリフトピンの下降動作を2回以上に分けて行わせ、被処理基板の搭載時における処理台と被処理基板の温度差が所定温度以内になるように十分な時間を経過させ、その後に処理台上に被処理基板を搭載するように駆動装置の動作を制御する制御装置とを備えて構成される。上記の所定温度は、処理台が加熱されている場合には、150℃であることを特徴とす
【0014】
次に、上記の本発明に係る基板搭載方法および装置の考えに至った過程を説明する。図5に基板の処理を繰り返した場合の異物数の測定結果を示す。図5において横軸は被処理基板の処理枚数、縦軸は異物数である。従来の基板搭載方法の場合(グラフA)には、基板の処理枚数が2000枚を越えるあたりから異物数は10個を越えていることが判る。そこで本発明者らは、従来方法による上記現象を分析するために、真空処理容器内に搬送された基板の温度変化と処理台へ載置するまでの時間を変化させた場合の異物数を測定した。
【0015】
図6は真空処理容器内に搬送した後の基板(シリコンベア基板)の温度変化について放射温度計を利用して測定した結果を示す。図6において横軸は基板をリフトピンに移載してからの経過時間、縦軸は放射温度計を用いて測定した基板の温度を示す。ここで図中Cは基板が処理台に載置された時の時刻を示す。図6において、グラフDはシリコンベア基板(処理前シリコン基板)の場合の温度変化を示し、グラフEは実デバイス基板(シリコン以外の処理前基板または処理済シリコン基板)の場合の温度変化を示す。図6から基板が処理台に載置された時の時刻Cにおいては、被処理基板1の温度は400℃以下であることが判る。グラフDではおよそ120秒ぐらいで温度が400℃を超えかつ180秒程度で安定し、グラフEでは載置した後5秒程度で温度が立ちあがっている。ここで用いた放射温度計(光学パイロメータ等)の測定範囲は400℃から700℃の間であり、400℃以下の温度は測定することができなかった。なお図6のグラフDで示した特性は基板の厚みに応じて変化し、例えば基板が厚くなると、安定した状態になるまでに360秒程度を要する場合もある。
【0016】
図7は、基板の処理を繰返し処理台上に十分にSi膜を堆積させた後に、基板をリフトピンに移載してから処理台に載置するまでの時間を変化させて異物数を測定した結果を示す。処理台に載置するまでの時間は、リフトピンの下降を処理台に近い位置で停止させることによって変化させた。図7において横軸は載置するまでの時間を表す保持時間、縦軸は異物数を示す。図7から保持時間が120秒以上であると、異物数が10個以下になることが判る。
【0017】
以上の測定結果から、被処理基板を処理台に載置するとき、基板と処理台の温度の差が大きい場合において異物数が多いことが判明した。このような測定結果を踏まえて、本発明によれば、前述した通り、真空処理容器内に搬送する被処理基板とそれを搭載する処理台との間の温度が著しく異なる場合において、基板の温度を処理台の温度に十分近づけた後に処理台に基板を搭載する制御の仕方および当該搭載方法を実施する装置を提案している。
【0018】
【発明の実施の形態】
以下に、本発明の好適な実施形態を添付図面に基づいて説明する。
【0019】
図1に本発明に係る基板搭載装置の構成が示される。この基板搭載装置について、基本的な構成部分は、従来技術の箇所で図9を参照して説明された半導体製造装置と同じものである。従って図1において、図9で説明した要素と実質的に同一の要素には同一の符号を付している。本発明の装置の特徴は、真空処理容器内に搬入した基板10を、リフトピン14で、加熱された処理台13に搭載するとき、リフトピン14の動かし方(特に下降の仕方)を後述する所定制御の下で行うようにした点である。当該制御はコントローラ116の指令に基づいて行われる。コントローラ116は、例えばコンピュータであり、リフトピン14の昇降動作を、リフトピン駆動機構15を介して後述するように制御するためのプログラムが組み込まれる。またリフトピンの昇降動作が簡単なものであれば、通常のシーケンス制御機構やプログラマブルコントローラ等を用いて構成することもできる。
【0020】
コントローラ116が、所定制御を行うためには、真空処理容器の内部における基板10の温度状態、および処理台13の温度状態の情報を取り込むことが必要である。そのため、真空処理容器の天井部に窓111を設け、その外側に放射型温度計(光学パイロメータ等)112を配置する。放射型温度計112は窓111を通して基板10に臨んでいる。なお放射型温度計112が基板10の温度を正確に検出できるように、熱反射板12にも孔12aが形成されている。他方、処理台13の内部には熱電対113が設けられ、熱電対113での検出内容は検出部114で温度情報として取り出される。熱電対113と検出部114で他の温度計が構成される。上記の放射型温度計112から出力される基板温度に係る信号と検出部114から出力される処理台13の温度に係る信号はコントローラ116に入力される。コントローラ116は、入力された基板12の温度信号と処理台13の温度信号の大小関係を比較することにより、リフトピン駆動機構15のモータ115と駆動部15cの動作を制御し、例えばボールネジ機構によって可動部15bを昇降させ、以下に説明する基板搭載方法を実施する。
【0021】
本発明が従来技術と異なる点はリフトピン14の上下動作の仕方である。図2に本発明に係る基板搭載方法の第1実施形態を示す。この第1実施形態では、搬送ロボットによってリフトピン14に移載された基板10は、リフトピン14が下降することによって処理台13の基板搭載面に載置されるが、このとき、図1に示されるようにリフトピン14は下降途中において基板10が処理台13の直上にきた位置で下降動作を一時的に停止させられる。ここで処理台13は内部にヒータ18を有しており、処理台13の温度は例えば600℃になるように加熱・制御されている。ヒータ18の温度を制御する構成はよく知られたものであるので、その図示は省略されている。
【0022】
上記のごとく、基板10は処理台13の上側近傍で一時的に停止され、処理台13の温度に十分に近づいた後にリフトピン14が下降し、これにより基板10は処理台13の上に載置される。すなわち、基板10は、処理台13に載置される時点において、上記一時停止により450℃まで加熱されることになる。従って基板10と処理台13の温度差は150℃またはこれよりも小さくなる。このとき、基板10の温度の面内ばらつきは2℃以内であり、所定の処理を行うに必要な温度条件を十分に満足している。
【0023】
上記の第1実施形態の場合、基板10を処理台13の上方3mmの位置に120秒の間停止させた後に処理台13の上に載置することが好ましい。なお一般的に、基板10を一時的に停止させる位置は処理台13の上方1〜50mmの範囲に含まれることが好ましく、リフトピン14の一時停止時間に要する時間は基板10がシリコンベア基板(処理前シリコン基板)である場合には、60〜180秒の範囲に含まれることが好ましい。また基板10が実デバイス基板(シリコン以外の基板または処理済みシリコン基板)の場合には一時停止時間に要する時間は1〜180秒の範囲に含まれることが好ましい。
【0024】
次に図3に従って本発明に係る基板搭載方法の第2実施形態を説明する。第2実施形態によれば、リフトピン14に移載された基板10はリフトピン14が一定速度で下降することで一定速度で処理台13に近づくが、移載位置から載置位置まで5〜180秒(シリコンベア基板の場合)、好ましくは120秒の時間で近づくように構成している。他方、従来の基板搭載方法の下降速度は、図8に示されるごとく、一定速度で、かつ移載位置から載置位置まで5秒ほどの時間で移動していた。第2実施形態による下降方法でも、第1実施形態の場合と同様に、基板10の温度は処理台13に載置される時点で450℃まで上昇する。また基板10の温度の面内ばらつきは2℃以内であり、所定の処理に要する温度条件を充分に満足している。さらに、充分に時間をかけて下降動作を行うことから基板10の温度変化を緩やかにすることができ、熱膨張変化を緩やかにできる。
【0025】
図4は本発明に係る基板搭載方法の第3実施形態を示している。第3実施形態では、リフトピン14の下降動作を例えば3回に分けて行うように構成されている。このように段階的に基板10を処理台13に近づけることによって、基板10の温度を次第に高め、基板10が処理台13の基板搭載面に載置されるときには、450℃まで加熱され、温度が上昇していることになる。この実施形態の場合にも面内ばらつきは2℃以内であり、所定の処理を行うに必要な温度条件は充分に満足している。さらには基板10の下降動作を2回以上に分けて行うことから、基板10の温度変化を緩やかにすることができ、熱膨張変化を緩やかにできる。この実施形態でも、移載位置から載置位置まで5〜180秒(例えばシリコンベア基板の場合)、好ましくは、120秒の時間で近づくように構成している。
【0026】
以上の各実施形態において、基板10が処理台13の基板搭載面に載置される時点には、基板10と処理台13の温度差が150℃以内になるように基板の下降方法が設定されている。すなわち、基板10を処理台13上に搭載する前の段階で、基板10を下降する際に、基板10の搭載時における処理台13と基板10の温度差が150℃以内になるように十分な時間を経過させるように降下動作が制御される。これによれば、処理台13の上における基板10の膨張を200[mm]×4.1×10-6[1/℃]×150[℃]=0.12[mm]に留めることができる。従って基板10の熱膨張による摺動を大きく低減することができる。
【0027】
図5には本発明による基板搭載方法を実施した場合の測定結果(B)を示している。この測定結果Bによれば、例えば8000枚を処理を完了した時点でも異物数は10個以下に維持することができる。このことは、従来の基板搭載方法によれば搭載時に基板10が25℃から600℃へ急激に温度変化して0.47mmだけ膨張するのに対して、本発明の各実施形態による場合には搭載時に基板10は450℃から600℃の温度変化で済むので、0.12mmの熱膨張に留まり、前述の通り処理台13の基板搭載面における基板10の熱膨張による摺動を大きく低減することができるからである。
【0028】
前述の実施形態ではシリコンベア基板に関しての説明が行われた。実際に半導体デバイスを作製する場合には、予め多重の材料が堆積されたシリコン基板が用いられる。このため、基板の温度上昇特性が異なることが予測される。よって前述した温度差(ΔT)を求めることが有効である。このΔTを求め、ΔTが150℃以下になる時点で、基板を処理台に載置することが重要であり、前述した実施形態の時間に必ずしも限定されない。本発明による基板搭載の方法および装置は、基板がシリコン以外の、例えばゲルマニウム(Ge)、ガリウム砒素(GaAs)、石英ガラスであっても、また堆積される膜がシリコン(Si)以外の、SiGe合金、Ge、GaAs等の化合物半導体、金属、絶縁物であっても有効であることは自明である。さらに本発明では、基板を冷却させる冷却機構を備えた基板処理装置においても同様な効果を与えることは自明である。
【0029】
前述の実施形態では、処理台が加熱されており、被処理基板が相対的に低温である例について説明したが、本発明の基板搭載方法は、処理台が冷却されており(低温である状態)、被処理基板が相対的に温度が高い場合にも適用することができるのは勿論である。このような例としては、処理台の温度が0℃、被処理基板の温度が200℃の例がある。
【0030】
【発明の効果】
以上の説明で明らかなように本発明によれば、加熱または冷却された処理台を備えた半導体製造装置における当該処理台上への基板を搭載する方法において、基板の温度を処理台の温度に充分に近づけた後に基板を処理台に搭載するようにしたため、処理台の基板搭載面に堆積膜や生成物が付着している場合にも、これらを剥離させることなく、従来と同様な時間で基板に処理を行うことができる。被処理基板に欠陥をもたらす異物の付着の低減と、生産性の向上を両立させることができる。また被処理基板の欠陥の原因となる異物付着を低減できるので、処理容器の清掃周期を大きく延ばすことができる。清掃周期の延長は、装置稼動率の向上、高価な部品代と人件費の削減による生産コストの低減を達成し、生産性を高めることができる。
【図面の簡単な説明】
【図1】本発明に係る基板搭載装置の代表的実施形態を説明する構成図である。
【図2】本発明に係る基板搭載方法の第1実施形態を示す下降動作図である。
【図3】本発明に係る基板搭載方法の第2実施形態を示す下降動作図である。
【図4】本発明に係る基板搭載方法の第3実施形態を示す下降動作図である。
【図5】本発明に係る基板搭載方法と従来の基板搭載方法による基板処理枚数に応じた異物数の発生の変化を示す特性図である。
【図6】被処理基板が処理台に搭載するときの基板温度の変化状態を示す図である。
【図7】保持時間と発生する異物数の関係を示す特性図である。
【図8】従来の基板搭載方法の基板の下降動作を示す図である。
【図9】従来の基板搭載方法が適用される半導体製造装置を示す縦断面図である。
【図10】処理台の基板搭載面での基板と堆積膜の関係を説明する縦断面図である。
【符号の説明】
10 被処理基板
13 処理台
14 リフトピン
15 リフトピン駆動機構
16,116 コントローラ
18 ヒータ
111 窓
112 放射型温度計
113 熱電対
114 検出部
115 モータ

Claims (4)

  1. 真空処理容器内にシリコンベア基板である被処理基板を搬入し加熱された処理台に搭載し、前記加熱された処理台の熱により熱分解ガスを分解させて、被処理基板に対してCVDによるSiの成膜処理を施す半導体製造装置において、
    前記被処理基板の前記真空処理容器内への移載位置から前記処理台搭載位置へ前記処理台と前記被処理基板を接近させる際、前記被処理基板の前記処理台搭載位置への間で、前記接近動作を一時的に120秒〜180秒の範囲で停止させることで、400℃以下の被処理基板を昇温させ、前記処理台と前記被処理基板の温度差が150℃以内となったときに前記処理台に搭載させることを特徴とする半導体製造装置における基板搭載方法。
  2. 前記半導体製造装置は、
    前記被処理基板の温度を計測する第1温度計と、
    前記処理台の温度を計測する第2温度計と、を備え、
    前記被処理基板と前記処理台の温度情報に基づいて、前記処理台と前記一時停止状態にある被処理基板の温度差が所定温度以内になった後に前記処理台上に前記被処理基板を搭載させることを特徴とする請求項に記載の半導体製造装置における基板搭載方法。
  3. 前記半導体製造装置は、コールドウォール型の真空処理装置であって、基板の表面に対向する位置に熱反射板を有し、
    前記第1温度計は、前記真空容器の壁及び前記熱反射板の貫通孔を介して基板表面温度を測定する放射温度計であることを特徴とする請求項に記載の半導体製造装置における基板搭載方法。
  4. 前記被処理基板を一時的に停止させる位置は前記処理台の上方1〜50mmの範囲に含まれることを特徴とする請求項1〜のいずれかに記載の半導体製造装置の基板搭載方法。
JP2000061263A 2000-03-06 2000-03-06 半導体製造装置における基板搭載方法 Expired - Fee Related JP4522527B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2000061263A JP4522527B2 (ja) 2000-03-06 2000-03-06 半導体製造装置における基板搭載方法
US09/797,702 US6796795B2 (en) 2000-03-06 2001-03-05 Method and apparatus for loading substrate in semiconductor manufacturing apparatus
KR1020010011181A KR100733050B1 (ko) 2000-03-06 2001-03-05 반도체 제조 장치에 있어서의 기판 탑재 방법 및 장치
TW90105187A TW574406B (en) 2000-03-06 2001-03-06 Method and apparatus for loading substrate in semiconductor manufacturing apparatus
GB0105504A GB2360043B (en) 2000-03-06 2001-03-06 Method and apparatus for loading substrate in semiconductor manufacturing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000061263A JP4522527B2 (ja) 2000-03-06 2000-03-06 半導体製造装置における基板搭載方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010057301A Division JP2010147503A (ja) 2010-03-15 2010-03-15 基板搭載装置

Publications (2)

Publication Number Publication Date
JP2001250782A JP2001250782A (ja) 2001-09-14
JP4522527B2 true JP4522527B2 (ja) 2010-08-11

Family

ID=18581424

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000061263A Expired - Fee Related JP4522527B2 (ja) 2000-03-06 2000-03-06 半導体製造装置における基板搭載方法

Country Status (5)

Country Link
US (1) US6796795B2 (ja)
JP (1) JP4522527B2 (ja)
KR (1) KR100733050B1 (ja)
GB (1) GB2360043B (ja)
TW (1) TW574406B (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4522527B2 (ja) * 2000-03-06 2010-08-11 キヤノンアネルバ株式会社 半導体製造装置における基板搭載方法
KR20030040119A (ko) * 2001-11-14 2003-05-22 아네르바 가부시키가이샤 발열체 cvd 장치 및 이것을 이용한 발열체 cvd 방법
US6643066B2 (en) * 2001-12-13 2003-11-04 Institut National D'optique Tunable phase mask assembly
KR100620187B1 (ko) 2002-12-30 2006-09-01 동부일렉트로닉스 주식회사 Rtp 장치의 공정 챔버로 로딩된 웨이퍼의 지지방법 및이에 사용되는 공정 챔버
JP2008297615A (ja) * 2007-06-01 2008-12-11 Tokyo Electron Ltd 基板載置機構及び該基板載置機構を備えた基板処理装置
JP2010194685A (ja) * 2009-02-26 2010-09-09 Tokyo Electron Ltd 作業台
KR101097738B1 (ko) * 2009-10-09 2011-12-22 에스엔유 프리시젼 주식회사 기판 처리 장치 및 방법
JP2012174819A (ja) * 2011-02-21 2012-09-10 Sokudo Co Ltd 熱処理装置および熱処理方法
TWI468544B (zh) * 2013-08-30 2015-01-11 Substrate transfer and processing system and its equipment
TWI468543B (zh) * 2013-08-30 2015-01-11 Substrate transfer and processing system and substrate transfer and processing methods
US10386821B2 (en) 2015-06-22 2019-08-20 Lam Research Corporation Systems and methods for calibrating scalar field contribution values for a limited number of sensors including a temperature value of an electrostatic chuck and estimating temperature distribution profiles based on calibrated values
US9779974B2 (en) * 2015-06-22 2017-10-03 Lam Research Corporation System and method for reducing temperature transition in an electrostatic chuck
US10763142B2 (en) 2015-06-22 2020-09-01 Lam Research Corporation System and method for determining field non-uniformities of a wafer processing chamber using a wafer processing parameter
US9864361B2 (en) 2015-06-22 2018-01-09 Lam Research Corporation Flexible temperature compensation systems and methods for substrate processing systems
US10381248B2 (en) 2015-06-22 2019-08-13 Lam Research Corporation Auto-correction of electrostatic chuck temperature non-uniformity
US10690414B2 (en) * 2015-12-11 2020-06-23 Lam Research Corporation Multi-plane heater for semiconductor substrate support
US10340171B2 (en) 2016-05-18 2019-07-02 Lam Research Corporation Permanent secondary erosion containment for electrostatic chuck bonds
US11069553B2 (en) * 2016-07-07 2021-07-20 Lam Research Corporation Electrostatic chuck with features for preventing electrical arcing and light-up and improving process uniformity
US10910195B2 (en) 2017-01-05 2021-02-02 Lam Research Corporation Substrate support with improved process uniformity
US10899853B2 (en) 2018-03-19 2021-01-26 Exxonmobil Chemical Patents Inc. Processes for producing high propylene content PEDM using tetrahydroindacenyl catalyst systems
JP2022016045A (ja) * 2020-07-10 2022-01-21 東京エレクトロン株式会社 載置台装置及び基板処理装置
US20220216079A1 (en) * 2021-01-07 2022-07-07 Applied Materials, Inc. Methods and apparatus for wafer detection
JP2022133685A (ja) 2021-03-02 2022-09-14 株式会社ジェイテクトサーモシステム 熱処理装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001168051A (ja) * 1999-12-06 2001-06-22 Toshiba Ceramics Co Ltd 半導体基板の昇降温制御方法とその装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2646413B2 (ja) * 1992-02-21 1997-08-27 キヤノン株式会社 投影露光方法
JP3153372B2 (ja) * 1992-02-26 2001-04-09 東京エレクトロン株式会社 基板処理装置
EP0634501B1 (en) * 1993-02-05 1999-09-22 Kabushiki Kaisha Toshiba Vacuum film forming method
JP3052116B2 (ja) * 1994-10-26 2000-06-12 東京エレクトロン株式会社 熱処理装置
JPH09289203A (ja) * 1996-04-19 1997-11-04 Sony Corp 膜の形成方法
KR100239405B1 (ko) * 1996-10-24 2000-01-15 김영환 반도체 제조장치
JPH10284360A (ja) * 1997-04-02 1998-10-23 Hitachi Ltd 基板温度制御装置及び方法
JP3891636B2 (ja) * 1997-04-22 2007-03-14 株式会社ルネサステクノロジ 半導体製造装置および半導体ウェハの移載方法
JP3667038B2 (ja) * 1997-06-23 2005-07-06 東京エレクトロン株式会社 Cvd成膜方法
US6276072B1 (en) * 1997-07-10 2001-08-21 Applied Materials, Inc. Method and apparatus for heating and cooling substrates
JPH11121338A (ja) * 1997-10-20 1999-04-30 Dainippon Screen Mfg Co Ltd 基板処理装置
JPH11111600A (ja) * 1997-10-06 1999-04-23 Dainippon Screen Mfg Co Ltd 基板処理装置
US6174371B1 (en) * 1997-10-06 2001-01-16 Dainippon Screen Mfg. Co., Ltd. Substrate treating method and apparatus
JPH11251236A (ja) * 1998-03-04 1999-09-17 Nikon Corp 露光方法及び露光装置
JP4522527B2 (ja) * 2000-03-06 2010-08-11 キヤノンアネルバ株式会社 半導体製造装置における基板搭載方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001168051A (ja) * 1999-12-06 2001-06-22 Toshiba Ceramics Co Ltd 半導体基板の昇降温制御方法とその装置

Also Published As

Publication number Publication date
JP2001250782A (ja) 2001-09-14
KR20010087334A (ko) 2001-09-15
US20010019741A1 (en) 2001-09-06
GB2360043B (en) 2004-07-21
US6796795B2 (en) 2004-09-28
GB0105504D0 (en) 2001-04-25
KR100733050B1 (ko) 2007-06-27
TW574406B (en) 2004-02-01
GB2360043A (en) 2001-09-12

Similar Documents

Publication Publication Date Title
JP4522527B2 (ja) 半導体製造装置における基板搭載方法
US20060127067A1 (en) Fast heating and cooling wafer handling assembly and method of manufacturing thereof
JP2951478B2 (ja) ウェーハを冷却する方法及び装置
US6108937A (en) Method of cooling wafers
TWI621158B (zh) 半導體裝置之製造方法、基板處理裝置及程式
KR100811906B1 (ko) 처리 방법 및 처리 장치
US20100163183A1 (en) Mounting table structure and heat treatment apparatus
KR102118268B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
US6951815B2 (en) Method and device for heat treatment
KR200496202Y1 (ko) 기판을 처리하기 위한 방법 및 장치
WO2010032708A1 (ja) 基板載置台の降温方法、コンピュータ読み取り可能な記憶媒体および基板処理システム
JP2001332602A (ja) 熱洗浄と熱処理との間のウェハ環境を制御するための装置および方法
JP2008021945A (ja) 半導体製造装置および半導体装置の製造方法
JP2012089591A (ja) 真空処理装置及び真空処理方法
JP2010147503A (ja) 基板搭載装置
JP2002367914A (ja) 熱処理装置
JP3497317B2 (ja) 半導体熱処理方法およびそれに用いる装置
JP3996502B2 (ja) 熱板表面のカバー機構を備えた処理装置
JP2640269B2 (ja) 処理方法及び処理装置
JP7574403B2 (ja) 基板処理装置、半導体装置の製造方法及びプログラム
WO2022196063A1 (ja) 基板処理装置、半導体装置の製造方法及びプログラム
US6784031B2 (en) Method for forming thin films of semiconductor devices
JP2003332309A (ja) 真空処理装置
JPH11135598A (ja) 基板搬送システム
JPS6086821A (ja) 薄膜形成装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070123

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090302

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090310

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090811

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090820

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091013

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20091013

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100112

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100315

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100525

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100526

R150 Certificate of patent or registration of utility model

Ref document number: 4522527

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130604

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees