JP2001250782A - 半導体製造装置における基板搭載方法および装置 - Google Patents

半導体製造装置における基板搭載方法および装置

Info

Publication number
JP2001250782A
JP2001250782A JP2000061263A JP2000061263A JP2001250782A JP 2001250782 A JP2001250782 A JP 2001250782A JP 2000061263 A JP2000061263 A JP 2000061263A JP 2000061263 A JP2000061263 A JP 2000061263A JP 2001250782 A JP2001250782 A JP 2001250782A
Authority
JP
Japan
Prior art keywords
substrate
processed
processing table
processing
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000061263A
Other languages
English (en)
Other versions
JP4522527B2 (ja
Inventor
Shinichi Inaba
伸一 稲葉
Yosuke Ide
陽介 井出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Anelva Corp
Original Assignee
Anelva Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anelva Corp filed Critical Anelva Corp
Priority to JP2000061263A priority Critical patent/JP4522527B2/ja
Priority to US09/797,702 priority patent/US6796795B2/en
Priority to KR1020010011181A priority patent/KR100733050B1/ko
Priority to TW90105187A priority patent/TW574406B/zh
Priority to GB0105504A priority patent/GB2360043B/en
Publication of JP2001250782A publication Critical patent/JP2001250782A/ja
Application granted granted Critical
Publication of JP4522527B2 publication Critical patent/JP4522527B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67098Apparatus for thermal treatment
    • H01L21/67103Apparatus for thermal treatment mainly by conduction
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/56Apparatus specially adapted for continuous coating; Arrangements for maintaining the vacuum, e.g. vacuum locks
    • C23C14/564Means for minimising impurities in the coating chamber such as dust, moisture, residual gases
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/56Apparatus specially adapted for continuous coating; Arrangements for maintaining the vacuum, e.g. vacuum locks
    • C23C14/564Means for minimising impurities in the coating chamber such as dust, moisture, residual gases
    • C23C14/566Means for minimising impurities in the coating chamber such as dust, moisture, residual gases using a load-lock chamber

Abstract

(57)【要約】 【課題】 加熱された処理台とこれに搭載される基板の
温度差が小さくなるようにして基板を処理台上に搭載
し、処理台上に堆積した薄膜の剥離を防止する。 【解決手段】 真空処理容器内に被処理基板10を搬入
し加熱または冷却された処理台13上に搭載して所定の
処理を施すコールドウォール型真空処理を行う半導体製
造装置に適用される基板搭載方法であり、被処理基板を
処理台上に搭載する前に例えば一時的に停止させる方法
である。一時停止を行うことで、被処理基板と処理台の
温度差が小さくなるようにする。被処理基板と処理台の
温度が小さくなると、例えば基板が処理台からの熱を受
けて熱膨張しても、その変化の度合いが小さくなり、処
理台の基板搭載面に堆積した膜の剥がれを少なくするこ
とが可能となる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体製造装置に
おける基板搭載方法および装置に関し、特に、真空処理
容器内で処理される基板と基板搭載部との温度差が小さ
くなるようにした基板搭載方法および装置に関する。
【0002】
【従来の技術】真空処理容器内に被処理基板(以下基板
という)を搬送して所定の処理を施す半導体製造装置と
しては、基板に薄膜を堆積させるスパッタリング装置や
CVD(化学気相成長)装置、基板の薄膜をプラズマ等
を用いてエッチングを行うエッチング装置等が従来から
知られている。これらの半導体製造装置では、膜を堆積
させたり、膜をエッチングしたりすることから、本来意
図しない堆積膜や基板からのエッチング生成物が基板を
載置する処理台に付着することが広く知られている。
【0003】CVD装置の例をとって従来技術を概説す
る。図9はCVD装置の概略縦断面図である。このCV
D装置は、処理すべき基板のみを加熱するコールドウォ
ール型の真空処理装置である。このCVD装置では真空
処理容器は水冷容器11で構成される。なお図で水冷容
器11は断面で示されているが、水冷構造を有してい
る。真空処理容器内には、熱反射板12と、後述のごと
く加熱源を内蔵した処理台13が備えられている。従っ
て、処理されるべき基板のみが加熱される構造となって
いる。処理台13は、上面が基板搭載面となっている基
板ホルダである。処理台13には上下動自在の構造で取
りつけられた例えば3本のリフトピン14が設けられて
いる。かかるリフトピン14に対しては、リフトピン1
4を昇降させるリフトピン駆動機構15、およびリフト
ピン駆動機構15の動作を制御するコントローラ16が
設けられる。リフトピン駆動機構15は、複数本のリフ
トピン14と連結された支柱15aと、支柱15aを取
付け支持する可動部15bと、可動部15bを昇降させ
る駆動部15cとから構成されている。支柱15aは真
空処理容器の底壁を貫通して設けられているので、真空
処理容器の真空密閉性を保持しかつ支柱15aの昇降動
作に対応するように支柱15aはベローズ15dで被わ
れている。処理される基板10は搬送ロボット(図示せ
ず)によって搬送用出入り口17を介して真空処理容器
内に搬入され、最初に上昇状態のリフトピン14の上に
移載される。その後、リフトピン14が降下することに
よって、基板10は処理台13の基板搭載面に載置され
る。処理台13は内部にヒータ18を内蔵しており、例
えば600℃の一定温度に加熱されている。ヒータ18
への給電機構、およびヒータ18の温度を熱電対等を用
いて計測し給電機構による給電量を制御する制御機構の
図示は省略されている。なお上記真空処理容器は、内部
を所要の真空状態にするために側壁と底壁に例えばター
ボ分子ポンプ19,20が付設されている。真空処理容
器の内部は処理台13の上側に位置する上室と、下側に
位置する下室とに分けられる。ターボ分子ポンプ19,
20はそれぞれ上室と下室を所要のレベルまで排気す
る。
【0004】基板10が処理台13の基板搭載面に搭載
された後、基板10の温度が処理台13の温度に近づき
安定するための加熱安定時間180秒を経た後に、ガス
ノズル21から熱分解性ガスであるSi2 6 ガスを例
えば12sccm導入する。これにより、加熱された基板1
0上にSi膜が堆積する。真空処理容器の内壁は水冷容
器11内を循環する水によって水温程度になるように温
度調節されているから、この部分でSi2 6 ガスが熱
分解を起こすことはなく、よってSi膜も堆積すること
はない。他方、処理台13はヒータ18により600℃
に加熱されているから、この部分にはSi膜が堆積され
ることになる。処理台13に堆積するSi膜は基板10
の処理枚数を重ねるに従ってその膜厚が増大する。
【0005】
【発明が解決しようとする課題】上記の従来のCVD装
置において基板の処理枚数を重ねるに従って膜厚が増し
たSi膜は、基板の熱膨張によって発生する熱応力を受
け、堆積した表面から容易に剥離することが経験的に知
られている。
【0006】基板の熱膨脹によってSi膜が剥離するメ
カニズムを図10を参照して説明する。前述のごとく処
理台13はヒータ18によって600℃に加熱されてい
る。これに対して、真空処理容器に搬送ロボットで搬入
され、処理台13に搭載された基板10は、処理台13
に比較して非常に低い温度で処理台の基板搭載面に載置
される。また処理台13の上でかつ基板10の外周部分
にはSi膜22が堆積している。上記の状態の基板10
は、処理台13からの熱量を受けることによって加熱さ
れ、処理台13の温度付近まで温度上昇する。ここで基
板10が真空処理容器内に搬入された時点で室温である
場合について述べる。処理台13上に載置された基板1
0は、処理台13から熱量を受けることによって急激に
加熱されることになる。被処理基板が例えばシリコン基
板である場合、基板の直径を200mm、線膨脹係数を
4.1×10-6/℃とすると、基板が室温25℃から6
00℃まで加熱される間に、当該基板は200[mm]
×4.1×10-6[1/℃]×(600−25)[℃]
=0.47[mm]だけ膨脹することとなる。このと
き、基板10が処理台13の基板搭載面上を摺動するた
め、処理台13の上に堆積したSi膜22に力を加え、
剥離を促すと考えられる。
【0007】上記のごとく剥離したSi膜は、基板上に
異物として飛散することとなり、基板に本来目的としな
い欠陥を引き起こす。そこで、この剥離を抑制するため
に、従来、例えば処理台13の温度を十分に下げてお
き、基板10を載置した後に十分に時間をかけて所定の
温度まで加熱することによって剥離を抑制することがな
されてきた。しかし、この方法では基板10を所定温度
にするまでに多大な時間を要し、生産性を著しく低下さ
せるという欠点があった。以上の問題は、処理台が冷却
された状態(または低い温度状態)にあり、この処理台
に対して基板の温度が相対的に高い場合にも同様に起こ
り得る問題である。
【0008】本発明の目的は、上記の問題を解決するこ
とにあり、加熱または冷却された処理台と、処理台に搭
載される基板の温度差が小さくなるようにして当該基板
を処理台上に搭載し、処理台上に堆積した薄膜の剥離を
防止することを企図した半導体製造装置における基板搭
載方法および装置を提供することにある。
【0009】
【課題を解決するための手段および作用】本発明に係る
半導体製造装置における基板搭載方法および装置は、上
記目的を達成するために、次のように構成される。
【0010】第1の基板搭載方法(請求項1に対応)
は、真空処理容器内に被処理基板を搬入し加熱または冷
却された処理台上に搭載して所定の処理を施すコールド
ウォール型真空処理を行う半導体製造装置に適用される
基板搭載方法であり、被処理基板を処理台上に搭載する
前に、被処理基板の下降で、被処理基板の搭載時におけ
る処理台と被処理基板の温度差が所定温度以内になるよ
うに十分な時間を経過させるようにした方法である。十
分な時間を経過させる方法しては、例えば被処理基板を
一時的に停止させることがある。このように例えば一時
停止を行うことで、被処理基板と処理台の温度差が小さ
くなるようにする。被処理基板と処理台の温度が小さく
なり、所定温度以内(加熱の場合には好ましくは150
℃以内)になると、例えば基板が処理台からの熱を受け
て熱膨張しても、その変化の度合いが小さくなり、処理
台の基板搭載面に堆積した膜の剥がれを少なくすること
ができる。
【0011】第2の基板搭載方法は(請求項2に対応)
は、上記の基本的な前提構成を有する半導体製造装置に
おいて、さらにより具体的な構成を提供するもので、上
記処理台に対して処理基板の搭載を行うためのリフトピ
ンと、当該リフトピンを昇降させる駆動装置が設けられ
ており、真空処理容器内に搬入された基板はリフトピン
に移載され、このリフトピンが下降することにより処理
台に搭載される方法である。搬送ロボットにより真空処
理容器内に搬入された被処理基板は、上方位置に移動し
たリフトピンの上に移載され、リフトピンを下降させる
ときに、被処理基板の搭載時における処理台と被処理基
板の温度差が所定温度以内になるように十分な時間を経
過させ、その後に処理台上に被処理基板を搭載するよう
にした。例えば、下降の途中で、被処理基板を位置的に
停止させることにより、基板と処理台の温度差を所定レ
ベル以下に小さくする。
【0012】上記の各基板搭載方法において、好ましく
は、下降の途中で被処理基板を一時的に停止させること
を特徴とする(請求項3に対応)。またリフトピンを下
降させ、処理台の上方で一時的に停止するときには、そ
の位置は処理台の上方1〜50mmの範囲に含まれるこ
とが好ましい(請求項4に対応)。さらに上記の基板搭
載方法において、好ましくは、被処理基板を一定の下降
速度で下降させ、その下降時間は1〜360秒の範囲に
含まれることを特徴とする(請求項5に対応)。さらに
上記の基板搭載方法において、好ましくは、被処理基板
が未処理シリコン基板である場合にはその下降時間は5
〜180秒の範囲に含まれるようにすることを特徴と
し、また被処理基板が実デバイス基板である場合にはそ
の下降時間は1〜180秒の範囲に含まれることを特徴
とする(請求項6に対応)。またリフトピンの下降動作
は2回以上に分けて行われることが好ましい(請求項7
に対応)。本発明に係る半導体製造装置における基板搭
載方法は、被処理基板を処理台上に搭載する時において
両者の温度差が所定温度以内に含まれるごとく小さくな
るように搭載の仕方を制御することに特徴があるが、例
えば処理台が加熱されているときには、その温度差とし
ては基板搭載面に堆積したシリコン膜の剥離を有効に防
止する観点から150℃以内であることが好ましい(請
求項8に対応)。
【0013】本発明に係る半導体製造装置における基板
搬送装置(請求項9に対応)は、真空処理容器内に被処
理基板を搬入し、真空処理容器内に設置される加熱また
は冷却された処理台上に被処理基板を搭載して所定の処
理を施し、処理台に対して被処理基板の搭載のためのリ
フトピンとこのリフトピンを昇降させる駆動装置が設け
られる半導体製造装置に適用され、被処理基板の温度を
計測する第1温度計と、処理台の温度を計測する第2温
度計と、第1温度計と第2温度計が出力する各信号を入
力し、被処理基板と処理台の温度情報に基づいて、リフ
トピンを下降させるときに、被処理基板の搭載時におけ
る処理台と被処理基板の温度差が所定温度以内になるよ
うに十分な時間を経過させ、その後に処理台上に被処理
基板を搭載するように駆動装置の動作を制御する制御装
置とを備えて構成される。上記の所定温度は、処理台が
加熱されている場合には、150℃であることを特徴と
する(請求項10に対応)。
【0014】次に、上記の本発明に係る基板搭載方法お
よび装置の考えに至った過程を説明する。図5に基板の
処理を繰り返した場合の異物数の測定結果を示す。図5
において横軸は被処理基板の処理枚数、縦軸は異物数で
ある。従来の基板搭載方法の場合(グラフA)には、基
板の処理枚数が2000枚を越えるあたりから異物数は
10個を越えていることが判る。そこで本発明者らは、
従来方法による上記現象を分析するために、真空処理容
器内に搬送された基板の温度変化と処理台へ載置するま
での時間を変化させた場合の異物数を測定した。
【0015】図6は真空処理容器内に搬送した後の基板
(シリコンベア基板)の温度変化について放射温度計を
利用して測定した結果を示す。図6において横軸は基板
をリフトピンに移載してからの経過時間、縦軸は放射温
度計を用いて測定した基板の温度を示す。ここで図中C
は基板が処理台に載置された時の時刻を示す。図6にお
いて、グラフDはシリコンベア基板(処理前シリコン基
板)の場合の温度変化を示し、グラフEは実デバイス基
板(シリコン以外の処理前基板または処理済シリコン基
板)の場合の温度変化を示す。図6から基板が処理台に
載置された時の時刻Cにおいては、被処理基板1の温度
は400℃以下であることが判る。グラフDではおよそ
120秒ぐらいで温度が400℃を超えかつ180秒程
度で安定し、グラフEでは載置した後5秒程度で温度が
立ちあがっている。ここで用いた放射温度計(光学パイ
ロメータ等)の測定範囲は400℃から700℃の間で
あり、400℃以下の温度は測定することができなかっ
た。なお図6のグラフDで示した特性は基板の厚みに応
じて変化し、例えば基板が厚くなると、安定した状態に
なるまでに360秒程度を要する場合もある。
【0016】図7は、基板の処理を繰返し処理台上に十
分にSi膜を堆積させた後に、基板をリフトピンに移載
してから処理台に載置するまでの時間を変化させて異物
数を測定した結果を示す。処理台に載置するまでの時間
は、リフトピンの下降を処理台に近い位置で停止させる
ことによって変化させた。図7において横軸は載置する
までの時間を表す保持時間、縦軸は異物数を示す。図7
から保持時間が120秒以上であると、異物数が10個
以下になることが判る。
【0017】以上の測定結果から、被処理基板を処理台
に載置するとき、基板と処理台の温度の差が大きい場合
において異物数が多いことが判明した。このような測定
結果を踏まえて、本発明によれば、前述した通り、真空
処理容器内に搬送する被処理基板とそれを搭載する処理
台との間の温度が著しく異なる場合において、基板の温
度を処理台の温度に十分近づけた後に処理台に基板を搭
載する制御の仕方および当該搭載方法を実施する装置を
提案している。
【0018】
【発明の実施の形態】以下に、本発明の好適な実施形態
を添付図面に基づいて説明する。
【0019】図1に本発明に係る基板搭載装置の構成が
示される。この基板搭載装置について、基本的な構成部
分は、従来技術の箇所で図9を参照して説明された半導
体製造装置と同じものである。従って図1において、図
9で説明した要素と実質的に同一の要素には同一の符号
を付している。本発明の装置の特徴は、真空処理容器内
に搬入した基板10を、リフトピン14で、加熱された
処理台13に搭載するとき、リフトピン14の動かし方
(特に下降の仕方)を後述する所定制御の下で行うよう
にした点である。当該制御はコントローラ116の指令
に基づいて行われる。コントローラ116は、例えばコ
ンピュータであり、リフトピン14の昇降動作を、リフ
トピン駆動機構15を介して後述するように制御するた
めのプログラムが組み込まれる。またリフトピンの昇降
動作が簡単なものであれば、通常のシーケンス制御機構
やプログラマブルコントローラ等を用いて構成すること
もできる。
【0020】コントローラ116が、所定制御を行うた
めには、真空処理容器の内部における基板10の温度状
態、および処理台13の温度状態の情報を取り込むこと
が必要である。そのため、真空処理容器の天井部に窓1
11を設け、その外側に放射型温度計(光学パイロメー
タ等)112を配置する。放射型温度計112は窓11
1を通して基板10に臨んでいる。なお放射型温度計1
12が基板10の温度を正確に検出できるように、熱反
射板12にも孔12aが形成されている。他方、処理台
13の内部には熱電対113が設けられ、熱電対113
での検出内容は検出部114で温度情報として取り出さ
れる。熱電対113と検出部114で他の温度計が構成
される。上記の放射型温度計112から出力される基板
温度に係る信号と検出部114から出力される処理台1
3の温度に係る信号はコントローラ116に入力され
る。コントローラ116は、入力された基板12の温度
信号と処理台13の温度信号の大小関係を比較すること
により、リフトピン駆動機構15のモータ115と駆動
部15cの動作を制御し、例えばボールネジ機構によっ
て可動部15bを昇降させ、以下に説明する基板搭載方
法を実施する。
【0021】本発明が従来技術と異なる点はリフトピン
14の上下動作の仕方である。図2に本発明に係る基板
搭載方法の第1実施形態を示す。この第1実施形態で
は、搬送ロボットによってリフトピン14に移載された
基板10は、リフトピン14が下降することによって処
理台13の基板搭載面に載置されるが、このとき、図1
に示されるようにリフトピン14は下降途中において基
板10が処理台13の直上にきた位置で下降動作を一時
的に停止させられる。ここで処理台13は内部にヒータ
18を有しており、処理台13の温度は例えば600℃
になるように加熱・制御されている。ヒータ18の温度
を制御する構成はよく知られたものであるので、その図
示は省略されている。
【0022】上記のごとく、基板10は処理台13の上
側近傍で一時的に停止され、処理台13の温度に十分に
近づいた後にリフトピン14が下降し、これにより基板
10は処理台13の上に載置される。すなわち、基板1
0は、処理台13に載置される時点において、上記一時
停止により450℃まで加熱されることになる。従って
基板10と処理台13の温度差は150℃またはこれよ
りも小さくなる。このとき、基板10の温度の面内ばら
つきは2℃以内であり、所定の処理を行うに必要な温度
条件を十分に満足している。
【0023】上記の第1実施形態の場合、基板10を処
理台13の上方3mmの位置に120秒の間停止させた
後に処理台13の上に載置することが好ましい。なお一
般的に、基板10を一時的に停止させる位置は処理台1
3の上方1〜50mmの範囲に含まれることが好まし
く、リフトピン14の一時停止時間に要する時間は基板
10がシリコンベア基板(処理前シリコン基板)である
場合には、60〜180秒の範囲に含まれることが好ま
しい。また基板10が実デバイス基板(シリコン以外の
基板または処理済みシリコン基板)の場合には一時停止
時間に要する時間は1〜180秒の範囲に含まれること
が好ましい。
【0024】次に図3に従って本発明に係る基板搭載方
法の第2実施形態を説明する。第2実施形態によれば、
リフトピン14に移載された基板10はリフトピン14
が一定速度で下降することで一定速度で処理台13に近
づくが、移載位置から載置位置まで5〜180秒(シリ
コンベア基板の場合)、好ましくは120秒の時間で近
づくように構成している。他方、従来の基板搭載方法の
下降速度は、図8に示されるごとく、一定速度で、かつ
移載位置から載置位置まで5秒ほどの時間で移動してい
た。第2実施形態による下降方法でも、第1実施形態の
場合と同様に、基板10の温度は処理台13に載置され
る時点で450℃まで上昇する。また基板10の温度の
面内ばらつきは2℃以内であり、所定の処理に要する温
度条件を充分に満足している。さらに、充分に時間をか
けて下降動作を行うことから基板10の温度変化を緩や
かにすることができ、熱膨張変化を緩やかにできる。
【0025】図4は本発明に係る基板搭載方法の第3実
施形態を示している。第3実施形態では、リフトピン1
4の下降動作を例えば3回に分けて行うように構成され
ている。このように段階的に基板10を処理台13に近
づけることによって、基板10の温度を次第に高め、基
板10が処理台13の基板搭載面に載置されるときに
は、450℃まで加熱され、温度が上昇していることに
なる。この実施形態の場合にも面内ばらつきは2℃以内
であり、所定の処理を行うに必要な温度条件は充分に満
足している。さらには基板10の下降動作を2回以上に
分けて行うことから、基板10の温度変化を緩やかにす
ることができ、熱膨張変化を緩やかにできる。この実施
形態でも、移載位置から載置位置まで5〜180秒(例
えばシリコンベア基板の場合)、好ましくは、120秒
の時間で近づくように構成している。
【0026】以上の各実施形態において、基板10が処
理台13の基板搭載面に載置される時点には、基板10
と処理台13の温度差が150℃以内になるように基板
の下降方法が設定されている。すなわち、基板10を処
理台13上に搭載する前の段階で、基板10を下降する
際に、基板10の搭載時における処理台13と基板10
の温度差が150℃以内になるように十分な時間を経過
させるように降下動作が制御される。これによれば、処
理台13の上における基板10の膨張を200[mm]
×4.1×10-6[1/℃]×150[℃]=0.12
[mm]に留めることができる。従って基板10の熱膨
張による摺動を大きく低減することができる。
【0027】図5には本発明による基板搭載方法を実施
した場合の測定結果(B)を示している。この測定結果
Bによれば、例えば8000枚を処理を完了した時点で
も異物数は10個以下に維持することができる。このこ
とは、従来の基板搭載方法によれば搭載時に基板10が
25℃から600℃へ急激に温度変化して0.47mm
だけ膨張するのに対して、本発明の各実施形態による場
合には搭載時に基板10は450℃から600℃の温度
変化で済むので、0.12mmの熱膨張に留まり、前述
の通り処理台13の基板搭載面における基板10の熱膨
張による摺動を大きく低減することができるからであ
る。
【0028】前述の実施形態ではシリコンベア基板に関
しての説明が行われた。実際に半導体デバイスを作製す
る場合には、予め多重の材料が堆積されたシリコン基板
が用いられる。このため、基板の温度上昇特性が異なる
ことが予測される。よって前述した温度差(ΔT)を求
めることが有効である。このΔTを求め、ΔTが150
℃以下になる時点で、基板を処理台に載置することが重
要であり、前述した実施形態の時間に必ずしも限定され
ない。本発明による基板搭載の方法および装置は、基板
がシリコン以外の、例えばゲルマニウム(Ge)、ガリ
ウム砒素(GaAs)、石英ガラスであっても、また堆
積される膜がシリコン(Si)以外の、SiGe合金、
Ge、GaAs等の化合物半導体、金属、絶縁物であっ
ても有効であることは自明である。さらに本発明では、
基板を冷却させる冷却機構を備えた基板処理装置におい
ても同様な効果を与えることは自明である。
【0029】前述の実施形態では、処理台が加熱されて
おり、被処理基板が相対的に低温である例について説明
したが、本発明の基板搭載方法は、処理台が冷却されて
おり(低温である状態)、被処理基板が相対的に温度が
高い場合にも適用することができるのは勿論である。こ
のような例としては、処理台の温度が0℃、被処理基板
の温度が200℃の例がある。
【0030】
【発明の効果】以上の説明で明らかなように本発明によ
れば、加熱または冷却された処理台を備えた半導体製造
装置における当該処理台上への基板を搭載する方法にお
いて、基板の温度を処理台の温度に充分に近づけた後に
基板を処理台に搭載するようにしたため、処理台の基板
搭載面に堆積膜や生成物が付着している場合にも、これ
らを剥離させることなく、従来と同様な時間で基板に処
理を行うことができる。被処理基板に欠陥をもたらす異
物の付着の低減と、生産性の向上を両立させることがで
きる。また被処理基板の欠陥の原因となる異物付着を低
減できるので、処理容器の清掃周期を大きく延ばすこと
ができる。清掃周期の延長は、装置稼動率の向上、高価
な部品代と人件費の削減による生産コストの低減を達成
し、生産性を高めることができる。
【図面の簡単な説明】
【図1】本発明に係る基板搭載装置の代表的実施形態を
説明する構成図である。
【図2】本発明に係る基板搭載方法の第1実施形態を示
す下降動作図である。
【図3】本発明に係る基板搭載方法の第2実施形態を示
す下降動作図である。
【図4】本発明に係る基板搭載方法の第3実施形態を示
す下降動作図である。
【図5】本発明に係る基板搭載方法と従来の基板搭載方
法による基板処理枚数に応じた異物数の発生の変化を示
す特性図である。
【図6】被処理基板が処理台に搭載するときの基板温度
の変化状態を示す図である。
【図7】保持時間と発生する異物数の関係を示す特性図
である。
【図8】従来の基板搭載方法の基板の下降動作を示す図
である。
【図9】従来の基板搭載方法が適用される半導体製造装
置を示す縦断面図である。
【図10】処理台の基板搭載面での基板と堆積膜の関係
を説明する縦断面図である。
【符号の説明】
10 被処理基板 13 処理台 14 リフトピン 15 リフトピン駆動機構 16,116 コントローラ 18 ヒータ 111 窓 112 放射型温度計 113 熱電対 114 検出部 115 モータ
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 4K029 AA06 AA24 BD01 DA08 EA08 KA01 4K030 CA04 CA12 GA12 JA10 JA11 KA23 KA26 KA39 5F004 BB26 BD04 BD05 CA04 5F045 AA06 BB15 EJ02 EJ04 EJ09 EK07 EM10 GB01 5F103 AA08 BB36 BB41 BB52 BB56 RR10

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 真空処理容器内に被処理基板を搬入し加
    熱または冷却された処理台上に搭載して所定の処理を施
    す半導体製造装置において、 前記被処理基板を前記処理台上に搭載する前に、前記被
    処理基板の下降で、前記被処理基板の搭載時における前
    記処理台と前記被処理基板の温度差が所定温度以内にな
    るように十分な時間を経過させることを特徴とする半導
    体製造装置における基板搭載方法。
  2. 【請求項2】 真空処理容器内に被処理基板を搬入し、
    前記真空処理容器内に設置される加熱または冷却された
    処理台上に前記被処理基板を搭載して所定の処理を施
    し、前記処理台に対して前記被処理基板の搭載のための
    リフトピンとこのリフトピンを昇降させる駆動装置が設
    けられる半導体製造装置において、 搬送ロボットにより前記真空処理容器に搬入された前記
    被処理基板は、上方位置に移動した前記リフトピンの上
    に移載され、 前記リフトピンを下降させるときに、前記被処理基板の
    搭載時における前記処理台と前記被処理基板の温度差が
    所定温度以内になるように十分な時間を経過させ、その
    後に前記処理台上に前記被処理基板を搭載することを特
    徴とする半導体製造装置における基板搭載方法。
  3. 【請求項3】 下降の途中で前記被処理基板を一時的に
    停止させることを特徴とする請求項1または2記載の半
    導体製造装置における基板搭載方法。
  4. 【請求項4】 前記被処理基板を一時的に停止させる位
    置は前記処理台の上方1〜50mmの範囲に含まれるこ
    とを特徴とする請求項3記載の半導体製造装置の基板搭
    載方法。
  5. 【請求項5】 前記被処理基板を一定の下降速度で下降
    させ、その下降時間は1〜360秒の範囲に含まれるこ
    とを特徴とする請求項1または2記載の半導体製造装置
    における基板搭載方法。
  6. 【請求項6】 前記被処理基板が処理前シリコン基板で
    あるとき前記下降時は5〜180秒の範囲に含まれ、前
    記被処理基板は実デバイス基板であるときには前記下降
    時間は1〜180秒の範囲に含まれることを特徴とする
    請求項5記載の半導体製造装置における基板搭載方法。
  7. 【請求項7】 前記リフトピンの下降動作は2回以上に
    分けて行われることを特徴とする請求項3記載の半導体
    製造装置における基板搭載方法。
  8. 【請求項8】 前記処理台が加熱されているときに、前
    記被処理基板を前記処理台上に搭載する時、前記被処理
    基板と前記処理台の温度差が150℃以内であることを
    特徴とする請求項1〜7のいずれか1項に記載の半導体
    製造装置における基板搭載方法。
  9. 【請求項9】 真空処理容器内に被処理基板を搬入し、
    前記真空処理容器内に設置される加熱または冷却された
    処理台上に前記被処理基板を搭載して所定の処理を施
    し、前記処理台に対して前記被処理基板の搭載のための
    リフトピンとこのリフトピンを昇降させる駆動装置が設
    けられる半導体製造装置において、 前記被処理基板の温度を計測する第1温度計と、 前記処理台の温度を計測する第2温度計と、 前記第1温度計と前記第2温度計が出力する各信号を入
    力し、前記被処理基板と前記処理台の温度情報に基づい
    て、前記リフトピンを下降させるときに、前記被処理基
    板の搭載時における前記処理台と前記被処理基板の温度
    差が所定温度以内になるように十分な時間を経過させ、
    その後に前記処理台上に前記被処理基板を搭載するよう
    に前記駆動装置の動作を制御する制御装置と、 を備えることを特徴とする半導体製造装置における基板
    搭載装置。
  10. 【請求項10】 前記処理台が加熱されているときに、
    前記所定温度は150℃であることを特徴とする請求項
    9記載の半導体製造装置における基板搭載装置。
JP2000061263A 2000-03-06 2000-03-06 半導体製造装置における基板搭載方法 Expired - Fee Related JP4522527B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2000061263A JP4522527B2 (ja) 2000-03-06 2000-03-06 半導体製造装置における基板搭載方法
US09/797,702 US6796795B2 (en) 2000-03-06 2001-03-05 Method and apparatus for loading substrate in semiconductor manufacturing apparatus
KR1020010011181A KR100733050B1 (ko) 2000-03-06 2001-03-05 반도체 제조 장치에 있어서의 기판 탑재 방법 및 장치
TW90105187A TW574406B (en) 2000-03-06 2001-03-06 Method and apparatus for loading substrate in semiconductor manufacturing apparatus
GB0105504A GB2360043B (en) 2000-03-06 2001-03-06 Method and apparatus for loading substrate in semiconductor manufacturing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000061263A JP4522527B2 (ja) 2000-03-06 2000-03-06 半導体製造装置における基板搭載方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010057301A Division JP2010147503A (ja) 2010-03-15 2010-03-15 基板搭載装置

Publications (2)

Publication Number Publication Date
JP2001250782A true JP2001250782A (ja) 2001-09-14
JP4522527B2 JP4522527B2 (ja) 2010-08-11

Family

ID=18581424

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000061263A Expired - Fee Related JP4522527B2 (ja) 2000-03-06 2000-03-06 半導体製造装置における基板搭載方法

Country Status (5)

Country Link
US (1) US6796795B2 (ja)
JP (1) JP4522527B2 (ja)
KR (1) KR100733050B1 (ja)
GB (1) GB2360043B (ja)
TW (1) TW574406B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100620187B1 (ko) 2002-12-30 2006-09-01 동부일렉트로닉스 주식회사 Rtp 장치의 공정 챔버로 로딩된 웨이퍼의 지지방법 및이에 사용되는 공정 챔버
KR100733050B1 (ko) * 2000-03-06 2007-06-27 캐논 아네르바 가부시키가이샤 반도체 제조 장치에 있어서의 기판 탑재 방법 및 장치
JP2013507521A (ja) * 2009-10-09 2013-03-04 エスエヌユー プレシジョン カンパニー リミテッド 基板処理装置及び方法
KR20160150585A (ko) * 2015-06-22 2016-12-30 램 리써치 코포레이션 정전 척 내에서 온도 전이를 감소시키기 위한 시스템 및 방법
KR20220124068A (ko) 2021-03-02 2022-09-13 제이텍트 써모 시스템 코퍼레이션 열처리장치

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI245329B (en) * 2001-11-14 2005-12-11 Anelva Corp Heating element CVD device and heating element CVD method using the same
US6643066B2 (en) * 2001-12-13 2003-11-04 Institut National D'optique Tunable phase mask assembly
JP2008297615A (ja) * 2007-06-01 2008-12-11 Tokyo Electron Ltd 基板載置機構及び該基板載置機構を備えた基板処理装置
JP2010194685A (ja) * 2009-02-26 2010-09-09 Tokyo Electron Ltd 作業台
JP2012174819A (ja) * 2011-02-21 2012-09-10 Sokudo Co Ltd 熱処理装置および熱処理方法
TWI468544B (zh) * 2013-08-30 2015-01-11 Substrate transfer and processing system and its equipment
TWI468543B (zh) * 2013-08-30 2015-01-11 Substrate transfer and processing system and substrate transfer and processing methods
US10386821B2 (en) 2015-06-22 2019-08-20 Lam Research Corporation Systems and methods for calibrating scalar field contribution values for a limited number of sensors including a temperature value of an electrostatic chuck and estimating temperature distribution profiles based on calibrated values
US10381248B2 (en) 2015-06-22 2019-08-13 Lam Research Corporation Auto-correction of electrostatic chuck temperature non-uniformity
US9864361B2 (en) 2015-06-22 2018-01-09 Lam Research Corporation Flexible temperature compensation systems and methods for substrate processing systems
US10763142B2 (en) 2015-06-22 2020-09-01 Lam Research Corporation System and method for determining field non-uniformities of a wafer processing chamber using a wafer processing parameter
US10690414B2 (en) * 2015-12-11 2020-06-23 Lam Research Corporation Multi-plane heater for semiconductor substrate support
US11069553B2 (en) * 2016-07-07 2021-07-20 Lam Research Corporation Electrostatic chuck with features for preventing electrical arcing and light-up and improving process uniformity
US10910195B2 (en) 2017-01-05 2021-02-02 Lam Research Corporation Substrate support with improved process uniformity
US10894841B2 (en) 2018-03-19 2021-01-19 Exxonmobil Chemical Patents Inc. Processes for producing high propylene content PEDM having low glass transition temperatures using tetrahydroindacenyl catalyst systems
JP2022016045A (ja) * 2020-07-10 2022-01-21 東京エレクトロン株式会社 載置台装置及び基板処理装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0697269A (ja) * 1992-02-26 1994-04-08 Tokyo Electron Ltd 基板処理装置
JPH09289203A (ja) * 1996-04-19 1997-11-04 Sony Corp 膜の形成方法
JPH10294287A (ja) * 1997-04-22 1998-11-04 Hitachi Ltd 半導体製造装置および半導体ウェハの移載方法
JP2001168051A (ja) * 1999-12-06 2001-06-22 Toshiba Ceramics Co Ltd 半導体基板の昇降温制御方法とその装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2646413B2 (ja) * 1992-02-21 1997-08-27 キヤノン株式会社 投影露光方法
EP0634501B1 (en) * 1993-02-05 1999-09-22 Kabushiki Kaisha Toshiba Vacuum film forming method
JP3052116B2 (ja) * 1994-10-26 2000-06-12 東京エレクトロン株式会社 熱処理装置
KR100239405B1 (ko) * 1996-10-24 2000-01-15 김영환 반도체 제조장치
JPH10284360A (ja) * 1997-04-02 1998-10-23 Hitachi Ltd 基板温度制御装置及び方法
JP3667038B2 (ja) * 1997-06-23 2005-07-06 東京エレクトロン株式会社 Cvd成膜方法
US6276072B1 (en) * 1997-07-10 2001-08-21 Applied Materials, Inc. Method and apparatus for heating and cooling substrates
JPH11111600A (ja) * 1997-10-06 1999-04-23 Dainippon Screen Mfg Co Ltd 基板処理装置
JPH11121338A (ja) * 1997-10-20 1999-04-30 Dainippon Screen Mfg Co Ltd 基板処理装置
US6174371B1 (en) * 1997-10-06 2001-01-16 Dainippon Screen Mfg. Co., Ltd. Substrate treating method and apparatus
JPH11251236A (ja) * 1998-03-04 1999-09-17 Nikon Corp 露光方法及び露光装置
JP4522527B2 (ja) * 2000-03-06 2010-08-11 キヤノンアネルバ株式会社 半導体製造装置における基板搭載方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0697269A (ja) * 1992-02-26 1994-04-08 Tokyo Electron Ltd 基板処理装置
JPH09289203A (ja) * 1996-04-19 1997-11-04 Sony Corp 膜の形成方法
JPH10294287A (ja) * 1997-04-22 1998-11-04 Hitachi Ltd 半導体製造装置および半導体ウェハの移載方法
JP2001168051A (ja) * 1999-12-06 2001-06-22 Toshiba Ceramics Co Ltd 半導体基板の昇降温制御方法とその装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100733050B1 (ko) * 2000-03-06 2007-06-27 캐논 아네르바 가부시키가이샤 반도체 제조 장치에 있어서의 기판 탑재 방법 및 장치
KR100620187B1 (ko) 2002-12-30 2006-09-01 동부일렉트로닉스 주식회사 Rtp 장치의 공정 챔버로 로딩된 웨이퍼의 지지방법 및이에 사용되는 공정 챔버
JP2013507521A (ja) * 2009-10-09 2013-03-04 エスエヌユー プレシジョン カンパニー リミテッド 基板処理装置及び方法
KR20160150585A (ko) * 2015-06-22 2016-12-30 램 리써치 코포레이션 정전 척 내에서 온도 전이를 감소시키기 위한 시스템 및 방법
KR102537055B1 (ko) 2015-06-22 2023-05-25 램 리써치 코포레이션 정전 척 내에서 온도 전이를 감소시키기 위한 시스템 및 방법
KR20220124068A (ko) 2021-03-02 2022-09-13 제이텍트 써모 시스템 코퍼레이션 열처리장치

Also Published As

Publication number Publication date
US6796795B2 (en) 2004-09-28
KR100733050B1 (ko) 2007-06-27
JP4522527B2 (ja) 2010-08-11
GB2360043A (en) 2001-09-12
TW574406B (en) 2004-02-01
GB2360043B (en) 2004-07-21
GB0105504D0 (en) 2001-04-25
KR20010087334A (ko) 2001-09-15
US20010019741A1 (en) 2001-09-06

Similar Documents

Publication Publication Date Title
JP2001250782A (ja) 半導体製造装置における基板搭載方法および装置
US6780251B2 (en) Substrate processing apparatus and method for fabricating semiconductor device
KR100788056B1 (ko) 클램프의 가열 방법
US20100163183A1 (en) Mounting table structure and heat treatment apparatus
US8623146B2 (en) Substrate processing method and substrate processing apparatus
US20060127067A1 (en) Fast heating and cooling wafer handling assembly and method of manufacturing thereof
US6905333B2 (en) Method of heating a substrate in a variable temperature process using a fixed temperature chuck
JPH0724257B2 (ja) 半導体処理の為の急熱炉
JP2003282461A (ja) 基板処理装置及び半導体装置の製造方法
JPH05166916A (ja) ウェーハを冷却する方法及び装置
JP5050761B2 (ja) 被処理体の処理システム及び被処理体の熱処理方法
WO2010032708A1 (ja) 基板載置台の降温方法、コンピュータ読み取り可能な記憶媒体および基板処理システム
US6549392B1 (en) Method for reducing particles from an electrostatic chuck and an equipment for manufacturing a semiconductor
US6206012B1 (en) Method of avoiding wall particle contamination in depositing films
JP2821088B2 (ja) ウェーハ載置台
JPH05304196A (ja) ウエハ搬送装置
US20040157419A1 (en) Heat processing apparatus and heat processing method
JP6227131B2 (ja) 基材表面の処理方法および装置
JP2002009129A (ja) 基板搬送アーム及び基板搬送方法
JP2010147503A (ja) 基板搭載装置
US6149728A (en) Semiconductor manufacturing device
WO2022196063A1 (ja) 基板処理装置、半導体装置の製造方法及びプログラム
JP2640269B2 (ja) 処理方法及び処理装置
JP2004214316A (ja) 熱板表面のカバー機構及びこの機構を備えた処理装置
JP2006080294A (ja) 基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070123

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090302

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090310

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090811

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090820

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091013

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20091013

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100112

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100315

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100525

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100526

R150 Certificate of patent or registration of utility model

Ref document number: 4522527

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130604

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees