JPS5931849B2 - 半導体装置の製造方法 - Google Patents

Description

【発明の詳細な説明】 本発明は、イオン打込み法を利用して半導体基板中にｐ
ｎ接合を形成する際、打込み層の結晶欠陥を最小とする
半導体装置の製造に関するものである。

従来、イオン打込み法を利用して基板と逆伝導型領域を
形成し、またはイオン打込み法と不純物の熱拡散法の併
用によつて半導体基板中にｐｎ接合を形成することは公
知である。

また、イオン打込み法によって基板内に導入された不純
物原子はそのままでは電気的に不活性な状態であるので
、打込み層を含む基板を熱処理することによつて不純物
原子を基板結晶の格子位置に置換し電気的に活性な状態
にしてやることも通常行なわれている。周知のように、
イオン打込み法は、高エネルギーで加速されたイオンが
基板結晶格子と相互作用を繰り返えしながら、基板結晶
中に侵入させてある深さで停止させるプロセスである。
この場合、侵入した一個のイオンが静止するまでには基
板内におおよそ１０３〜１０４個の格子空位と同数の格
子間原子を形成する（一次欠陥）。これら一次欠陥は６
００℃以上の熱処理によつて、凝縮・合体を繰り返えし
、さらに、転位ループ・転位線・積層欠陥、などのマク
ロな格子欠陥（二次欠陥）へと成長することが知られて
いる。そして、基板内における、これら二次欠陥の密度
は、打込みイオンの濃度・打込み時の加速エネルギー、
などが増加すればするほど、ますます高くなる。一方、
イオン打込み法によつて半導体基板中にｐｎ接合を形成
し、電気的特性を測定すると高濃度のイオン打込み層を
有する場合には、耐圧不良、リーク電流の増大、雑音の
増加などを起こすことが知られている。

この特性の劣化は、特にイオン打込み法をトランジスタ
のベース領域の形成に適用しその内側にエミッタのｐｎ
接合を形成した場合に、著るしくなり、この原因は、ベ
ース領域内に形成された上記二次欠陥の存在する側にｐ
ｎ接合の空乏層が伸長するためであると考えられる。従
来、こういつた二次欠陥を除去するには、高温熱処理に
よる欠陥の焼鈍、エッチング法による基板表面のはく離
、高温での基板表面への酸化膜形成による損傷領域の除
去、などが提案されている。しかしながら、熱処理法で
は、欠陥の焼鈍とともに打込まれた不純物の拡散も生じ
不純物ドーブ層の深さを制御することが困難なこと、エ
ッチング法では、欠陥領域のみならず表面層の打込まれ
た不純物領域をも除去してしまうため、好ましい方法で
はないこと、さらに、高温での酸化膜の形成法において
は、酸化膜の厚さ以上に基板内へ深く欠陥が移動する場
合もある上、一般的に高温での酸化性雰囲気処理は損傷
欠陥を増殖することが知られていること、などの欠点を
上記の各々の手段は有′している。

そこで、本発明では、上記したような、イオン打込み後
の熱処理によつて形成された半導体基板中の二次欠陥の
密度を軽減し、良好なＰｎ接合を有する半導体装置の製
法を提案する。

上記目的を達成するための本発明の特徴を述べれば次の
ようになる。

すなわち、所望の伝導型を示す不純物を半導体基板内へ
イオン打込みし、しかる後、基板を比較的低温での酸化
性雰囲気中で熱処理し、それによつて基板表面層を酸化
膜と化し、打込み時に生じた一次欠陥が二次欠陥へと成
長しないうちに欠陥の存在していた領域を上記酸化膜の
中へ含ませてしまう。さらに、引続いて基板を高温にし
、非酸化性雰囲気の中で熱処理を行なうことにより、残
存する微小欠陥をも完全にアニールアウトさせるととも
に、上記打込み層中の不純物を基板内へ拡散させ、所望
の伝導型の不純物層を所望の厚さで形成させる。この過
程を図を用いて詳述すると次のようになる。第１図ａは
打込み直後のＳｉ基板中の不純物イオンの濃度分布と一
次欠陥分布を示すもので、１は不純物イオンの濃度分布
を２は一次欠陥分布を示している。

この場合、打込まれた不純物分布の平均投影飛程をＲ、
とすると欠陥分布のピークの深さは、ほぼＨＲｐ，であ
ることは良く知られている。ここで一次欠陥濃度のピー
ク値は、打込みイオン濃度のそれとは異なるが、説明の
便宜上、イオンの濃度と同一として考え、この後の記述
では、欠陥濃度もすべてイオン濃度の数値で示してある
。

従がつて実際には、欠陥濃度はイオン濃度に、あるフア
クタ一を乗じたものになる。第１図ｂはイオン打込み後
、低温での酸化性雰囲気中での熱処理を行なつたときの
酸化膜の成長厚さとイオン分布、欠陥分布との関係を示
すものである。

この場合、酸化膜の成長厚さはＲｐになるように、成長
時間を選んであるが、欠陥分布のうちこの酸化膜中に含
まれる部分は、図Ｉｂに示してあるように、ピーク濃度
の１／１０の深さまでの領域である。一方、この酸化膜
の成長過程で欠陥分布に沿つて存在する一次欠陥は二次
欠陥へと成長するが、二次欠陥は、この熱処理温度では
ほとんど動かず、図示した欠陥分布に沿つて存在するこ
とも良く知られた事実である。

発明者らの実験によると二次欠陥の深さ方向の分布は、
９００゜Ｃ以下のアニール処理ではほとんど変化しない
が、１０００℃の湿式酸素中のアニールでは、６．７×
１０ＨｃＴｎ／ Ｓｅｃの速度で結晶内へ動き出すこと
がわかつている。

また、二次欠陥にまで成長するのに要する一次欠陥密度
には下限があり、ほぼ１×１０１９個／Ｃｄであり、そ
れ以下の密度の一次欠陥は二次欠陥に発展せずアニール
過程で消滅することも実験的にあきらかにされている。
このようなことから、ピーク濃度の１／１０が１×１０
１９個／Ｃｗｉ以下の一次欠陥密度であるならば、イオ
ン打込みによつてＳｉ基板内に形成された二次欠陥は、
Ｒｐの厚さ以上の酸化膜の成長によってすべて酸化膜中
に含まれてしまい、Ｓｉ基板中には、二次欠陥は残存し
ないことになる。

この条件は、１×１０１４〜１×１０１５個／ＣｒＡの
打込み範囲で満足できる。最後に第１図ｃに示すように
、引続いて非酸化性雰囲気中で高温熱処理することによ
つて、基板内に残留する１×１０１９個／Ｃｄ以下の密
度の一次欠陥を完全に消滅させると同時に、打込まれた
不純物イオンを所望の深さまで拡散させ、望みの不純物
分布を得ることが可能である。

このように、本発明は低温で成長させる酸化膜の厚さを
Ｒ 以上に制御することによつて１Ｘ１０１４ｐ〜１×
１０１５個／．の範囲で打込まれたイオン打込みに伴な
う一次欠陥密度がＳｉ基板内に、１×１０１９個／Ｃｄ
以下の密度で残留することを特徴としており、最終的な
熱処理過程で拡散層内には無欠陥状態を達成することが
できる。

それ故、無欠陥状態が必要であり、かつ中程度（１×１
０１４〜１×１０１５個／Ｃｄ）のイオン打込み濃度を
必要とするトランジスタ作製の応用に対して、例えば、
低雑音バイポーラトランジスタのベース領域形成 ５に
対して、本発明の適用は極めて有効である。以下、実施
例について詳細に説明する。ｎ型の約１Ω・ｍの比抵抗
を持つたＳｉ単結晶基板に、ほう素Ｂイオンを５０Ｋｅ
Ｖの打込みエネルギーで、５Ｘ１０１４個／Ｃｄの量を
室温でイオ １，ン打込みした。

この場合、ほう素の平均投影飛程は、ほぼ１５７０Ｘで
あり、ピーク濃度は４×１０１９個／Ｃｄである。次に
、この試料を９００℃で１２０分間、湿式酸化を行なつ
た。

この熱処理で打込み層表面には、１約４０００χの酸化
膜が形成され、酸化膜となるＳｉ基板の７啄さは約１６
００λであり、ほぼ平均投影飛程までの領域がこの厚さ
に含まれる。従つて、この場合、図１ｂの欠陥分布を見
ると４Ｘ１０１８個／？以下の欠陥濃度しか基，板内に
残存してい〉ない。次に、引続いて１２００℃、３５分
間、乾燥窒素中で熱処理した。

熱処理後の試料を四探針法および角度研磨法で測定した
ところ、表面の層抵抗ρ８は１６０Ω／口、接合の深さ
Ｘｊは３．１μｍで｝あつた。また、化学エッチ法によ
つて薄膜試料を作製し、不純物が分布している側を透過
電子顕微鏡法で観察した結果、転位、転位ループ、積層
欠陥などの二次欠陥の存在は全く認められなかつた。第
２図は、ＮＰＮバイボーラトランジスタのベース層形成
に本発明を適用する工程を示したものである。第２図ａ
は通常のプレーナ技術を用いてＳｉＯ２膜に穴あけを行
なつた領域を持つＳｉウエハに、ほう素イオン打込みを
行ないベース領域を形成する工程である。Ｓｉウエハは
、低比抵抗（０．０１Ω・Ｃｍ）のｎ型基板１の上に、
エピタキシャル成長法により、１０Ω・ｍのｎ型層「が
形成されたものである。ほう素イオンの打込みおよび熱
処理過程は、上記実施例と全く同じ条件においてなされ
る。

すなわち、第２図ｂに示す５は９００℃、１２０分間の
湿式酸化によつて形成された４０００Ｘの厚さのＳｌＯ
２膜である。第２図ｃの６は、１２００℃、３５分間の
熱処理によつて形成された層抵抗１６０Ω／口、拡散深
さ３．１μｍのほう素の拡散領域である。このようにし
て、ベース領賊を形成した後、さらに通常のプレーナ技
術を用いエミツタ領域を形成しＮＰＮトランジスタを作
製した結果、トランジスタのエミツタ接地電流増幅率４
００が得られ、電流増１幅率のばらつきは、ウエハ内で
±５１：ｆｌ）程度におさえることができる。

また、結晶欠陥が存在する場合、大きな影響を与えるト
ランジスタの低周波雑音指数は１〜３ｄＢ（１０Ｈｚ）
におさえられ、エミツタ・ベース間の逆方向電流も１Ｖ
−（−０．１ＰＡ程度と従来の熱拡散法でベース層が作
られている低雑音トランジスタと同程度の性能を持つト
ランジスタを作製することができた。

なお、ベース層形成の工程を低温での酸化膜形成を行な
わず、直接１２００℃の酸化性雰囲気中で行ないトラン
ジスタの作製を行なつたところ、ベース領域中には転位
や積層欠陥などの二次欠陥が存在し、雑音指数は３０ｄ
Ｂ（１０Ｈｚ）であり、エミツタ・ベース間の逆方向電
流も１Ｖで５ＰＡと大きかつた。

以上のような、低温での酸化膜形成の後、この酸化膜を
マスクとして高温で引伸ばし拡散を行なう方法は、他の
イオン打込み層に対しても同様に適用することができる
。

例えば、りんＰイオン打込みの実施例を次に述べる。

約１０Ω・ｍのｐ型Ｓｉ基板ヘリんイオンを５０ＫｅＶ
の加速エネルギーで４．５×１０１４個／Ｃｄ、室温で
打込んだ。

この場合、りんイオンの平均投影飛程は、約６００Ｘで
あり、りんのピーク濃度は９×１０１９個／Ｃｄである
。打込み後、湿式酸素中で９００℃、３５分間酸化し、
１５００入の酸化膜をＳｉ基板表面に形成し、平均投影
飛程までの厚さのＳｉを酸化膜とした。この結果、９刈
０１８個／Ｃｒ！程度までの欠陥領域は酸化膜の中に含
まれてしまうことになる。引続き、１１００℃、６０分
間乾式窒素中の雰囲気で熱処理を行ないりんの不純物層
を引伸ばし、層抵抗、１００Ω／口、接合深さ、１．２
μｍを得た。また、この不純物層を透過電子顕微鏡を用
いて調べた所、二次欠陥の存在は全く認められなかつた
。また、この方法を高速ＰＮＰトランジスタのベース層
形成に適用しトランジスタを作製した結果、エミツタ・
ベース間の逆方向電流の大きさは、従来の熱拡散法で作
られているトランジスタと同程度であることがわかつた
。このように、ほう素およびりんイオン打込み層を低温
での酸化雰囲気中および高温での窒素雰囲気中で二段階
に熱処理を加えた場合、イオン打込みによつて発生する
欠陥は完全に除去でき、良好なＰｎ接合を形成すること
ができた。

なお、低温での熱処理温度は６００〜９００良Ｃの範囲
ならば所定のエネルギーで打込まれた不純物イオンの平
均投影飛程の厚さ以上に、酸化膜が成長する条件を選べ
ば良いこと、またこれにつづく高温熱処理も１０００〜
１３００℃の温度範囲ならば所望の接合深さまで不純物
が拡散する条件を選べば良く非酸化性雰囲気ならば窒素
以外の雰囲気でも良いことはあきらかであるまた、上記
の例では基板Ｓｉは比抵抗の高い試料を用いたが、１／
１００Ω・ｍ程度までの基板ならば、まつたく同様に本
発明の条件を適用し得ることは言うまでもない。

さらに本発明においては、所望の伝導型を与える不純物
としては、Ｖ素Ａ８、アンチモンＳｂ、アルミニウムＡ
ｌ等を選ぶことができ、これら不純物イオンを半導体基
板中に導入するにあたり、それぞれの不純物を導入せん
とする半導体基板表面の全域があるいはまた一部が酸化
物などの絶縁膜で覆われていても、本発明の実施には何
らさしつかえない。

以上、詳述したように、不純物イオンをＳｉ基板内に打
込んだ後、６００〜９００℃での酸化雰囲気中で熱処理
し、打込んだ不純物イオンの平均投影飛程以上の厚さま
で酸化膜を成長させ、それを保護膜とし、引続いて１０
００℃以上の高温熱処理を非酸化性雰囲気中で行なうこ
とにより、結晶欠陥のまつたく存在しない拡散層を所望
の層抵抗でかつ所望の接合深さに効率良く得ることがで
き、極めて良好なＰｎ接合を形成することができた。

この効果は、特に１×１０１４〜１×１０１５個／Ｃｄ
の範囲の打込み量を必要とするバイボーラトランジスタ
のベース領域を形成するに際して、著るしい。

【図面の簡単な説明】

第１図はイオン打込みした際形成された欠陥領域を比較
的低温での酸化性雰囲気中の熱処理により酸化膜として
しまう模式図であり、ａ図はイオン打込みした不純物イ
オンの分布と欠陥分布を示し、ｂ図は比較的低温での酸
化性雰囲気中で不純物イオンの平均投影飛程の厚さまで
酸化膜を成長させるような条件のもとで熱処理を加えた
後の、またｃ図は高温での非酸化性雰囲気中で熱処理を
加えた後のＳｉ基板中の不純物イオンの濃度分布をそれ
ぞれ模式的に示したものであり、第２図は本発明の方法
をＮＰＮバイポーラトランジスタのベース領域の形成に
適用した場合の工程を示した実施例である。

Claims (1)

1. 【特許請求の範囲】 １ 下記工程を含む半導体装置の製造方法。 （１）半導体基板の所望領域に、上記半導体基板とは逆
   導電形を有する不純物をイオン打込みする工程。（２）
   ６００〜９００℃の酸化性雰囲気中で熱処理し、上記半
   導体基板の露出された表面を酸化する工程。 （３）上記工程（２）よりも高温度の非酸化性雰囲気中
   で熱処理し、上記イオン打込みされた不純物を上記半導
   体基板内に拡散させる工程。