JP2747919B2 - 埋込拡散層を有する半導体集積回路の製造方法 - Google Patents

埋込拡散層を有する半導体集積回路の製造方法

Info

Publication number
JP2747919B2
JP2747919B2 JP1262789A JP1262789A JP2747919B2 JP 2747919 B2 JP2747919 B2 JP 2747919B2 JP 1262789 A JP1262789 A JP 1262789A JP 1262789 A JP1262789 A JP 1262789A JP 2747919 B2 JP2747919 B2 JP 2747919B2
Authority
JP
Japan
Prior art keywords
silicon
arsenic
single crystal
diffusion
buried diffusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1262789A
Other languages
English (en)
Other versions
JPH02194531A (ja
Inventor
吉弘 角田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP1262789A priority Critical patent/JP2747919B2/ja
Publication of JPH02194531A publication Critical patent/JPH02194531A/ja
Application granted granted Critical
Publication of JP2747919B2 publication Critical patent/JP2747919B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)
  • Recrystallisation Techniques (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は所定の導電型を有するシリコン単結晶基板の
所定の領域に、その主表面の一方の側からN型埋込拡散
層を形成する方法に関するもので、結晶欠陥の発生がな
く、層抵抗の制御性が容易でかつ表面状態の良好な拡散
面をもつ埋込拡散層の製造方法の改良に関するものであ
る。
〔従来の技術〕
砒素を不純物イオンとするイオン注入法を用いて半導
体集積回路の埋込コレクタ拡散層を形成する方法につい
てはすでに多く提案がなされている。その第1の方法と
して所定のシリコン単結晶基板に砒素イオンを注入し、
注入によって生じた損傷を酸化・拡散処理によって除去
しながら欠陥のない埋込拡散層を形成する方法が提案さ
れている。
また他の第2,第3の方法として、2酸化シリコンや多
結晶シリコン中に砒素イオンをシリコン単結晶基板にま
で注入損傷が及ばない範囲の加速エネルギーと不純物ド
ーズ量で注入し、それらを拡散源として所定のシリコン
単結晶中に拡散させる方法も提案されている。
〔発明が解決しようとする課題〕
ここで第1の方法で得られた拡散面は平滑で極めて良
好ではあるが、欠陥除去という点では再現性が悪く、均
質な欠陥のない埋込拡散層を得るのは実用上相当な困難
がある。
第2の方法では2酸化シリコン中の砒素の拡散速度が
シリコン単結晶中の砒素の拡散速度に比較して2桁近く
小さいために高濃度砒素を拡散するには高温度でかつ長
時間を必要とする欠点がある。
第3の方法から埋込拡散層を形成するには、多結晶シ
リコン層を拡散後除去する必要がある。酸化・拡散処理
によって、砒素注入多結晶シリコンを除去できるように
完全に酸化しながら砒素拡散を行ない、高濃度砒素拡散
層を形成した場合、砒素の高濃度拡散によるゲツタリン
グ効果によって結晶欠陥の発生を相当程度防止できる
が、わずかに欠陥が残存し易く、また拡散面にはわずか
ではあるが凹凸を発生し、かならずしも充分な拡散層を
得ることは難しい。この場合、欠陥の発生を抑えるため
に所定のシリコン単結晶基板の埋込拡散領域と多結晶シ
リコン層間に薄い2酸化シリコン膜を介在させる方法も
提案されている。しかしながら砒素イオン注入を行なっ
た多結晶シリコンを酸化・拡散処理した後のシリコン単
結晶基板の埋込拡散領域のシリコン拡散表面にはわずか
に凹凸が発生し、かならずしも充分とは言えないところ
があった。
〔課題を解決するための手段〕
本発明はこれらの欠点を解決するために、前記多結晶
シリコンの代りに非晶質シリコンを用い、前記シリコン
単結晶基板の埋込拡散領域上の非晶質シリコン層をすく
なくとも界面近くで固相エピタキシャル成長させる温度
で砒素イオン注入された非晶質シリコン層を完全に酸化
し、更に砒素を埋込拡散領域中に拡散処理し、注入損傷
が発生しないでかつシリコン拡散面の平滑な埋込拡散層
を有する半導体集積回路の製造方法に関するもので、以
下図面を用いて詳細にこの方法について説明する。
〔実施例〕
例えば、不純物としてボロンを添加された抵抗率20〜
30Ω・cmのP型シリコン単結晶(111)基板1上に砒素
拡散マスク用の2酸化シリコン膜2を、例えば1100℃
で、湿った酸素雰囲気中で厚さ6000Å形成する(第1の
工程)。その後埋込拡散層領域が形成されるべき領域上
の2酸化シリコン膜2を写真蝕刻法により除去する(第
2の工程)。次に例えば減圧気相成長法を用いて成長温
度575℃で非晶質シリコン膜3を厚さ約950Å堆積した
(第3の工程)。この時堆積されたシリコン層3は非晶
質状態である。この非晶質シリコン層3上に砒素イオン
4を例えば加速電圧30kVでドーズ量5×1015cm-2で全面
にイオン注入する(第4の工程)。ここまでの第1から
第4の工程は第1図に図示されている。加速電圧は注入
による結晶の注入損傷がシリコン単結晶基板1に影響を
及ぼさない範囲以内でなければならない。
次に第5の工程としてシリコン単結晶基板1上の非晶
質シリコン3を固相エピタキシャル成長させながら酸化
していくが、酸化性雰囲気中で熱処理するためにシリコ
ン単結晶基板1と非晶質シリコン膜3間に2酸化シリコ
ンが形成されて固相成長の障害にならないようにする必
要がある。もし不活性ガスの雰囲気中であらかじめ熱処
理するならば900℃以下の温度でも固相エピタキシヤル
成長は充分可能である。また全膜厚にわたって固相エピ
タキシヤル成長を行なわせる必要はない。あらかじめ低
温で固相エピタキシヤル成長させても、砒素イオンを注
入したシリコン層3を次に酸化する温度は950℃〜1050
℃で行なう必要がある。この理由は、酸化による砒素の
偏析現象を本発明の半導体集積回路の製造方法では利用
するからであり、砒素をイオン注入したシリコン層3を
完全に酸化した時点で、注入された砒素は再分布してシ
リコン単結晶基板1と非晶室シリコン3の界面5近くに
偏析している状態である必要があるからで、これは次の
拡散の際の層抵抗の低下を容易ならしめる効果を示す。
第2図は湿った酸素雰囲気中で、1000℃で約50分間ス
チーム酸化し、非晶質シリコン膜3を完全に酸化する第
5の工程の途中段階の様子を示したものである。ここで
3′は固相エピタキシャル成長した層を示し、3″は多
結晶化したシリコン膜を示し、6は砒素イオン注入非結
晶シリコンが酸化した部分を示している。非晶質シリコ
ン膜3が完全に酸化した時点(第5の工程)で湿った酸
素雰囲気中での酸化を終える。本実施例の場合にはこの
時点での埋込拡散領域7上での2酸化シリコンの膜厚は
2300Åであった。この第5の工程での酸化を必要以上に
行なうと、次の拡散工程(第6の工程)での砒素拡散の
障害にもなるため、可能な限りコントロールして酸化す
ることが望ましい。
次に第3図に示すように、砒素イオンをイオン注入し
た非晶質シリコン層3が完全に酸化されたら、これを拡
散源として拡散を実施し層抵抗を下る(第6の工程)。
この場合酸化の進行は極力抑え、例えば、窒素
(4):酸素(1)の容量比の雰囲気中で1150℃で45分
熱処理した時の層抵抗は18Ω/□であつた。この時の埋
込拡散領域7上の2酸化シリコン膜厚は2450Åであっ
た。
以上説明したように埋込拡散領域7上に非晶質シリコ
ン3を堆積し、シリコン単結晶基板1に注入損傷が達し
ないように非晶質シリコン3中に砒素イオンをイオン注
入後、埋込拡散領域7上に固相エピタキシャル成長層
3′が形成されかつ酸化によつて砒素の偏析が界面5′
に生じるような温度、例えば950℃〜1050℃で湿った酸
素雰囲気中で酸化を行なった後、砒素を更に拡散させた
場合の拡散層の表面は平滑で、欠陥のない埋込拡散領域
7を形成できた。拡散温度1150℃で拡散時間が30分〜45
分程度で、充分目標とする低い層抵抗を有する埋込拡散
層が得られ、横方向拡散の小さな埋込拡散層を容易に得
ることができる。
〔発明の効果〕
以上説明したように、本発明による製造方法によって
形成された埋込拡散層を有する半導体集積回路の製造方
法を用いれば、再現性良く結晶欠陥のない、拡散面の平
滑な埋込拡散層7を得ることができ、その層抵抗も酸化
による砒素の偏析効果を利用できるため短時間の拡散で
充分下げることができ、微細パターンの埋込拡散領域7
を形成できる利点がある。
ウエーハ上の2酸化シリコン膜を除去した後のシリコ
ン単結晶基板1上のシリコン表面5′は極めて平滑であ
った。またこのシリコン基板上にシリコンエピタキシャ
ル成長を行ない埋込拡散領域7の表面上の結晶性の評価
を行なったところ、欠陥の発生は認められなかった。
【図面の簡単な説明】
第1図,第2図,第3図はそれぞれ本発明による埋込拡
散層を有する半導体集積回路の製造方法を説明するため
の図である。 第1図は非晶質シリコン膜3へ砒素イオン注入を行なっ
た状態を示したものであり、第2図は砒素イオン注入さ
れた非晶質シリコンの酸化中の状態を示したものであ
る。第3図は砒素イオン注入された非晶質シリコンを完
全に酸化した後、更に拡散処理を実施し、埋込拡散層を
形成したところの図である。 1……シリコン単結晶基板、2……マスク用2酸化シリ
コン膜、3……非晶質シリコン膜、3′……固相エピタ
キシャル成長した層、3″……多結晶化したシリコン
膜、4……砒素イオン、5……シリコン単結晶基板と非
晶質シリコン界面、5′……酸化・拡散後の埋込拡散層
表面、6……砒素イオン注入非晶質シリコンが酸化した
部分、7……埋込拡散層

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】所定の導電型を有するシリコン単結晶基板
    上に酸化シリコン膜を形成する第1の工程、 前記第1の工程後、埋込層形成領域上の前記酸化シリコ
    ン膜を除去する第2の工程、 前記第2の工程後、前記シリコン単結晶基板上の全面に
    非晶質シリコンを形成する第3の工程、 前記第3の工程後、砒素でなるN型不純物イオンを前記
    非晶質シリコン中に損傷が前記シリコン単結晶基板中に
    及ばない程度に注入する第4の工程、 前記第4の工程後、熱酸化処理によって前記非晶質シリ
    コンが固相エピタキシャル成長する温度で、前記非晶質
    シリコンを完全に酸化する第5の工程、 前記第5の工程後、さらに、前記不純物を前記埋込層形
    成領域中に拡散する第6の工程からなることを特徴とす
    る埋込拡散層を有する半導体集積回路の製造方法。
JP1262789A 1989-01-21 1989-01-21 埋込拡散層を有する半導体集積回路の製造方法 Expired - Fee Related JP2747919B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1262789A JP2747919B2 (ja) 1989-01-21 1989-01-21 埋込拡散層を有する半導体集積回路の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1262789A JP2747919B2 (ja) 1989-01-21 1989-01-21 埋込拡散層を有する半導体集積回路の製造方法

Publications (2)

Publication Number Publication Date
JPH02194531A JPH02194531A (ja) 1990-08-01
JP2747919B2 true JP2747919B2 (ja) 1998-05-06

Family

ID=11810613

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1262789A Expired - Fee Related JP2747919B2 (ja) 1989-01-21 1989-01-21 埋込拡散層を有する半導体集積回路の製造方法

Country Status (1)

Country Link
JP (1) JP2747919B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5544805B2 (ja) * 2009-09-29 2014-07-09 信越半導体株式会社 半導体基板の製造方法

Also Published As

Publication number Publication date
JPH02194531A (ja) 1990-08-01

Similar Documents

Publication Publication Date Title
JP3353277B2 (ja) エピタキシャルウェハの製造方法
JPH0469814B2 (ja)
JPS5821419B2 (ja) 格子欠陥除去方法
JPH07240409A (ja) 炭化珪素半導体素子の製造方法
JP4212228B2 (ja) 半導体装置の製造方法
JPH0437152A (ja) 半導体装置の製造方法
EP0591788A2 (en) Method of preparing a diffused silicon device substrate
JP2747919B2 (ja) 埋込拡散層を有する半導体集積回路の製造方法
JP2607399B2 (ja) 半導体基板の製造方法
JP3097107B2 (ja) エピタキシャル成長方法
JPH06216137A (ja) 半導体装置およびその製造方法
JPS6125209B2 (ja)
JPH02210820A (ja) バイポーラトランジスタの製造方法
JPS5931849B2 (ja) 半導体装置の製造方法
JPH05175190A (ja) 半導体装置の製造方法
JPH0479228A (ja) 半導体層の形成方法
JPS6362326A (ja) 半導体装置の製造方法
JPH1187258A (ja) 半導体装置の製造方法
JPH04349636A (ja) 不純物拡散法
JPH03235326A (ja) 半導体装置の製造方法
JPS61124127A (ja) 半導体装置の製造方法
JPS6328341B2 (ja)
EP0482829A1 (en) Method for forming a composite oxide over a heavily doped region
JPS62299015A (ja) 半導体装置の製造方法
JPS63278217A (ja) 半導体基板の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees