DE2558925A1 - Verfahren zur herstellung einer halbleitervorrichtung in der technik der integrierten injektionslogik - Google Patents

Verfahren zur herstellung einer halbleitervorrichtung in der technik der integrierten injektionslogik

Info

Publication number
DE2558925A1
DE2558925A1 DE19752558925 DE2558925A DE2558925A1 DE 2558925 A1 DE2558925 A1 DE 2558925A1 DE 19752558925 DE19752558925 DE 19752558925 DE 2558925 A DE2558925 A DE 2558925A DE 2558925 A1 DE2558925 A1 DE 2558925A1
Authority
DE
Germany
Prior art keywords
semiconductor layer
conductivity type
opposite
opening
zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19752558925
Other languages
English (en)
Other versions
DE2558925C2 (de
Inventor
Shintaro Ito
Masanori Nakai
Junichi Nakamura
Yoshio Nishi
Satoshi Shinozaki
Yukuya Tokumaru
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP14879674A external-priority patent/JPS5426471B2/ja
Priority claimed from JP14879574A external-priority patent/JPS5513584B2/ja
Priority claimed from JP50001913A external-priority patent/JPS5182583A/ja
Priority claimed from JP14879774A external-priority patent/JPS5415396B2/ja
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Publication of DE2558925A1 publication Critical patent/DE2558925A1/de
Application granted granted Critical
Publication of DE2558925C2 publication Critical patent/DE2558925C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H01L21/8226—Bipolar technology comprising merged transistor logic or integrated injection logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0229—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of bipolar structures
    • H01L27/0233—Integrated injection logic structures [I2L]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Element Separation (AREA)
  • Bipolar Transistors (AREA)

Description

EDUARD-SCHMID-STRASSE 2 D-8000 MÜNCHEN 90
Tokyo Siiibaura Elektric Co.,Ltd,
Kawasaki-shi, Japan
UNSER ZEICHEN: 50P 5 94" 3 BETRIFFT:
MÜNCHEN. DEN 29-12.1975
Verfahren zur Herstellung einer Halbleitervorrichtung in der Technik der integrierten Injektionslogik
Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Halbleitervorrichtung in der Technik der integrierten Injektionslogik.
Eine Logikschaltung wie eine Schaltung in Transistor-Transistor-Logik (TTL) ist zwar bekannt, doch hat in den letzten Jahren eine Halbleiterschaltung in der Technik der integrierten Injektionslogik (IIL oder I L) Beachtung gefunden, da sie einfacher aufgebaut ist, mit höherer Ausbeute hergestellt werden kann und dichter integriert werden kann, als es bei der Schaltung in Transistor-Transistor-Logik der Fall ist. Dieser Schaltungstyp wird auch als Logikschaltung mit vereinigten Transistoren (Merged Transistor Logic MTL) bezeichnet; er enthält einen auf dem Substrat gebildeten
609828/0594
Schalttransistor oder vertikalen Transistor sowie einen ebenfalls auf dem Substrat gebildeten lateralen Transistor zum Injizieren von Minoritätsträgern in die Basiszone des Schalttransistors. Somit wird beim Injizieren von Minotitätsträgern in die Basiszone des Schalttransistors das Eingangssignal der I L-Schaltung oder das Eingangssignal slar Basiszone des Schalttransistors gesteuert, so daß
2 damit in wirksamer Weise das Ausgangssignal der I L-Schaltung, d.h. das Kollektorausgangssignal des Schalttransistors gesteuert wird.
Bei der nach dem Stand der Technik ausgebildeten Halbleitervorrichtung in der Technik der integrierten Injegtionslogik ist auf einem Halbleitersubstrat eines beliebigen Leitungstyps mit Hilfe eines epitaktischen Aufwachsverfahrens aus der Dampfphase eine η-leitende Halbleiterschicht gebildet, und in die η-leitende Halbleiter schicht wird ein p-Stör£ioff,
17 beispielsweise Bor, mit einer Konzentration über 10 bis 10 Atome/cnr diffundiert, damit erste unfizweite p-leitende Zonen erzeugt werden. Dann wird ein beispielsweise aus Phosphor bestehender η-Störstoff in die erste p-leitende Zone mit
Λ ft ΡΊ "^t
einer Konzentration von 10 bis 10 Atome/cm zur Bildung einer η-leitenden Zone diffundiert. Die auf diese Weise
2
hergestellte I L-Schaltung enthält einen lateralen PNP-Transisfcor, mit einem Emitter, einer Basis und einem Kollektor, die von der zweiten p-leitenden Zone, der n-leitenden Halbleitesschicht bzw. der ersten p-leitenden Zone gebildet sind, sowie einen vertikalen NPN-Transistor mit einem Emitter, einer Basis und einem Kollektor, die von der η-leitenden Halbleiter schicht, der ersten p-leitenden Zone bzw. der η-leitenden Zone gebildet sind.
Wenn an den pn-übergang zwischen die zweite p-leitende Zone und die η-leitende Halbleiterschicht der I2L-Schaltung eine Durchlaßspannung angelegt wird, werden au« der zweiten
609828/0694.
p-leitenden Zone durch die η-leitende Halbleiterschicht Löcher in die erste p-leitende Zone injiziert. Wenn zu diesem Zeitpunkt ein Eingangssignal mit dem Binärwert "1" an den Eingang der I L-Schaltung, d.h. an die Basiszone (die erste p-leitende Zone) des vertikalen Transistors angelegt wird, wird ein von der Emitterzone (der zweiten p-leitenden Zone) des lateralen PNP-Transistors mit an Masse liegender Basis mit dessen Stromverstärkungsfaktor a PNp multipliziert, und der verstärkte Emitterstrom fließt zur ersten p-leitenden Zone, die nicht nur als Kollektor des lateralen PNP-Transistors, sondern auch als Basiszone des vertikalen NPN-Transistors dient. Als Folge davon wird der vertikale NPN-Transistor eingeschaltet, so daß er an seinem Ausgang, also seiner Kollektorzone (der η-leitenden Zone) ein Signal mit dem Binärwert n0n liefert. Der Kollektorausgangsstrom kann dabei maximal einen Wert haben, der gleich dem Produkt aus dem Basisstrom des vertikalen NPN-Transistors und dessen Stromverstärkungsfaktor ßjrpjT ist. Wenn andrerseits ein Signal mit dem Binärwert "0" an den Eingang angelegt wird, fließt der Emitterstrom aus dem Eingang, anstatt den Basisstrom für den vertikalen NPN-Transistor zu liefern. Folglich wird der vertikale NPN-Transistor gesperrt, so daß an seinem Ausgang ein Signal mit dem Binärwert n1" erzeugt wird« DdBr Leistungsverbrauch der I L-Halbleitervorrichtung wird stark von den Eigenschaften des lateralen PNP-Transistors, also in anderen Worten vom Stromverstärkungsfaktor apNp des lateralen PNP-Transistors beeinflußt, dessen Basis an Masse liegt; wenn der Verstärkungsfaktor apNp gegen den Wert 1 geht, nimmt der LeJsfcungsverbrauch ab. Außerdem werden die Werte der Ausgangsbelastbarkeit, der Rauschgrenze usw. stark von den Eigenschaften des vertikalen NPN-Transistors, insbesondere vom Stromverstärkungsfaktor BnPn des vertikalen NPN-Transistors beeinflußt, dessen Emitter an Masse liegt. Aus diesem Grund ist es bei der I L-Halbleitervorrichtung notwendig, gleichzeitig
609828/0694
die Stromverstärkungsfaktoren Op»™ und ß»jpN beider Transistoren zu erhöhen.
Bei einer solchen herkömmlichen Halbleitervorrichtung ist es zwar relativ einfach, die Rekombination der Ladungsträger in der Basiszone durch ein geeignetes Auswählen der Störstoffkonzentration in den Emitter- und Basiszonen des lateralen PNP-Transistors herabzusetzen, doch wird die Weite der Basiszone von der Genauigkeit der beim Photoätzverfahren verwendeten Maske bestimmt und somit auf einen Wert von 5 bis 10yum in Bereichen dicht bei der Maske begrenzt.
Da die Emitterzone und die Kollektorzone durch Diffundieren eines pi>Störstoffs in die η-leitende Halbleiterschicht an zwei Oberflächenbereichen dieser η-leitenden Halbleiterschicht gebildet werden, hat die zwischen diesen zwei diffundierten Zonen erzeugte Basiszone überdies auch die Neigung, ihre Weite in der Tiefenrichtung zu erhöhen, was dazu führt, daß der Wirkungsgrad des Ladungsträgertransports mit der Tiefe abnimmt. Da die Emitterdiffusionszone halbkugelförmig ist, ist der Störstoff-Konzentrationsgradient an der Emitter-Basis-Übergangs fläche flach, was den Wirkungsgrad der Ladungsträger»- Injektion herabsetzt. Aus diesem Grund ist es schwierig, den Stromverstärkungsfaktor 0PMp des lateralen PNP- Trans is tors zu verbessern. Andrerseits werden doppelt diffundierte Zonen (die η-leitende Zone und die erste p-leitende Zone) und die η-leitende Halbleiterschicht zur Bildung des vertikalen HPN-Transistors verwendet, und da die η-leitende Halbleiterschicht als Emitter verwendet wird, muß ihre Störstoffkonzentration herabgesetzt werden, wenn die p-leitende Zone als Basis verwendet wird. Außerdem wird an die aus der n-leitenden Halbleiterschicht injizierten Ladungsträger ein elektrisches Verzögerungsfild angelegt. Die Verbesserung des Stromverstärkungsfaktors ßjtpN ^es vertikalen NPN-Transistors wird auf diese Weise stark eingeschränkt.Dl die Basis des lateralen PNP-
609828/0694
Transistors und der Emitter des vertikalen NPN-Transistors von einer gemeinsamen Zone ( der η-leitenden Halbleiterschicht) gebrauch machen, und da derKollektor des lateralen RiP-Transistors die Basis des vertikalen NPN-Transistors eine gemeinsame Zone (die erste p-leitende Zone) benutzen, werden dort, wo die Störstoffkonzentrationen der Emitter- und Basiszonen mit passenden Werten zur Erzielung einer Verbesserung des Ladungsträgertransportwirkungsgrades und des Ladungsträgerinjektionswirkungsgrades eines Transistors ausgewählt werden, der Ladungsträgerinjektionswirkungsgrad und der Ladungsträgertransportwirkungsgrad des anderen Transistors herabgesetzt. Es ist daher nicht möglich, gleichzeitig die Stromverstärkungsfaktoren beider Transistoren zu verbessern. Eine diese Nachteile nicht aufweisende Verbesserte
2
I L-Halbleitervorrichtung ist daher angestrebt worden und in den japanischen Patentanmeldungen Nr. 14856/74 und Nr.1 909/75 sind bereits verbesserte I L-HaIbDe itervor-
2 richtungen beschrieben. Die verbesserten I L-Halbleitervorrichtungen, die in diesen Patentanmeldungen beschrieben sind, enthalten ein η-leitendes Halbleitersubstrat, eine p-leitende Halbleiterschicht über dem η-leitenden Halbleitersubstrat , eine erste η-leitende Zone, die sich durch die p-leitende Halbleiterschicht erstreckt und das η-leitende Halbleitersubstrat erreicht, eine erste, mittels Diffusion in der ersten η-leitenden Zone gebildete p-leitende Zone, eine zweite η-leitende Zone, die in der p-leitenden Halbltiterschicht gebildet ist , und eine zweite p-leitende Zone, die in der p-leitenden Halbleiterschicht gebildet ist, wobei die erste p-leitende Zone, die erste n-leitende Zone und die p-leitende Halbleiterschicht einen lateralen PNP-Transistor und das η-leitende Halbleitersubstrat, die p-leitende Halbleiterschicht und die zweite n-leitende Zone einen vertikalen NPN-Transistor bilden.
609828/0694
In dieser I L-Halbleitervorrichtung ist die Emitterzone des lateralen Transistors längs des Umfangs der Basiszone gebildet, s> daß die Basisweite eine gleichmässige Dicke aufweist, wodurch der Transportwirkungsgrad der Ladungsträger in der Basiszone verbessefct wird. Da außerdem die Störstoffkonzentration der Basiszone des vertikalen NPN-Transistors wesentlich niedriger als die der Emitterzone ist, ist es möglich, nicht nur den Injektionswirkungsgrad der Ladungsträger in der Basiszone aus der Emitterzone, sondern auch den Transportwirkungsgrad der Ladungsträger in die Basiszone zu verbessern.
Mit Hilfe der Erfindung soll ein Verfahren zum Herstellen einer Halbleitervorrichtung des oben beschriebenen verbesserten Typs in der Technik der integrierten Injektionslogik geschaffen werden.
Ferner soll mit Hilfe der Erfindung ein Verfahren geschaffen werden, dad die Herstellung einer Halbleitervorrichtung in der Technik der integrierten Injektionslogik gestattet, die ein niedriges Produkt aus·Leistung und Verzögerung, eine hohe Ausgangsbelastbarkeit und eine weite Rauschgrenze aufweist.
Nach der Erfindung ist ein Verfahren zur Herstellung einer Halbleitervorrichtung in der Technik der integrierten Injektionslogik, dadurch gekennzeichnet, daß auf einem Halbleitersubstrat eines Leitungstyps eine Halbleiterschicht des entgegengesetzten Leitungstyps gebildet wird, daß auf die Halbleiterschicht des entgegengesetzten Leitungstyps ein Isolierfilm aufgebracht wird, daß durch den Isolierfilm eine erste Öffnung gebildet wird, daß die Halbleiterschicht des entgegengesetzten Leitungstyps durch die erste Öffnung mit einem Störstoff des einen Leitungstyps dotiert wird, damit eine erste Zone
609828/0694
des einen Leitungstyps gebildet wird, die das Halbleitersubstrat des einen Leitungstyps erreicht, daß durch den Isolierfilm eine zweite öffnung gebildet wird, daß die erste Zone des einen Leitungstyps und die Halbleiterschicht des entgegengesetzten Leitungstyps durch die ersten bzw. die zweiten öffnungen mit einem Störstoff des entgegengesetzten Leitungstyps dotiert werden, damit in der ersten Zone des einen Leitungstype und in der Halbleiterschicht des entgegengesetzten Leitungstyps erste bzw. zweite Bereiche des entgegengesetzten Leitungstyps gebildet werden, daß durch den Isolierfilm eine dritte öffnung gebildet wird und daß die Halbleiterschicht des entgegengesetzten Leitungstyps durch die dritte öffnung mit einem Störstoff des einen Leitungstyps dotiert wird, das|it in der Halbleiterschicht des entgegengesetzten Leitungstyps eine zweiteZone des einen Leitungstyps entsteht.
Geaäß winer weiteren Ausgestaltung der Erfindung werden die ersten und zweiten öffnungen oder die ersten, zweiten und dritten öffnungen gleichzeitig gebildet, was die Verfahrensschritte vereinfacht, da das Ausrichten einer Maske nicht mehr erforderlich ist.
Die Erfindung wird nun an Hand der Zeichnung beispielshalber erläutert. Darin zeigen·
FigdA bis 1H Schnittansichten zur Veranschaulichung ververschiedener Herstellungsschritte einer Halbleitervorrichtung in der Technik der integrierten Injektionslogik mit einer ersten öffnung zur Bildung einer ersten η-leitenden Zone und einer p-leitenden Zone, einer zweiten öffnung zur Bildung einesrzweiten p-leitenden Zone und einer dritten öffnung zur Bildung einer zweiten η-leitenden Zone,
609828/0694
Fig.2A bis 2L Schnittansichten zur Veranschaulichung verschiedener Schritte eines abgeändertarn Verfahrens zur Herstellung einer Halbleitervorrichtung in der Technik der integrierten Injektionslogik, bei dem erste und zweite Öffnungen gleichzeitig gebildet werden,
Fig.3A bis 3L Schnittansichten zur Veranschaulichung verschiedener Verfahrensschritte bei der Herstellung einer I L-Halbleitervorrichtung gemäß einer weiteren Ausführungsform, bei der erste, zweite und dritte öffnungen gleichzeitig gebildet werden,
Fig.4A bis 4H Schnittansichten verschiedener Schritte bei der Herstellung einer I2L^HaIbIeitervorrichtung gemäß einer weiteren Ausführungsform, die nicht auf einer Selbstausrichttechnik te ruht, und
Fig.5 eine Schnittansicht der I !.-Halbleitervorrichtung von Fig.4H längs der Linie 5-5 .
Nach Fig.1 wird auf einem η-leitenden Halbleitersubstrat mit einem spezifischen Widerstand von 0,01 bis 10 Ohm-cm und einer Dicke von 400 bis 500 um, das ,dadurch hergestellt worden ist, daß in ein Siliziumplättchen ein Donatorstörstoff, beispielsweise Phosphorantimon oder Arsen, durch Diffusion oder Ionenimplantation eingebracht worden ist, zunächst eine erste p-leitende Halbleiterschicht durch epitaktisches Aufwachsen aus derDampf phase gebildet wird, die Bor mit einer Konzentration von 10 bis 10 Atome/cnr enthält. Die Halbleiter schicht 112 kann auch dadurch gebildet werden, daß Siliziumtetrachlorid mit Wasserstoff bei einer erhöhten Temperatur von beispielsweise 11000C reduziert wird.
609828/0694
Wie Fig.iB zeigt, wird auf der Oberfläche der p-leitenden Halbleiterschicht 12 dann ein isolierender Oxidfilm 113 gebildet, durch den mittels eines Photoätzverfahrens wahlweise erste Öffnungen 114 erzeugt werden. Anschließend wird eine einen Donatorstörstoff, beispielsweise Phosphor enthaltende Siliziumoxidschicht 115 durch epitaktisches Aufwachsen aus der Dampfphase bei niedriger Temperatur so gebildet, daß die von den Öffnungen 114 und dem Oxidfilm 113 freigelegten Abschnitten der p-leitenden Halbleiterschicht 112 überzogenverden. Bei der Durchführung des AufWachsens aus der Dampfphase wird die Oxidschicht 115 auf den Halbleiterabschnitten und dem Film 113 mit einem Mischungsverhältnis aus Biliziumwasserstoff und Sauerstoff gebildet, das entsprechend der gewünschten Störstoffkanzentration ausgewählt ist, wobei eine Temperatur zwischen 400 bis 5000C gewählt wird. Die Halbleiteranordnung mit der Siliziumoxidschicht 115 wird dann für die Dauer von etwa 30 Minuten bis 2 Stunden in einer nichtoxidierenden Atmosphäre unberührt gelassen, die auf einer hohen Temperatur von beispielsweise 1000 bis 11000C gehalten ist und die ein nichtoxidierendes Gas wie Stickstoff enthält, damit unmittelbar unter den ersten Öffnungen 114 eine erste η-leitende Diffusionszone 116 entsteht, die sich so durch die p-leitende HaIbIeUB?- schicht 112 erstreckt, daß sie das η-leitende Substrat 111 erreicht. Bei dem in FigdD dargestellten Verfahrensschritt wird die Siliziumoxidschicht 115 dann mit Hilfe einer Ätzlösung entfernt, die Flußsäure, Salpetersäure und Waseer im Verhältnis von 4:1:90 enthält, damit der Oxidfilm 113 und die Oberfläche der ersten n-leitenden Zone 116 durch die öffnungen 114 freigelegt werden. Die Übergangsränder der ersten n-leitenden Zonen 116 verlaufen in horizontaler Richtung bis über etwa 80% der Tiefe dieser Zonen«, Dann werden in ausgewählter Weisemit Hilfe des Photoätzverfahrens zweite Öffnungen 117 durch den Oxid-
609828/0694
film 113 zwischen den Öffnungen 114 gebildet. Wie Fig.1E zeigt, wird dann Bor, beispielsweise Bortrioxid bei einer Diffusionstemperatur von 1000 bis 1040°C durch die ersten und zweiten Öffnungen 114 bzw. 117 in die ersten n-leitenden Zonen und in die p-leitende Halbleiterschicht 112 diffundiert, damit erste und zweite p-leitende Zonen 118 bzw. 119 in der ersten η-leitenden Zone 116 bzw. in der p-leitenden Schicht 112 gebildet werden. Nach der Bildung der ersten und zweiten p-leitenden Zonen 118 und 119 werden nach Fig.1F Siliziumoxidfilme 120a und 12Db auf den in den Öffnungen 11 § und 117 freiligenden Oberflächen der ersten und zweiten pleitenden Zonen 118 und 119 gebildet, indem eine thermische Diffusion in einer oxidierenden Atmosphäre durchgeführt wird. Anschließend wird durch den anderen Abschnitt des Oxidfilms 113 zwischen den Öffnungen 114 mit Hilfe des Photoätzverfahrens eine dritte Öffnung 121 gebildet. Durch diese Öffnung 121 wird dann Phosphor in Form von Phosphorpentaoxid in die p-leitende Halbleiterschicht 112 in einer oxidierenden Atmosphäre diffundiert, die bei einer Temperatur von etwa 900 bis 10000C gehalten ist, damit eine zweite η-leitende Zone 122 erzeugt wird, wie in Fig.1G dargestellt ist. Die freiliegenden Oberflächen der zweiten nleitenden Zonen 122 werden dann wieder mit Siliziumoxidfilmen 123 bedeckt. Durch die SiEziumoxidfilme 120a, 120b und 123 auf den ersten und zweiten p-leitenden Zonen 118 und 119 und den zweiten η-leitenden Zonen 122 werden dann Öffnungen gebildet, und auf den freiliegenden Oberflächen der Zonen 118, 119 und 122 wird ein zur Bildung von Elektroden geeignetes Metall, beispielsweise Aluminium, im Vakuum durch die Öffnungen mit einer Dicke von mehreren Mikron abgeschieden, damit Elektroden 124, 125 und 126 für die Zonen 118, 119 bzw. 122 entstehen, wie Fig.1H zeigt. Am η-leitenden Halbleitersubstrat 111 wird ein nicht dargestellter Masseanschluß gebildet.
609828/0694
ρ Die in der oben beschriebenen Weise hergestellte I L-Halbleiterschaltung enthält einen lateralen PNP-Transistor mit einem Emitter, einer Basis und einem Kollektor, die von der ersten p-leitenden Zone 118, der ersten η-leitenden Zone 116 und der p-leitenden Schicht 112 gebildet sind, sowie einen vertikalen NPN-Transistor mit einem Emitter, einer Basis und einem Kollektor, die von dem η-leitenden Halbleitersubstrat 111, der p-leitenden Halbleiterschicht 112 und der zweiten nleitenden Zone 122 gebildet sind. Die zweite p-leitende Zone wirkt als ohmsche Kontaktzone für die p-leitende Halbleiterschicht 112.
Eine weitere Ausführungsform des erfindungsgemäßen Verfahrens wird nun unter Bezugnahme auf die Figuren 2A bis ZL geschrieben. Wie Fig.2A zeigt, wird zunächst auf einem η-leitenden Substrat 211, das einen n-Störstoff (Donatorstörstoff), beispielsweise Phosphor, Antimon oder Arsen, entMält und einen spezifischen Widerstand von 0,01 bis 10 0hm-*cm sowie eine Dicke von 400 bis 500/um aufweist, eine p-leitende Halbleiterschicht durch epitaktisches Aufwachsen aus der Dampfphase gebildet, die einen Akzeptofstörstoff, beispielsweise Bor, mit einer
15 17 3 Konzentration von 10 "'bis 10 Atome/cnr enthält und eine Dicke von 3 bis 5 yum aufweist. Die p-leitende Halbleiterschicht 212 kann auch durch Reduzieren von Siliziumtetrachlorid mittels Wasserstoff bei einer erhöhten Temperatur von beispielsweise 11000C erzeugt werden. Dann wird die p-leitende Halbleiterschicht 212 einer auf einer hohen Temperatur von 1000 bis 11000C gehaltenen oxidierenden Atmosphäre ausgesetzt, damit auf der Oberfläche der Schicht ein isolierender Oxidfilm 213 gebildet wird. Wie Fig.2B zeigt werden durch den Oxidfilm 213 erste öffnungen 214 und zweite öffnungen 215 gebildet; auf der Oberfläche des Oxidfilms 213 und auf den durch die öffnungen 214 und 215 freiliegenden Oberflächenbereichen wird dann ein Siliziumnitridfilm 216 abge-
609828/0694
schieden, wie Fig.2C zeigt. Der Film 216 wird durch epitaktisches Aufwachsen aus der Dampfphase erzeugt, wobei Siliziumwasserstoff und Stickstoff bei einer Temperatur von 700 bis 8000C miteinander zur Reaktion gebracht werden. Ein Phosphor enthaltender Siliziumoxidfilm 217 wird dann auf den Siliziumnitridfilm 216 mit Hilfe des epitaktischen AufWachsens aus der Dampfphase erzeugt. Der Siliziumoxidfilm wird aus einer geeigneten Mischung von Siliziumwasserstoff und Sauerstoff bei einer Temperatur von etwa 400 bis 5000C erzeugt. Anschließend wird zur Beseitigung von Mikrolöchern (pin holes) die Dichte des Films 217 erhöht, indem der Film in einer oxidierenden oder in einer nichtoxidierenden Atmosphäre erhitzt wird, die auf einer Temperatur von etwa 8000C gehalten ist. Anschließend wird nach Fig.2D auf einem Abschnitt des Siliziumoxidfilms 217 unmittelbar über der zweiten Öffnung 215 ein Photoresistfilm 218 aufgetragen, und der vom Photoresfetfilm 218 nicht bedeckte Abschnitt des Siliziumoxidfilms 217 wird mittels einer Ätzlösung entfernt, die Flußsäure, Salpetersäure und Wasser im Verhältnis von 4:1:9B enthält. Anschließend wird der Photoresistfilm 218 entfernt, und der freiliegende Abschnitt des Siliziumnitridfilms 216, der nicht vom verbleibenden Siliziumoxidfilm 219 bedeckt ist, wird mit Hilfe von Phosphorsäure bei 800C entfernt, damit die ersten öffnungen 214 wieder freigelegt werden, wie in Fig.2E dargestellt ist. Nach Fig.2F wird dann der übrige Siliziumoxidfilm 219 mittels einer Ätzlösung des oben beschriebenen Typs zur Freilegung des Siliziumnitridfilms 216 entfernt. Der Oxidfilm 213 wird jedoch von der Ätzlösung nicht angegriffen, so daß die ersten öffnungen in ihrem ursprünglichen Zustand gehalten werden. Wie Fig.2G zeigt, wird dann durch epitaktisches Aufwachsen aus der Dampfphase bei niedriger Temperatur ein Phosphor enthaltender Siliziumoxidfilm 220 so gebildet, daß er den freigelegten Abschnitt der p-leitenden Halbleitersc&icht 212, den
609828/0G9A
Oxidfilm 213 und den Siliziumnitridfilm 216 bedeckt. Der Siliziumoxidfilm 220 kann mit Hilfe des gleichen Verfahrens hergestellt werden, der zur Bildung des Siliziumoxidfilms nach Fig.2C angewendet wurde. Der im Siliziumoxidfilm 220 enthaltene Phesphor wird in einer nicht oxidierenden Atmosphäre, die ein nichtoxidierendes Gas, beispielsweise Stickstoff, enthält und auf einer Temperatur von etwa 11000C gehalten ist, in die p-leitende Halbleiterschicht 212 diffundiert, damit erste η-leitende Zonen 221 in der p-leitenden Halbleiterschicht 212 erzeugt werden. Die Störstoffkonzentration, die Filmdicke und die Diffusionszeit des phosphorhaltigen
18
Siliziumoxidfilms sind so gewählt, daß sie die Werte 10 bis 10 Atome/cm, 300 bis 500 Angström bzw. 30 Minuten bis 2 Stunden haben, so daß die ersten η-leitenden Zonen das η-leitende Halbleitersubstrat 211 erreichen. Nach Bildung der ersten η-leitenden Zonen wird der Siliziumoxidfilm 220 mit Hilfe einer Ätzlösung der oben beschriebenen Art nach Fig.2H entfernt, und anschliessend werden die Siliziumnitridfilme 216 in den zweiten Öffnungen 215 mit Hilfe von Phosphorsäure entfernt, dan it die zweite Öffnung 215 wieder freigelegt wird. Durch die freigelegten ersten und zweiten Öffnungen und 215 wird, dann Bor in die ersten η-leitenden Zonen 221 und in die Halbleiterschicht 212 in einer oxidierenden Atmosphäre diffundiert, die auf einer Temperatur von 1000 bis 105010C gehalten ist, damit in den ersten n-leitenden Zonen 221 und in der Halbleiterschicht 212 erste bzw. zweite p-leitende Zonen erzeugt werden, wie Fig.2J zeigt. Mittels dieses Verfahrensschritts werden die ersten und zweiten Öffnungen 214 und 215 durch die OJtidfilme 224 bzw. 225 verschlossen. Nach Fig.2K wird dann in ausgewählter Weise eine dritte öffnung 226 durch den anderen Abschnitt des Oxidfilms 213 gebildet, und durch diese dritte Öffnung wird nach Fig.2L in einer auf einer Temperatur von 980 bis 10000C gehaltenen oxidierenden Atmosphäre Phosphor in Form von Phosphorpentaoxid in die Halbleiterschicht 212 diffundiert, damit in der HaIb-
609828/0S94
leiterschicht 212 eine zweite η-leitende Zone 227 erzeugt wird. Zu diesem Zeitpunkt wird die dritte öffnung 226 mit Hilfe eines Oxidfilms verschlossen. Anschließend werden durch den Oxidf&lm an den über der ersten p-leitenden Zone 222, der zweiten p-leitenden Zone und der zweiten n-leitenden Zone 227 (nicht dargestellte) Öffnungen gebildet, und ein zur Bildung von Elektroden geeignetes Metall, beispielsweise Aluminium wird an den Zonen 222, 223 und 227 zur Bildung ihrer Elektroden 228, 229 und 230 aufgedampft.
Da bei diesem Ausführungsbeispiel die ersten und zweiten Öffnungen 214 bzw. 215 gleichzeitig mittels eines einzigen Photoätzschritte gebildet werden, ist es nicht notwendig, wie bei dem zuvor beschriebenen Ausführungsbeispiel eine präzise Maske zur Bildung der öffnungen zu verwenden, so daß auf diese Weise die Hersti
vorrichtung erleichtert wird.
daß auf diese Weise die Herstellung der I L-Halbleiter-
Eine weitere Ausführungsform des erfindungsgemäßen Verfahrens wird nun unter Bezugnahme auf die Figuren 3A bis 3L beschrieben.
Fig.3A zeigt, wird durch epitaktisches Aufwachsen aus der Dappfühase auf einem η-leitenden Substrat 311, das einen Donatorstörstoff wie Phosphor, Antimon oder Arsen enthält und einen spezifischen Widerstand von 0,01 bis 10 Ohm-cm sowie eine Dicke von 400 bis 500yum aufweist, eine p-leitende Halbleiterschicht 312 gebildet, die Bor mit einer Konzentratinn von 10 3 bis 10 ' Atome/cnr entHält und eine Dicke von 3 bis 5/um aufweist. Die p-leitende Halbleiterschicht kann auch durhh Reduzieren von Siliziumtetrachlorid mit Hilfe von Wasserstoff bei einer erhöhten Temperatur von beispielsweise 11000C erzeugt werden. Die p-leitende Halbleiterschicht 312 wird dann einer auf einer Temperatur
609828/0694
von 1000 bis 110O0C gehaltenen oxidierenden Atmosphäre ausgesetzt, damit auf der Oberfläche der Halbleiterschicht 312 ein isolierenderOxidfilm 313 gebildet wird. Durch den Oxidfilm 313 werden dann mit Hilfe des herkömmlichen Photoätzverfahrens unter Verwendung eines Photoresistfilms erste öffnungen 314 und zweite öffnungen 315 und dritte öffnungen 316 erzeugt. Wie Fig.3B zeigt, wird ein Siliziumnitridfilm 317 so gebildet, daß er sowohl den Oxidfilm 313 als auch die Abschnitte der Oberfläche der p-leitenden Halbleiterschicht 312 bedeckt, die von den öffnungen 314, 315 und 316 freigelegt sind. Dieser Siliziumnitridfilm 317 kann mit Hilfe eines epitaktischen Aufwachsverfahrens aus der Dampfphase erzeugt werden, bei dem Siliziumwasserstoff und Stickstoff bei einer Temperatur von 700 bis 8000C zur Reaktion miteinander gebracht werden. Anschließend wird der Siliziumnitridfilm 317 mit einem Siliziumoxidfilm 318 überzogen, der durch epitaktisches Aufwachsen aus der Dampfphase bei niedriger Temperatur erzeugt wirdo Dieser Oxidfilm 318 wird durch Aufwachsen aus der Dampfphase durch Verwendung einer gasförmigen Mischung aus Siliziumwasserstoff und Sauerstoff in einem geeigneten Verhältnis erzeugt, das gemäß der gewünschten Störstoffkonzentration bestimmt ist. Der Siliziumoxidfilm wird dann zur Erhöhung seiner Dichte und zur Eliminierung von in ihm befindlichen Mikrolöchern auf eine Temperatur von etwa 8000C in einer oxidieren oder einer nichtoxidierenden Atmosphäre erhitzt. Nach Fig.3C wird auf den Abschnitten des Siliziumoxidfilms 318 über den zweiten öffnungen 315 ind den dritten öffnungen 316 ein Photoresistfilm 319 gebildet, nnd die vom Photoresistfilm 319 nicht bedeckten Abschnitte des Siliziumoxidfilms 318 werden mittels einer Ätzlösung entfernt, die Flußsäure, Salpetersäure und Wasser im Verhältnis von 4:1:90 enthält. Anschließend wird der Photoresistfilm 319 entfernt, und die freiliegenden Abschnitte
6098 2 8/0894
"lodes Siliziumnitridfilms 317, die nicht vom verbleibenden Siliziumoxidfilm 318 bedeckt sind, werden mit Hilfe einer Phosphorsäurelösung bei 800C entfernt, damit die ersten öffnungen 314 freigelegt werden, wie Fig.3D zeigt. Ein Phosphor enthaltender Siliziumoxidfilm 320 wird dann durch epitaktisches Aufwachsen aus der Dampfphase bei niedriger Temperatur erzeugt, damit der freilegende Oberflächenabschnitt der p-leitenden Halbleiterschicht 312, der Oxidfilm 313 und der Siliziumnitridfilm 317 überzogen werden, wie Fig.3E zeigt. Dieser Siliziumoxidfilm 320 kann unter Anwendung des gleichen Verfahrens erzeugt werden, das zur Erzeugung des Siliziumoxidfilms 318 gemäß Fig.3B angewendet wurde. Der bei dem in Fig.3D gezeigten Verfahrensschritt zurückbleibende Siliziumoxidfilm 318 kann entfernt werden oder erhalten bleiben. Bei der Behandlung in einer nichtoxidierenden Atmosphäre, die ein Beispielsweise aus Stickstoff bestehendes nichtoxidierendes Gas enthält und auf einer Temperatur von 11000C gehalten ist, diffundiert der im Siliziumoxidfilm 320 enthaltene Phosphor in die p-leitende Halbleiterschicht 312 zur Bildung erster nleitender Zonen 321. Die Störstoffkonzentration, die Dicke des Phosphor enthaltenden Siliziumoxidfilms 320 und die Diffusionszeit sind so gewählt, daß die erste nleitende Zone 321 das η-leitende Halbleitersubstrat 311 erreicht. Gute Resultate werden beispielsweise mit einer
18 20 *5 Störstoffkonzentration von 10 bis 10 Atome/cm , einer Filmdicke von 3000 bis 5000 Angström und einer Diffusionszeit von 30 Minuten bis 2 Stunden erreicht.Nach Bildung der ersten η-leitenden Zonen 321 wird auf den unmittelbar über einer dritten öffnung liegenden Abschnitt der Oberfläche des Siliziumoxldfilms 320 ein Photoresistfilm 322 aufgebracht, wie Fig.3F zeigt. Die vom Photoresistfilm nicht bedeckten Abschnitte des Siliziumoxidfilms 320 werden mit Hilfe der oben beschriebenen Flußsäure-Salpetersäure-Ätzlösung entfernt, so daß die ersten öffnungen 314 und ein
609828/0694
Abschnitt des Siilziumnitridfilms 317 wieder freigelegt werden. Wie Fig.3G zeigt, wird dann der freigelegte Abschnitt des Siliziumnitridfilms 317 mit Hilfe der Phosphorsäurelösung entfernt, so daß die zweiten Öffnungen 315 wieder freigelegt werden. Anschließend wird Bor durch die ersten Öffnungen 314 und die zweiten Öffnungen 315 in einer auf einer Temperatur von 1000 bis 10500C gehaltenen oxidierenden Atmosphäre in die ersten η-leitenden Zonen 321 und in die p-leitende Halbleiterschicht 312 diffundiert, damit in den ersten n-leitenden Zonen 321 und in der p-leitenden Halbleiterschicht 312 eine erste p-leitende Zone 323 bzw. eine zweite p-leitende Zone gebildet werden, wie in Fig.3H dargestellt ist. Jetzt werden die ersten Öffnungen 314 und die zweiten Öffnungen 315 mit Oxidfilmen 325 bzw. 326 überzogen, wie Fig.31 zeigt. An. schließend wird der in der dritten Öffnung 316 verbliebene Siliziumnitridfilm 317 mittels einer Itzlösung entfernt, damit die dritte Öffnung 316 nach Fig.3J freigelegt wird. Bei dem in Fig.3K dargestellten Verfahrensschritt wird Phosphor in Form von Phosphorpentaoxid in einer oxidierenden Atmosphäre, die auf einer Temperatur von 380 bis 10000C gehalten ist, durch die dritte Öffnung 316 in die p-leitende Halbleiterschicht 312 diffundiert, damit die zweite n-le±tende Zone 327 erzeugt wird. Die dritte Öffnung 316 wird jetzt mit Hilfe eines Oxidfilms 328 verschlossen. Schließlich werden durch die Oxidfilme 325,326 und 328 auf der ersten pleitenden Zone 323, der zweiten p-leitenden Zone 324 bzw. der zweiten η-leitenden Zone (nicht dargestellte) Öffnungen gebildet, und durch diese Öffnungen wird ein für die Bildung von Elektroden geeignetes Metall, beispielsweise Aluminium zur Bildung von Elektroden 329, 330 bzw. 331 mit einer Dicke von jeweils mehreren Mikron für die Zonen 323, 324 und 327 aufgedampft.
Da bei diesem Ausführungebeispiel die ersten, zweiten und dritten Öffnungen mit Hilfe eines einzigen Photoätzvorgangs gleichzeitig gebildet werden, ist es möglich, die Anzahl der
609828/0694
Schritte, die zur Ausrichtung der bei der Bildung der verschiedenen Öffnungen verwendeten Masken erforderlich sind, weiter herabzusetzen. Außerdem ist es möglich, die Dichte der integrierten Schaltungen der Halbleitervorrichtung zu erhöhen, da diese Öffnungen in geringerem Abstand voneinander gebildet werden können.
Bei den oben beschriebenen Ausführungsbeispielen ist es möglich, die Leitungstypen der verschiedenen Elemente umzukehren .Das heißt in anderen Worten, daß das Substrat p-leitend gemacht werden kann und daß die Leitungstypen der anderen Zonen und der Schicht entsprechend umgekehrt werden. Die p-leitende Halbleiterschicht kann durch Diffusion erzeugt werden, und der die p-leitende Schicht überdeckende Isolierfilm kann ein thermischer Oxidfilm,ein durch Aufwachsen aus der Dampfphase gebildeter Oxidfilm oder tin Nitridfilm sein. Die Art des Films kann in geeigneter Weise mittels eines Diffusionsvorgangs ausgewählt werden. Die erste Öffnung, die durch den Isolierfilm gebildet ist, wird dazu verwendet, die erste η-leitende Zone und die erste p-leitende Zone zu erzeugen. Diese zwei Zonen werden auf diese Weise mit Hilfe des sogenannten SelbstausrichtsverfahreHB erzeugt. Die erste η-leitende Zone sollte durch eine tiefe Diffusion gebildet werden, so daß sie die p-leitende Halbleiterschicht durchdringt und das η-leitende Halbleitersubstrat erreicht; nachdem die erste η-leitende Zone gebildet worden ist, ist es auch notwendig, das Ätzen ohne Notwendigkeit der Ausrichtung der Maske auf die erste Öffnung auszuführen. Demgemäß wird die erste η-leitende Zone durch Verwendung einer Phosphor enthaltenden Siliziumoxidschicht durch epitaktisches Aufwachsen aus der Dampfphase bei niedriger Temperatur gebildet, und der Siliziumoxidfilm Irird mittels einer Ätzlösung entfernt, die Flußsäure,
60982 8/0694
Salpetersäure und Wasser im Verhältnis von 4:1:90 entfernt, nachdem die erste n*leitende Zone erzeugt worden ist. Durch dieses Verfahren ist es möglich, die erste η-leitende Zone zu erzeugen, ohne den Isolierfilm anzugreifen. Die erste η-leitende Zone kann auch durch Injizieren eines Donatorstörstoffs wie Phosphor oder Arsen in die p-leitende Halbleiterschicht mittels Ionenimplantation und durch Aktivieren der Injektionszone durch Erwärmen auf eine Temperatur von beispielsweise 900 bis 10000C gebildet werden. In diesem Fall kann die erste Öffnung offengelassen oder mit einem Siliziumoxidfilm mit einer Dicke von etwa 500 Angström verschlossen werden, der Phosphor enthält und durch epitaktisches Aufwachsen aus der Dampfphase bei einer niedrigen Temperatur gebildet wird. Bei einer Vertauschung der Leitungstypen der verschiedenen Zonen und der Halbleiterschicht der I L-Halbleitervorrichtung, d.h. bei einem Ersetzen der ersten η-leitenden Zone durch eine p-leitende Zone,wird in die Halbleiterschicht Bor mittels Ionenimplantation injiziert, und die Injektionszone wird durch Erhitzen der Anordnung in einer nichtoxidierenden Atmosphäre wie Stickstoff zur Bildung der p-leitenden Zone aktiviert. Die thermische Diffusion kann unter Verwendung einer festen epitaktischen Quelle, beispielsweise Bortrioxid, einer flüssigen epitaktischen Quelle, beispielsweise Bortetrabromid oder einer Öampfförmigen epitaktischen Quelle, beispielsweise Bortrichlorid, ausgeführt werden. Es ist zu erkennen, daß derDiffusionsschritt in einer nichtoxidierenden Atmosphäre ohne Vershhließen der ersten Öffnung ausgeführt werden soll.
Da die erste p-leitende Zone in der ersten η-leitenden Zone so gebildet werden muß, daß sie einen flacheren Diffusionsbereich als die erste η-leitende Zone aufweist, ist es vorteilhaft, Bor mit einem relativ niedrigen Diffusionskoeffizienten als Störstoff für die Bildung der ersten
609828/0694
p-leitenden Zone zu verwenden, wenn die erste p-leitende
ρ Zone anstelle der η-leitenden Zone in einer I L-Halbleitervorrichtung mit umgekehrten Leitungstypen verwendet wird; obgleich vorzugsweise ein Störstoff mit relativ niedrigem Diffusionskoeffizienten wie Antimon oder Arsen verwendet wird, kann auch Phosphor mit einem relativ hohem Diffusionskoeffizienten zufriedenstellend verwendet werden, vorausgesetzt daß er mit relativ niedriger Temperatur diffundiert wird. In diesem Fall ist es möglich, die Zone mittels thermischer Diffusion einer festen epitaktischen Quelle, einer flüssigen epitaktischen Quelle oder einer dampfförmigen epitaktischen Quelle oder mittels Ionenimplantation zu bilden.
Eine weitere Auitführungsform der Erfindung wird nun unter Bezugnahme auf die Figuren 4A bis 4L beschrieben.
Wie Fig.4A zeigt, wird auf einem η-leitenden Halbleitersubstrat oder einer (n+)-leitenden Halbleiterschicht 411 mit hoher Störstoffkonzentration eine (p-7-leitende oder π-leitende Halbleiterschicht 212 mit niedriger Störstoffkonzentration gebildet. Beispielsweise wird Bor als Störstoff für die Schicht 412 verwendet, die auf dem n-leitenden Substrat 411 durch thermisches Aufwachsen aus der Dampfphase so gebildet wird, daß sie eine Störstoffkonzentration von 10 bis 10 Atome/cm und eine Dicke von 2 bis 3 yum aufweist. Auf der Halbleiterschicht 212 wird in einer eine hohe Temperatur aufweisenden oxidierenden Atmosphäre ein. isolierender Siliziumdioxidfilm 413 gebildet. Durch den Siliziumdixodfilm 413 wird nach Fig.4 B mit Hilfe des Photoätzverfahrens eine Öffnung 414 mit einem vorbestimmten Muster, beispielsweise in Form eines Gitters, gebildet. Der Siliziumdioxidfilm 413 wird somit in mehrere Siliziumdioxidabschnitte 413a mit Hilfe der gitterförmigen öffnung
609828/0694
unterteilt. Wie Fig.4C zeigt, wird dann ein dotierter Oxidfilm 415, der einen beispielsweise aus Phosphor bestehenden Donatorstörstoff enthält, auf der freiliegenden Oberfläche der Halbleiterschicht 412 und den Siliziumdioxidabschnitten 413a durch epitaktisches Aufwachsen aus der Dampfphase bei niedriger Temperatur von etwa 5000C gebildet. Anschließend wird die Anordnung in einer nichtoxidierenden Atmosphäre auf eine Temperatur von 11000C erhitzt, damit der im dotierten Oxidfilm 415 enthaltene Phosphor in die Halbleiterschicht 412 und durch diese hindurch diffundiert, damit er das η-leitende Halbleitersubstrat 411 erreicht, wodurch in der Halbleiterschicht 412 eine erste η-leitende Zone 416 entsteht, die eine Störstoffkonzentration von 10 bis 10 ' Atome/cnr aufweist.
Anschließend wird nach Fig.4D eine gitterförmige Öffnung 417 die eine der gitterförmigen Öffnung 414 entsprechende Anordnung hat, durch den dotierten Siliziumdioxidfilm 415 gebildet. Gleichzeitig werden durch die Siliziumdioxidabschnitte 413a, in die der Siliziumdioxidfilm von den Öffnungen 414 aufgeteilt ist, und durch dotierte Oxidfilme 415 über den Abschnitten 413a Öffnungen 418 gebildet. Wie Fig.4D zeigt, wird ein beispielsweise von Bor gebildeter Akzeptorstörstoff in die erste η-leitende Zone 416 und die Halbleiterschicht 412 durch die Öffnungen 417 und 418 in einer auf einer hohen Temperatur von 10500C gehaltenen oxidierenden Atmosphäre diffundiert, damit erste und zweite p-leitende Zonen 419 bzw. 420 gebildet werden, die jeweils eine Tiefe von 1 bis 2/um in der ersten p-leitenden Zone 416 bzw. in der Halbleiterschicht 412 aufweisen.Gleichzeitig werden die Öffnungen 41$ und 418 mitHilfe von Oxidfilmen 421 bzw. 422 verschlossen. Nach Fig.4G wird dann durch jeweilige Siliziumdioxidabschnitte 413a und die dotierten Silizium-
609828/0694
dioxidabschnitte 415 eine weitere Öffnunge 423 gebildet, und in die Halbleiterschicht 412 wird in einer eine hohe Temperatur aufweisenden oxidierenden Atmosphäre zur Bildung einer zweiten η-leitenden Zone 424 ein beispielsweise vom Phosphor gebildeter Donatorstörstoff diffundiert. Gleichzeitig wird die Öffnung 423 mit Hilfe eines Siliziumdioxidfilms 425 verschlossen. Anschließend werden durch die Siliziumdioxidfilme 421, 422 und 425, die die erste p-leitende Zone 419» die zweite p-leitende Zone 420 bzw. die zweite η-leitende Zone 424 bedecken, (nicht dargestellte) Öffnungen gebildet, und durch diese öffnungen werden durch Aufdampfen von beispielsweise Aluminiumelektroden 426, 427 und 428 für die Zonen 419, 420 bzw. 424 gebildet.
Die nach dem oben beschriebenen Verfahren hergestellte
2
I L-Halbleitervorrichtung enthält einen lateralen Transistor und ,einen vertikalen Transistor. Die Basiszone des lateralen Transistors hat eine gleichmässige Weite in ihrer gesamten Tiefe, und sie ist äußerst schmal; an der Übergangsfläche zwischen den Emitter- und Basiszonen entsteht ein passender Störstoffkonzentrationsgradient, so daß es möglich ist, ein elektrisches Beschleunigungsfeld zum Injizieren von Ladungsträgern aus der Emitterzone anzulegen. Da die Kollektorzone den gesamten Umfang der Emitterzone umgibt, ist es auch möglich, den Injektionswirkungsgrad und den Transportwirkungsgrad der Ladungsträger beträchtlich zu erhöhen. Als Folge davon hat der Lateraltransistor einen hohen Stromversorgungsfaktor und ein ausgezeichnetes Hochfrequenzverhalten. Hinslfchtlich des vertikalen Transistors ist es möglich, die Störstoffkonzentration der Emitterzone höher als die der Basiszone zu machen und die Dichte der Rekombinationszentren in der Basiszone herabzusetzen. Somit hat auch der vertikale Transistor einen hohen Strom-
609828/0694
Verstärkungsfaktor und ein ausgezeichnetes Hochfrequenzverhalten. Aus diesem Grund weist die I !,-Halbleitervorrichtung ein niedriges Produkt aus Leistung und Verzögerung, eine hohe Ausgangsbelastbarkeit und eine weite Rauschgrenze auf.
609828/0694

Claims (6)

  1. Patentansprüche
    irjVerfahren zur Herstellung einer Halbleitervorrichtung in der Technik der integrierten Injektionslogik, dadurch gekennzeichnet, daß auf einem Halbleitersubstrat eines Leitungstyps eine Halbleiterschicht des entgegengesetzten Leitungstyps gebildet wird, daß auf die Halbleiterschicht des entgegengesetzten Leitungstyps ein Isolierfilm aufgebracht wird, daß durch den Isolierfilm eine erste Öffnung gebildet wird, daß dieHalbleiterschicht des entgegengesetzten Leitungstyps durch die erste Öffnung mit einem Störstoff des einen Leitungstyps dotiert wird, damit eine erste Zone ,des einen Leitungstyps gebildet wird, die das Halbleitersubstrat des einen Leitungstyps erreicht, daß durch den Isolierfilm eine zweite Öffnung gebildet wird, daß die erste Zone des einen Leitungstyps und die Halbleiterschicht des entgegengesetzten Leitungstyps durch die dusten bzw. die zweiten Öffnungen mit einem Störstoff des entgegengesetzten Leitungstyps dotiert werden, damit in der ersten Zone des einen Leitungstyps und in der Halbleiterschicht des entgegengesetzten Leitungstyps erste bzw. zweite Bereiche des entgegengesetzten Leitungstyps gebildet werden, d*ß durch den Isolierfilm eine dritte Öffnung gebildet wird und daß die Halbleiterschicht des entgegengesetzten Leitungstyps durch die dritte Öffnung mit einem Störstoff des einen Leitungstyps dotiert wird, damit in der Halbleiterschicht des entgegengesetzten Leitungstyps eine zweite Zone des einen Leitungstyps entsteht.
    609828/0694
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die erste Zone des einen Leitungstyps dadurch gebildet wird, daß ein einen Störstoff des einen Leitungstyps enthaltender Siliziumoxidfilm auf den durch die erste Öffnung freiliegenden Oberflächenabschnitten der Halbleiterschicht des entgegengesetzten Leitungstyps und auf dem Isolierfilm gebildet wird und daß die so gebildete Halbleiteranordnung einereine hohe Temperatur aufweisenden nichtoxidierenden Atmosphäre für eine vorfeestimmte Zeitdauer ausgesetzt wird.
  3. 3. Verfahren zur Herstellung einer Halbleitervorrichtung in der Technik der integrierten Injektionslogik, dadurch gekenn zeichnet, daß auf einem Halbleitersubstrat des einen Leitungstyps eine Halbleiterschicht des entgegengeeetzten Leitungstyps gebildet wird, daß auf derHalbleiterschicht des entgegengesetzten Leitungstyps ein Isolierfilm gebildet wird, daß durch den Isolierfilm erste und zweite Öffnungen gebildet werden, daß die Halbleiterschicht des entgegengesetzten Leitungstyps durch die erste Öffnung mit einem Störstoff des einen Leitungstyps dotiert wird, damit eine erste Zone des einen Leitungstyps entsteht, die das Halbleitersubstrat erreicht, daß die erste Zone des ersten Leitungstyps und die Halbleiterschicht des entgegengesetzten Leitungstyps durch die ersten lund zweiten Öffnungen mit einem Störstoff dotiert werden, damit in der ersten Zone des einen Leitungstyps und in der Halbleiterschicht des entgegengesetzten Leitungstyps erste bzw. zweite Bereiche des entgegengesetzten Leitungstyps gebildet werden, daß durch den Isolierfilm eine dritte Öffnung gebildet wird und daß die Halbleiterschicht des entgegengesetzten Leitungstyps durch die dritte Öffnung mit einem Störstoff des einen Leitungstyps dotiert wird, damit eine zweite Zone des einen Leitungstyps gebildet wird.
    609828/0694
  4. 4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die erste Zone des einen Leitungstyps dadurch gebildet wird, daß auf durch die ersten und zweiten Öffnungen freiliegenden Abschnitten der Halbleiterschicht des entgegengesetzten Leitungstyps und auf dem Isolierfilm ein Siliziumnitridfilm aufgebracht wird, daß auf den Siliziumnitridfilm ein einen Störstoff des einen Leitungstyps enthaltender erster Siliziumoxidfilm gebildet wird, daß mittels einer Ätzlösung zur erneuten Freilegung der ersten Öffnung der Siliziumoxidfilm und der Siliziumnitridfilm mit Ausnahme des Abschnitts des Siliziumnitridfilms und des Abschnitts des Siliziumoxidfilms an der zweiten Öffnung entfernt werden, wobei die übrigen Abschnitte des Siliziumoxidfilms mit Hilfe der Ätzlösung entfernt werden, daß ein einen Störstoff des einen Leitungstyps enthaltender zweiter Siliziumoxidfilm auf den beim Entfernen des Siliziumoxidfilms freigelegten Oberflächenabschnitt des Siliziumnitridfilms, auf den beim Wiederfreilegen der ersten Öffnung freigelegten Oberflächenabschnitt der Halbleiterschicht des entgegengesetzten Leitungstyps und auf den Isolierfilm aufgebracht wird, daß durch die erste Öffnung der in dem zweiten Siliziumoxidfilm enthaltene Störstoff des einen Leitungstyps in die Siliziumschicht des entgegengesetzten Leitungstyps eindiffundiert wird, indem die so erhaltene Anordnung mit einer eine hohe Temperatur aufweisenden nichtoxidierenden Atmosphäre behandelt wird, und daß zur erneuten Freilegung der ersten und zweiten Öffnungen Abschnitte des zweiten Siliziumoxidfilms und des Siliziumnitridfilms mit Hilfe einer Ätzlösung entfernt werden.
  5. 5. Verfahren zur Herstellung einer Halbleitervorrichtung in der Technik der integrierten Injektionslogik, dadurch gekennzeichnet, daß auf einem HalbleiteBsubstrat des einen Leitungstyps eine Halbleiterschicht des entgegengesetzten Leitungstyps gebildet wird, daß auf der Halbleiterschicht des entgegengesetzten
    609828/0694·
    Leitungstyps ein Isolierfilm gebildet wird, daß durch den Isolierfilm erste, zweite und dritte Öffnungen erzeugt werden, daß die Halbleiterschicht des entgegengesetzten Leitungstyps durch die erste Öffnung zur Bildung einer ersten Zone des einen Leitungstyps mit einem Störstoff des einen Leitungstyps dotiert wird, daß die Halbleiterschicht des entgegengesetzten Leitungstyps durch die ersten und zweiten öffnungen zur Bildung erster bzw. zweiter Bereiche des entgegengesetzten Leitungstyps in der ersten Zone des einen Leitungstyps und in der Halbleiterschicht des entgegengesetzten Leitungstyps mit einem Störstoff des entgegengesetzten Leitungstyps dotiert wird und daß die Halbleiterschicht des entgegengesetzten Leitungstyps durch die dritte Öffnung zur Bildung einer zweiten Zone des einen Leitungstyps mit einem Störstoff des einen Leitungstyps dotiert wird.
  6. 6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die Bildung der ersten Zone des einen Leitungstyps dadurch erfolgt, daß auf den von den ersten, zweiten und dritten Öffnungen freigelegten Oberflächenabschnitten der Halbleiterschicht des entgegengesetzten Leitungstyps und auf dem Isolierfilm ein Siliziumnitridfilm gebildet wird, daß auf dem Siliziumnitridfilm ein einen Störstoff des einen Leitungstyps enthaltender Siliziumoxidfilm gebildet wird, daß mittels eines Photoätzverfahrens Abschnitte des Siliziumoxidfilms mit Ausnahme der bei den zweiten und dritten Öffnungen liegenden Abschnitte entfernt werden, daß die Abschnitte des Siliziumnitridfilms mit Hilfe einer Ätzlösung entfernt werden, indem der verbleibende Abschnitt des Siliziumoxidfilms, der bei dem Photoätzverfahren nicht entfernt worden ist, als Maske verwendet wird, damit die erste Öffnung wieder freigelegt wird, daß die Abschnitte des Siliziumoxidfilms auf dem verbleibenden Abschnitt des Siliziumnitridfilmä zur Freilegung des Abschnitts des Siliziumnitridfilms entfernt werden, daß auf den freigelegten
    609828/0694
    - 2b -
    Abschnitt des Siliziumoxidfilms, auf den erneut durch die erste Öffnung freigelegten Oberflächenabschnitt der Halbleiterschicht des entgegengesetzten Leitungstyps und auf den Isolierfilm ein zweiter Siliziumoxidfilm aufgebracht wird, daß der in dem zweiten Siliziumoxidfilm enthaltene Störstoff des einen Leitungstyps in die Halbleiterschicht des entgegengesetzten Leitungstyps diffundiert wird, indem die auf diese Weise erhaltene Anordnung mit einer eine hohe Temperatur aufweisenden nichtoxidierenden Atmosphäre behandelt wird, daß zur Bildung der ersten und zweiten Bereiche des entgegengesetzten Leitungstyps Abschnitte des zweiten Siliziumoxidfilms mit Ausnahme derjenigen Abschnitte, die bei der dritten Öffnung liegen, entfernt werden, damit die erste Öffnung wieder freigelegt wird, daß Abschnitte des Siliziumnitridfilms mit einer Ätzlösung unter Verwendung des verbleibenden Abschnitts des Siliziumoxidfilms als Maske entfernt werden, damit die~zweite Öffnung wieder freigelegt wird, und daß der Störstoff des entgegengesetzten Leitungstyps in die erste Zone des einen Leitungstyps und in die Halbleiterschicht des entgegengesetzten Leitungstyps durch die freigelegten ersten und zweiten Öffnungen diffundiert wird.
    Verfahren zur Herstellung einer Halbleitervorrichtung in der Technik der integrierten Injektionslogik, dadurch gekennzeichnet, daß auf einem Halbleitersubstrat des einen Leitungstyps eine Halbleiterschicht des entgegengesetzten Leitungstyps gebildet wird, daß auf der Halbleiterschicht des entgegengesetzten Leitungstyps ein Isolierfilm gebildet wird, daß durch den Isolierfilm eine erste Öffnung mit einem vorbestimmten Muster gebildet wird, daß ein einen Störstoff des einen Leitungstyps enthaltender Siliziumoxidfilm gebildet wird, der den durch die erste Öffnung freigelegten Oberflächenabschnitt der Halbleiterschicht des entgegengesetzten
    Leitungstyps und mehrere, durch Unterteilen des Isoli%rfilms mittels der öffnung erzeugte Abschnitte des Isolierfilms bedeckt, daß der Störstoff des einen Leitungstyps in die Halbleiterschicht diffundiert wird, indem die auf diese Weise erhaltene Anordnung in einer eine hohe Temperatur aufweisenden nichtoxidierenden Atmosphäre behandelt wird, damit eine erste Zone des einen Leitungstyps erzeugt wird, die ein dem vorbestimmten Muster entsprechendes Muster hat und das Halbleitersubstrat des einen Leitungstyps erreicht, daß durch den Siliziumoxidfilm auf dem ersten Bereich der ersten Zone des einen Leitungstyps eine der ersten Zone des einen Leitungstyps entsprechende zweite Öffnung gebildet wird, daß durch entsprechende Abschnitte des Isolierfilm und durch den Siliziumoxidfilm auf entsprechenden Abschnitten des Isolierfilms eine dritte öffnung gebildet wird, daß in die erste Zone des einen Leitungstyps und in die Halbleiterschicht des entgegengesetzten Leitungstyps durch die zweiten und dritten öffnungen ein Störstoff des entgegengesetzten Leitungstyps diffundiert wird, damit erste und zweite Bereiche des entgegengesetzten Leitungstyps entstehen, daß durch Jeweilige Abschnitte des Isolierfilms und durch den Siliziumoxidfilm eine vierte Öffnung gebildet wird, und daß durch die vierte Öffnung ein Störstoff des einen Leitungstyps in die Halbleiterschicht diffundiert wird.
    60982 870694
    L e e r s e i t e
DE2558925A 1974-12-27 1975-12-29 Verfahren zur Herstellung einer integrierten Injektions-Schaltungsanordnung Expired DE2558925C2 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP14879674A JPS5426471B2 (de) 1974-12-27 1974-12-27
JP14879574A JPS5513584B2 (de) 1974-12-27 1974-12-27
JP50001913A JPS5182583A (en) 1974-12-27 1974-12-27 Handotaisochino seizohoho
JP14879774A JPS5415396B2 (de) 1974-12-27 1974-12-27

Publications (2)

Publication Number Publication Date
DE2558925A1 true DE2558925A1 (de) 1976-07-08
DE2558925C2 DE2558925C2 (de) 1985-10-31

Family

ID=27453504

Family Applications (2)

Application Number Title Priority Date Filing Date
DE2560576A Expired DE2560576C2 (de) 1974-12-27 1975-12-29 Verfahren zum Herstellen einer integrierten Injektions-Schaltungsanordnung
DE2558925A Expired DE2558925C2 (de) 1974-12-27 1975-12-29 Verfahren zur Herstellung einer integrierten Injektions-Schaltungsanordnung

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE2560576A Expired DE2560576C2 (de) 1974-12-27 1975-12-29 Verfahren zum Herstellen einer integrierten Injektions-Schaltungsanordnung

Country Status (4)

Country Link
US (1) US4058419A (de)
DE (2) DE2560576C2 (de)
FR (1) FR2334204A1 (de)
GB (1) GB1528027A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3136731A1 (de) * 1981-09-16 1983-03-31 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zum herstellen einer halbleiteranordnung

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5317081A (en) * 1976-07-30 1978-02-16 Sharp Corp Production of i2l device
DE2652103C2 (de) * 1976-11-16 1982-10-28 Ibm Deutschland Gmbh, 7000 Stuttgart Integrierte Halbleiteranordnung für ein logisches Schaltungskonzept und Verfahren zu ihrer Herstellung
US4180827A (en) * 1977-08-31 1979-12-25 International Business Machines Corporation NPN/PNP Fabrication process with improved alignment
CA1116309A (en) * 1977-11-30 1982-01-12 David L. Bergeron Structure and process for optimizing the characteristics of i.sup.2l devices
US4168999A (en) * 1978-12-26 1979-09-25 Fairchild Camera And Instrument Corporation Method for forming oxide isolated integrated injection logic semiconductor structures having minimal encroachment utilizing special masking techniques
US4317690A (en) * 1980-06-18 1982-03-02 Signetics Corporation Self-aligned double polysilicon MOS fabrication
US4446611A (en) * 1980-06-26 1984-05-08 International Business Machines Corporation Method of making a saturation-limited bipolar transistor device
US5759902A (en) * 1986-09-26 1998-06-02 Analog Devices, Incorporated Method of making an integrated circuit with complementary junction-isolated bipolar transistors
CN102299070A (zh) * 2010-06-22 2011-12-28 无锡华润上华半导体有限公司 横向pnp晶体管的制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3328214A (en) * 1963-04-22 1967-06-27 Siliconix Inc Process for manufacturing horizontal transistor structure
US3489622A (en) * 1967-05-18 1970-01-13 Ibm Method of making high frequency transistors
US3560278A (en) * 1968-11-29 1971-02-02 Motorola Inc Alignment process for fabricating semiconductor devices

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3472710A (en) * 1967-04-20 1969-10-14 Teledyne Inc Method of forming a field effect transistor
FR2051714A1 (en) * 1969-07-12 1971-04-09 Tokyo Shibaura Electric Co High frequency transistors
DE2262297C2 (de) * 1972-12-20 1985-11-28 Ibm Deutschland Gmbh, 7000 Stuttgart Monolithisch integrierbare, logisch verknüpfbare Halbleiterschaltungsanordnung mit I↑2↑L-Aufbau
US3919005A (en) * 1973-05-07 1975-11-11 Fairchild Camera Instr Co Method for fabricating double-diffused, lateral transistor
US3873989A (en) * 1973-05-07 1975-03-25 Fairchild Camera Instr Co Double-diffused, lateral transistor structure
GB1507299A (en) * 1974-03-26 1978-04-12 Signetics Corp Integrated semiconductor devices
US3982266A (en) * 1974-12-09 1976-09-21 Texas Instruments Incorporated Integrated injection logic having high inverse current gain

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3328214A (en) * 1963-04-22 1967-06-27 Siliconix Inc Process for manufacturing horizontal transistor structure
US3489622A (en) * 1967-05-18 1970-01-13 Ibm Method of making high frequency transistors
US3560278A (en) * 1968-11-29 1971-02-02 Motorola Inc Alignment process for fabricating semiconductor devices

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
In Betracht gezogene ältere Anmeldung: DE-OS 25 12 737 *
US-Z:"Electronics", Bd. 47, H. 20, 3. Okt. 1974, S. 111-118 *
US-Z:"Electronics", Bd. 47, H. 20, 30. Okt. 1974, S. 111-118

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3136731A1 (de) * 1981-09-16 1983-03-31 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zum herstellen einer halbleiteranordnung

Also Published As

Publication number Publication date
DE2558925C2 (de) 1985-10-31
FR2334204B1 (de) 1978-05-26
GB1528027A (en) 1978-10-11
FR2334204A1 (fr) 1977-07-01
DE2560576C2 (de) 1985-10-31
US4058419A (en) 1977-11-15

Similar Documents

Publication Publication Date Title
EP0001550B1 (de) Integrierte Halbleiteranordnung für eine Bauelementstruktur mit kleinen Abmessungen und zugehöriges Herstellungsvefahren
EP0032550B1 (de) Verfahren zur Herstellung einer bipolaren, vertikalen PNP-Transistorstruktur
DE2905022C2 (de)
DE69025647T2 (de) Verfahren zur Herstellung von komplementären NPN/PNP hoher Spannung
DE2317577C2 (de) Verfahren zur Herstellung dielektrisch isolierter Halbleiteranordnungen
DE2823967C2 (de)
DE3545040C2 (de) Verfahren zur Herstellung einer vergrabenen Schicht und einer Kollektorzone in einer monolithischen Halbleitervorrichtung
EP0001574B1 (de) Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung
DE3788453T2 (de) Komplementäres vertikales bipolares Transistorpaar mit flachem Übergang.
DE2545892A1 (de) Kombiniertes verfahren zur herstellung oxyd-isolierter vertikaler bipolartransistoren und komplementaerer oxyd-isolierter lateraler bipolartransistoren
DE2618965A1 (de) Bipolares halbleiterbauelement
DE2441432B2 (de) Verfahren zur Herstellung eines VMOS-Transistors
EP0006510B1 (de) Verfahren zum Erzeugen aneinander grenzender, unterschiedlich dotierter Siliciumbereiche
DE2749607C3 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE2728985A1 (de) Halbleiterbauelemente mit minimaler anzahl von kristallgitterstoerungsgaengen
DE2019655C2 (de) Verfahren zur Eindiffundierung eines den Leitungstyp verändernden Aktivators in einen Oberflächenbereich eines Halbleiterkörpers
DE2718449C2 (de)
DE3223230C2 (de)
EP0071665A1 (de) Verfahren zum Herstellen einer monolithisch integrierten Festkörperschaltung mit mindestens einem bipolaren Planartransistor
DE2243592A1 (de) Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte halbleiteranordnung
DE1950069A1 (de) Verfahren zur Herstellung von Halbleitervorrichtungen
DE2617293C3 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE19615324A1 (de) Verfahren zum Herstellen eines vertikalen bipolaren Transistors
DE4240205C2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung, insb. eines Bipolartransistors
DE2558925A1 (de) Verfahren zur herstellung einer halbleitervorrichtung in der technik der integrierten injektionslogik

Legal Events

Date Code Title Description
8128 New person/name/address of the agent

Representative=s name: HENKEL, G., DR.PHIL. FEILER, L., DR.RER.NAT. HAENZ

8172 Supplementary division/partition in:

Ref country code: DE

Ref document number: 2560576

Format of ref document f/p: P

Q171 Divided out to:

Ref country code: DE

Ref document number: 2560576

AH Division in

Ref country code: DE

Ref document number: 2560576

Format of ref document f/p: P

D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP