DE1297763B - Verfahren zum Herstellen eines Transistors fuer sehr hohe Frequenzen - Google Patents
Verfahren zum Herstellen eines Transistors fuer sehr hohe FrequenzenInfo
- Publication number
- DE1297763B DE1297763B DEF46608A DEF0046608A DE1297763B DE 1297763 B DE1297763 B DE 1297763B DE F46608 A DEF46608 A DE F46608A DE F0046608 A DEF0046608 A DE F0046608A DE 1297763 B DE1297763 B DE 1297763B
- Authority
- DE
- Germany
- Prior art keywords
- base
- zone
- emitter
- transistor
- doping material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000000463 material Substances 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 15
- 239000004065 semiconductor Substances 0.000 claims description 11
- 239000013078 crystal Substances 0.000 claims description 10
- 238000009792 diffusion process Methods 0.000 claims description 9
- 230000008859 change Effects 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000009826 distribution Methods 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- DLYUQMMRRRQYAE-UHFFFAOYSA-N tetraphosphorus decaoxide Chemical compound O1P(O2)(=O)OP3(=O)OP1(=O)OP2(=O)O3 DLYUQMMRRRQYAE-UHFFFAOYSA-N 0.000 description 2
- 229910003902 SiCl 4 Inorganic materials 0.000 description 1
- 238000002679 ablation Methods 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000002068 genetic effect Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000035484 reaction time Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/2205—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities from the substrate during epitaxy, e.g. autodoping; Preventing or using autodoping
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/037—Diffusion-deposition
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/098—Layer conversion
Description
1 2
Die Grenzfrequenz eines Transistors wird von der tische Schicht hineindiffundiert. Die hier entstandenen
durch die Kapazität zwischen Emitter und Basis so- Zonen sind jedoch nicht als Basiszonen für Transiwie
deren Widerstand bedingten Zeitkonstante stören, sondern zur Erzeugung leitender Kanäle bei
CEye—Te, der Laufzeit rö in der Basis, der durch die der Herstellung sogenannter integrierter Schaltungen
Kollektorkapazität und den Kollektorserienwiderstand 5 vorgesehen.
bestimmten Zeitkonstante Ccrc = xc und der Entlee- Bevorzugte Weiterbildungen der vorliegenden Er-
rungszeit xsc des Kollektors bestimmt. Bei neuen SiIi- findung sehen vor, daß die Diffusion aus dem durch
ziumtransistortypen kann bei Anwendung epitak- die Belegung mit dem für die Basiszone bestimmten
tischer Herstellungsmethoden ein besonders kleines rc Dotierungsstoff entstandenen Depot derart gesteuert
sowie auch ein kleines xb erzielt werden. Hingegen ist io wird, daß der Leitungstyp der epitaktisch niedergees
nicht gelungen, xe im Sinne höchster Frequenzen schlagenen Zone bis zu deren freier, dem Grundgünstig zu beeinflussen. Da außerdem xe durch den material gegenüberliegender Oberfläche durch dieses
zu erzeugenden Transistorstrom festgelegt wird, Dotierungsmaterial bestimmt wird. Außerdem kann
läßt sich diese Größe nicht im Interesse hoher Fre- es zweckmäßig sein, wenn die epitaktisch niedergequenzen
willkürlich beeinflussen. Aus diesem Grund 15 schlagene Schicht die gesamte Querschnittsfläche des
hat man sich, um ein kleines xe zu erreichen, bemüht, Grundkristalls bedeckt. Vorzugsweise dient schließimmer
kleinere Emitterflächen zu machen. Die zu lieh für die Erzeugung des Depots an Dotierungsdiesem
Zweck notwendige Markierungstechnik setzt material und zum Herstellen des Emitters die bejedoch
einer solchen Bemühung eine Grenze. Um kannte Planartechnik.
ferner ein kleines CE zu erreichen, ist es zweckmäßig, 20 Nachdem bei den bekannten Anordnungen kein
die Dotierungskonzentration an der Emitterfläche Transistor vorgesehen ist, dessen Basiszone eine Störherabzusetzen.
Bei Anwendung der üblichen Metho- Stellenverteilung aufweist, wie sie mit dem Verfahren
den ist es jedoch schwierig, diese Reduktion in zu- nach der Erfindung erreicht wird, werden auch beim
friedenstellender Weise zu erreichen. Bekannten die oben beschriebenen günstigen Wirkun-
In F i g. 1 ist ein Diagramm für die ideale Dotie- 25 gen nicht erreicht.
rungsverteilung eines Hochfrequenztransistors mit In den Fig. 2a bis 2c sind die einzelnen Schritte
Driftfeld dargestellt. Als Ordinate sind die jeweiligen des vorliegenden Verfahrens an Hand der Herstel-Dotierungskonzentrationen
N, als Abszisse der Ab- lung eines npn-Transistors erläutert. Zunächst wird
stand χ eines jeweils betrachteten Punktes von der die Oberfläche eines Halbleiterkristalls C am Ort der
Halbleiteroberfläche aufgetragen. A bedeutet die 30 zu erzeugenden Basiszone mit dem die Basiszone erGrenze
zwischen Emitter und Basis, B die Grenze zeugenden Dotierungsmaterial (im Beispielsfall mit
zwischen Basis und Kollektor. Mit η und ρ ist der einem Akzeptor) belegt. Dabei entsteht ein Depot B
jeweilige Leitungstyp bezeichnet. Wenn entsprechend dieses Dotierungsmaterials, das gegebenenfalls dabei
den Verhältnissen in Fig. 1 die Dotierungskonzen- etwas in den Halbleiterkristall eindiffundieren kann,
tration in der Basis am Emitterübergang zunächst 35 Die Belegung erfolgt zweckmäßig unter Verwendung
klein gehalten wird und dann mit wachsender Anna- der bei der Planartechnik üblichen Maskierung,
herung an den Kollektor zunächst sehr steil ansteigt, Bildet sich bei der Belegung Oxyd, so muß dieses vor
um mit weiterer Annäherung an den Kollektor wieder der Durchführung des epitaktischen Prozesses minabzufallen,
dann erhält man zunächst eine Verkleine- destens am Ort der Basiszone entfernt werden. Im
rung von τ6 wegen des Vorhandenseins eines auf die 40 Beispielsfall ist sie über die ganze Breite des z. B. aus
Ladungsträger beschleunigend wirkenden Driftfeldes. Silizium bestehenden Kristalls C entfernt worden, wie
Außerdem kann der Basisdiffusionswiderstand klein aus den Fig. 2a und 2b ersichtlich,
gemacht werden. Schließlich kann man durch Ein- Auf dem DepotB wird, wie in Fig. 2b dargestellt,
stellen einer kleinen Emitterkapazität auch xe klein eine Schicht des Halbleiters vom Typ des Grundhalten.
45 materials (im Beispielsfall vom η-Typ) epitaktisch Um die obige Struktur zu erhalten, schlägt die Er- niedergeschlagen. Die seitliche Ausdehnung dieser
findung bei einem Verfahren zum Herstellen eines Schicht entspricht im Beispielsfall der des Kollektor-Transistors
für sehr hohe Freqenzen vor, daß zu- teiles C. Ist eine Grenzfrequenz von etwa 1000 MHz
nächst an der Oberfläche einer im wesentlichen als beabsichtigt, so kann man die Dicke der epitaktischen
Kollektor vorgesehenen Halbleiterkristalls am Ort 50 Schicht Ev auf etwa 0,3 bis 2 μ einstellen. Gelegentder
zu erzeugenden Basiszone eine Belegung mit dem lieh kann sie auch dicker gemacht werden. Die epifür
die Basiszone vorgesehenen Dotierungsmaterial taktische Schicht wird zweckmäßig mit größerem
vorgenommen wird, daß dann auf die Oberfläche des spezifischen Widerstand eingestellt,
auf diese Weise entstandenen Depots eine Halbleiter- Die epitaktische Schicht E1, kann an ihrer Oberschicht
vom Leitungstyp des Grundmaterials epitak- 55 fläche, wie aus Fig. 2 c ersichtlich, mit einer Siliziumtisch
niedergeschlagen wird, daß ferner das Dotie- dioxyd-Maskierung zur Erzeugung des Emitters verrungsmaterial
für die Basiszone sowohl in den Grund- sehen werden. Die den Emitter bestimmende Öffnung
kristall als auch in die epitaktisch niedergeschlagene ist in der Figur noch nicht eingezeichnet. Außerdem
Schicht unter Wechsel des Leitungstyps eindiffundiert wird nach Erzeugung der epitaktischen Schicht E1,
wird und daß schließlich in der auf diese Weise ent- 60 entsprechend der Lehre der Erfindung das die Basisstandenen
Basiszone eine Emitterzone hergestellt zone bestimmende Dotierungsmaterial aus dem
wird. Depots, falls dies während des epitaktischen Pro-An sich ist es bekannt, auf einem einkristallinen zesses noch nicht in ausreichendem Maß geschehen
Halbleiterkörper zunächst eine stark dotierte Zone sein sollte, sowohl in die epitaktische Schicht als auch
und auf dieser eine schwach dotierte epitaktische 65 in das Grundmaterial eindiffundiert. Wie aus der
Zone zu erzeugen, wobei bei anschließenden Wärme- Zeichnung ersichtlich, erfolgt die Diffusion derart,
behandlungen Dotierungsstoff aus der stark dotierten daß sich der Leitungstyp in der epitaktischen Zone£p
Zone sowohl in das Substrat als auch in die epitak- bis an die Oberfläche derselben umwandelt. Bei dieser
Gelegenheit ist es möglich, die ideale Dotierungsverteilung entsprechend F i g. 1 durch Regulierung der
Diffusionszeit und der Dicke der epitaktischen Schicht zu erreichen.
Nach diesen Schritten wird in der Siliziumdioxyd-Schicht die erforderliche Öffnung für die Diffusion
des Emitters erzeugt. Der Transistor wird dann in üblicher Weise fertiggestellt.
Im folgenden wird ein weiter detailliertes Beispiel des Verfahrens nach der Erfindung gegeben.
Als Dotierungsmaterial zur Erzeugung der Basisdotierung wird z. B. Bor verwendet, mit welchem die
Halbleiteroberfläche am Ort der Basiszone etwa 10 Minuten bei etwa 970° C zur Belegung der Halbleiteroberfläche
ein wenig eindiffundiert wird. Als Grundmaterial wird ein Substrat aus η-leitendem Silizium
mit einem spezifischen Widerstand von etwa 0,5 bis 0,8 Ohm · cm und einer Dicke von 0,5 μ verwendet,
welches als eptitaktische Schicht auf einem η-leitenden Siliziumkristall mit einer Dicke von ao
150 μ und einem spezifischen Widerstand von 0,01 Ohm · cm aufgebracht ist. Anschließend wird
durch die Reaktion
SiCl4 + 2 H2 ->
Si + 4 HCl
eine epitaktische Schicht mit einem spezifischen Widerstand von 0,5 bis 0,8 Ohm · cm aufgebracht.
Bei einer Reaktionstemperatur von 1150° C und einer Reaktionsdauer von 0,5 bis 1 Minute kann eine
epitaktische Schicht von 0,6 bis 0,7 μ Stärke erhalten werden. Gleichzeitig findet aus dem durch den Belegungsvorgang
erzeugten Depot für das die Basiszone bedingende Dotierungsmaterial eine Diffusion statt.
Die Verhältnisse werden dabei so aufeinander abgestimmt, daß sich die entstehende Basiszone bis an
die Oberfläche der epitaktischen Schicht erstreckt. Zu dem genannten Zeitpunkt beträgt die Oberflächenkonzentration
an der Basisschicht 1019 cm~3 und ihre Tiefe 1,5 μ. Zur Erzeugung des Emitters durch einen
Diffusionsprozeß wird die Anordnung zunächst für etwa 3 Minuten der Einwirkung von Phosphorpentoxyd-Dampf
bei 1100° C unterworfen und anschließend zum Zweck der Justierung der Diffusionstiefe für 5 bis 10 Minuten bei 1100° C nacherhitzt.
Man erhält hierdurch eine Emitterschicht mit einer Tiefe von 1 bis 1,1 μ und einer Oberflächenkonzentration
von 2 · ΙΟ20"3.
In F i g. 3 sind die Abmessungen eines in dieser Weise hergestellten Transistors dargestellt, wobei
F i g. 3a einen seitlichen Schnitt und F i g. 3 b eine Aufsicht darstellt. Wenn die Emitterfläche auf
20 X 40 μ und die Basisfläche auf 60 X 60 μ, wie in der Zeichnung dargestellt, eingestellt wird, erhält
man eine Frequenzabhängigkeit vom Emitterstrom, wie sie in F i g. 4 gezeigt ist.
F i g. 4 zeigt die Beziehung zwischen dem Emitterstrom JE und der oberen Grenzfrequenz. Dabei bedeutet
die Kurve 1 die Charakteristik eines entsprechend der Lehre der Erfindung mit den obigen Dimensionen
hergestellten Transistors und die Kurve 2 die Charakteristik eines dimensionsgleichen, jedoch
durch die üblichen Methoden hergestellten Transistors. Wie aus diesen Zeichnungen ersichtlich ist,
besteht durch Anwendung des Verfahrens nach der Erfindung die Möglichkeit, die Grenzfrequenz des
Transistors scharf zu erhöhen und die Hochfrequenzcharakteristik zu verbessern. Ferner ist als weiterer
Vorteil festzustellen, daß die Emitterkapazität CE
klein gemacht werden kann, wodurch die Grenzfrequenz fT vergrößert wird. Außerdem muß bei
ultrahohen Frequenzen wegen des Geräuschpegels der auf Grund der Vorspannungen bedingte Strom
verkleinert werden, wodurch bei einem Transistor, der nach der Lehre der Erfindung hergestellt wurde,
die Grenzfrequenz fT mit kleinen Strömen größer wird und auf diese Weise den Transistor für den Betrieb
bei kleinen Strömen geeignet macht. Schließlich ist im Fall einer Betätigung als Schalter festzustellen,
daß die Eingangskapazität abnimmt und daß deshalb die Schaltzeit herabgesetzt werden kann.
Claims (4)
1. Verfahren zum Herstellen eines Transistors für sehr hohe Frequenzen, dadurch gekennzeichnet,
daß zunächst an der Oberfläche eines im wesentlichen als Kollektor vorgesehenen Halbleiterkristalls am Ort der zu erzeugenden
Basiszone eine Belegung mit dem für die Basiszone vorgesehenen Dotierungsmaterial vorgenommen
wird, daß dann auf die Oberfläche des auf diese Weise entstandenen Depots eine Halbleiterschicht
vom Leitungstyp des Grundmaterials epitaktisch niedergeschlagen wird, daß ferner das
Dotierungsmaterial für die Basiszone sowohl in den Grundkristall als auch in die epitaktisch
niedergeschlagene Schicht unter Wechsel des Leitungstyps eindiffundiert wird und daß schließlich
in der auf diese Weise entstandenen Basiszone eine Emitterzone hergestellt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Diffusion aus dem durch
die Belegung mit dem für die Basiszone bestimmten Dotierungsmaterial entstandenen Depot derart
gesteuert wird, daß der Leitungstyp der epitaktisch niedergeschlagenen Zone bis zu deren
freier, dem Grundmaterial gegenüberliegender Oberfläche durch dieses Dotierungsmaterial bestimmt
wird (Fig. 2c).
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die epitaktisch niedergeschlagene
Schicht die gesamte Querschnittsfläche des Grundkristalls (C) bedeckt.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß für die Erzeugung
des Depots an Dotierungsmaterial und zum Herstellen des Emitters die Planartechnik
angewendet wird.
Hierzu 1 Blatt Zeichnungen
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4099264 | 1964-07-18 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE1297763B true DE1297763B (de) | 1969-06-19 |
Family
ID=12595909
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DEF46608A Pending DE1297763B (de) | 1964-07-18 | 1965-07-15 | Verfahren zum Herstellen eines Transistors fuer sehr hohe Frequenzen |
Country Status (3)
Country | Link |
---|---|
US (1) | US3458367A (de) |
DE (1) | DE1297763B (de) |
GB (1) | GB1117766A (de) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3449643A (en) * | 1966-09-09 | 1969-06-10 | Hitachi Ltd | Semiconductor integrated circuit device |
US3778687A (en) * | 1968-10-07 | 1973-12-11 | J Chang | Shallow junction semiconductor devices |
US3663319A (en) * | 1968-11-20 | 1972-05-16 | Gen Motors Corp | Masking to prevent autodoping of epitaxial deposits |
US3614553A (en) * | 1970-09-17 | 1971-10-19 | Rca Corp | Power transistors having controlled emitter impurity concentrations |
US4067037A (en) * | 1976-04-12 | 1978-01-03 | Massachusetts Institute Of Technology | Transistor having high ft at low currents |
GB2175443A (en) * | 1985-05-15 | 1986-11-26 | Philips Electronic Associated | Bipolar semiconductor device |
CA2031254A1 (en) * | 1989-12-01 | 1991-06-02 | Kenji Aoki | Doping method of barrier region in semiconductor device |
EP0505877A2 (de) * | 1991-03-27 | 1992-09-30 | Seiko Instruments Inc. | Dotierungsverfahren mittels einer adsorbierten Diffusionsquelle |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR1377412A (fr) * | 1962-10-08 | 1964-11-06 | Fairchild Camera Instr Co | Transistor épitaxique inverse |
FR1378131A (fr) * | 1962-10-05 | 1964-11-13 | Fairchild Camera Instr Co | Procédé de formation de modèle dans une couche épitaxique de semiconducteur et dispositifs ainsi fabriqués |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL268758A (de) * | 1960-09-20 | |||
NL297820A (de) * | 1962-10-05 | |||
US3275910A (en) * | 1963-01-18 | 1966-09-27 | Motorola Inc | Planar transistor with a relative higher-resistivity base region |
GB1051562A (de) * | 1963-11-26 |
-
1965
- 1965-07-12 US US471371A patent/US3458367A/en not_active Expired - Lifetime
- 1965-07-15 DE DEF46608A patent/DE1297763B/de active Pending
- 1965-07-16 GB GB30428/65A patent/GB1117766A/en not_active Expired
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR1378131A (fr) * | 1962-10-05 | 1964-11-13 | Fairchild Camera Instr Co | Procédé de formation de modèle dans une couche épitaxique de semiconducteur et dispositifs ainsi fabriqués |
FR1377412A (fr) * | 1962-10-08 | 1964-11-06 | Fairchild Camera Instr Co | Transistor épitaxique inverse |
Also Published As
Publication number | Publication date |
---|---|
GB1117766A (en) | 1968-06-26 |
US3458367A (en) | 1969-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2317577C2 (de) | Verfahren zur Herstellung dielektrisch isolierter Halbleiteranordnungen | |
DE2812740A1 (de) | Verfahren zum herstellen einer vertikalen, bipolaren integrierten schaltung | |
DE2946963A1 (de) | Schnelle bipolare transistoren | |
DE2618733A1 (de) | Halbleiterbauelement mit heterouebergang | |
EP0032999A2 (de) | Verfahren zum Herstellen einer bipolaren, vertikalen Transistorstruktur | |
DE2718449C2 (de) | ||
DE1950069B2 (de) | Verfahren zum Herstellung einer Halbleiteranordnung | |
DE1297763B (de) | Verfahren zum Herstellen eines Transistors fuer sehr hohe Frequenzen | |
DE2611559C3 (de) | Verfahren zur Herstellung von Halbleiterstrukturen | |
DE3022122C2 (de) | ||
DE2154386A1 (de) | Verfahren zum Herstellen einer epitaktischen Schicht auf einem Halbleitersubstrat, bei dem das Selbstdotieren beim Aufwachsen der Schicht auf ein Mindestmaß verringert wird | |
DE2136195A1 (de) | ||
DE1914745B2 (de) | Verfahren zum herstellen eines halbleiterbauelements | |
EP0029887B1 (de) | Verfahren zum Herstellen eines vertikalen PNP-Transistors und so hergestellter Transistor | |
DE2600375C3 (de) | Halbleiteranordnung mit mindestens zwei komplementären Transistoren und Verfahren zu ihrer Herstellung | |
DE3831555C2 (de) | Verfahren zum Herstellen eines Emitterbereichs einer Bipolartransistoreinrichtung | |
DE2732582C2 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung | |
EP0255882A2 (de) | npn-Bipolartransistor mit extrem flachen Emitter/Basis-Strukturen und Verfahren zu seiner Herstellung | |
DE1464921B2 (de) | Verfahren zum herstellen einer halbleiteranordnung | |
DE1644025A1 (de) | Halbleiter-Anordnung mit diffundierten Zonenuebergaengen | |
EP0969515A2 (de) | Resonanz Phasen Transistor mit Laufzeitverzögerung | |
DE2101278A1 (de) | Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
DE1811277B2 (de) | Verfahren zum herstellen von p-dotierten zonen mit unterschiedlichen eindringtiefen in einer n-silicium- schicht | |
DE3026779C2 (de) | ||
DE1564427B2 (de) | Verfahren zum herstellen eines doppeldiffusions halbleiter elementes |