DE3527098A1 - Verfahren zur erhoehung des emitterwirkungsgrades von bipolaren transistoren in bipolaren tansistoren enthaltenden komplementaeren mos-schaltungen - Google Patents

Verfahren zur erhoehung des emitterwirkungsgrades von bipolaren transistoren in bipolaren tansistoren enthaltenden komplementaeren mos-schaltungen

Info

Publication number
DE3527098A1
DE3527098A1 DE19853527098 DE3527098A DE3527098A1 DE 3527098 A1 DE3527098 A1 DE 3527098A1 DE 19853527098 DE19853527098 DE 19853527098 DE 3527098 A DE3527098 A DE 3527098A DE 3527098 A1 DE3527098 A1 DE 3527098A1
Authority
DE
Germany
Prior art keywords
implantation
kev
bipolar transistors
emitter
amorphization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19853527098
Other languages
English (en)
Inventor
Josef Dr Ing Winnerl
Franz Dr Neppl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19853527098 priority Critical patent/DE3527098A1/de
Publication of DE3527098A1 publication Critical patent/DE3527098A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology

Description

Die Erfindung betrifft ein Verfahren zur Erhöhung des Emitterwirkungsgrades und zur Reduzierung der Basisweite von bipolaren Transistoren oder bipolaren Transistoren enthaltenden komplementären MOS-Schaltungen, bei denen die Emitterbereiche gleichzeitig mit den Source/Drain- Bereichen der MOS-Transistoren durch Implantation von Bor- oder Phosphor-Ionen erzeugt werden.
Bei bekannten Bipolar-CMOS-(= komplementäre MOS)-Prozessen, die auf einem CMOS-Prozeß aufgebaut sind werden die Emitterbereiche der Bipolartransistoren gleichzeitig mit der Source/Drain-Implantation der MOS-Transistoren erzeugt.
Ein solcher Prozeß für eine 1,0 µm n-Wannen-CMOS/Bipolartechnik für höchstintegrierte Schaltungen ist beispielsweise aus einem Aufsatz von Miyamoto et. al. aus dem IEDM 1983, Technical Digest (Dec. 83) auf den Seiten 63 bis 66 zu entnehmen.
Die Implantation von Phosphor-Ionen für isolierte npn- Transistoren in n-Wannen-CMOS oder von Bor für isolierte pnp-Transistoren in p-Wannen-CMOS ergibt tiefe Emitterprofile, bedingt durch den channeling-Effekt und die Diffusion der implantierten Stoffe bei nachfolgenden Temperaturschritten. Durch diese Effekte werden die minimale Basisweite und der Emitterwirkungsgrad begrenzt.
Aufgabe der Erfindung ist es, ein Verfahren anzugeben, welches diese Nachteile vermeidet, ohne daß dabei umständliche, insbesondere zusätzliche maskenaufwendige Verfahrensschritte erforderlich werden. Außerdem sollen die elektrischen Parameter der MOS-Transistoren nicht ungünstig beeinflußt werden.
Die erfindungsgemäße Aufgabe wird bei einem Verfahren der eingangs genannten Art dadurch gelöst, daß vor der Ionenimplantation für den Emitterbereich eine Amorphisierung dieses Bereiches durch Implantation von nicht dotierend wirkenden Ionen mit einer Atommasse größer/gleich der von Silizium durchgeführten wird. Dabei liegt es im Rahmen der Erfindung, daß die Implantation mit Silizium- oder Germanium- Ionen durchgeführt wird, und daß die Dosis und Energie bei dieser Implantation so eingestellt wird, daß Amorphisierung im gewünschten Bereich eintrit, aber nach der später folgenden Temperung keine übermäßigen Kristallgitterschäden im Siliziumsubstrat auftreten. Die Wirkung der Erfindung beruht darauf, daß im amorphen Silizium kein channeling-Effekt auftritt und die Diffusion von Phosphor und Bor vermindert wird.
Weitere Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen.
Für die Bipolartransistoren ergeben sich folgende Vorteile:
1. Ein steileres Emitterprofil erlaubt die Realisierung geringer Basisweiten, wodurch höhere Stromverstärkungsfaktoren erreicht werden können.
2. Geringere Basisweiten führen auch zur Verringerung der Basistransitzeiten.
3. Bei gleicher Implantationsdosis kann eine höhere Emitterdotierung erreicht werden, was zu einem höheren Emitterwirkungsgrad führt.
Bei den mit Phosphor dotierten n-MOS-Kanaltransistoren bzw. bei den mit Bor dotierten p-Kanaltransistoren werden zusätzlich die Kurzkanaleigenschaften verbessert.
Das Verfahren nach der Lehre der Erfindung erfordert keine zusätzlichen Maskierungsschritte. Die Ionenimplantation wird ganzflächig oder mit der gleichen Maske durchgeführt wie die nachfolgende Emittertransplantation und Source/Drain-Implantation.
Anhand der Figur sollen die Unterschiede des erfindungsgemäßen Verfahrens zum Stand der Technik am Beispiel des Diffusionsverhaltens von Bor noch klarer herausgestellt werden. Die Figur stellt in einem Kurvendiagramm den Konzentrationsverlauf (Atome cm-3) in Abhängigkeit von der Eindringtiefe (µm) im einkristallinen Silizium nach der Aktivierung (Ausheilen bei 900°C in 30 Minuten) dar. Dabei zeigen die Kurven die Meßpunkte der SIMS (= Sekundär- Ionen-Massen-Spektrometer)-Messungen.
Wie ein Vergleich der beiden Kurven I und II zeigt, ist aus dem Verlauf der Kurve I (Erfindung) eine starke Veringerung der Konzentration in tieferen Schichten zu entnehmen, während der Kurvenverlauf II eine stark ausgedehnte Diffusion der Boratome im Substrat anzeigt.

Claims (6)

1. Verfahren zur Erhöhung des Emitterwirkungsgrades und zur Reduzierung der Basisweite von bipolaren Transistoren oder bipolaren Transistoren enthaltenden komplementären MOS-Schaltungen, bei denen die Emitterbereiche gleichzeitig mit den Source/Drain-Bereichen der MOS-Transistoren durch Implantation von Bor- und/oder Phosphor-Ionen erzeugt werden, dadurch gekennzeichnet, daß vor der Ionenimplantation für den Emitterbereich eine Amorphisierung dieses Bereiches durch Implantation von nicht dotierend wirkenden Ionen mit einer Arommasse größer/gleich der von Silizium durchgeführt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Amorphisierungs- Implantation mit Silizium- oder Germanium-Ionen durchgeführt wird.
3. Verfahren nach Anspruch 1 und 2, dadurch gekennzeichnet, daß bei Vorliegen einer Streuoxiddicke des Substrats im Bereich von 20 nm die Dosis und Energie der zur Amorphisierung vorgesehenen Ionen-Implantation auf 1 × 1015 cm-2 und 100 keV und die nachfolgenden Bor- und Phosphor-Ionenimplantationen auf 5 × 1015 cm-2 und 25 keV bzw. 80 keV eingestellt werden.
4. Verfahren nach Anspruch 1 und 2, dadurch gekennzeichnet, daß bei Vorliegen einer Streuoxiddicke im Bereich von 100 nm die Dosis und Energie der zur Amorphisierung vorgesehenen Ionenimplantation auf 1015 cm-2 und 150 keV und die nachfolgenden Bor- und Phosphor-Ionenimplantationen auf 5 × 1015 cm-2 und 40 keV bzw. 100 keV eingestellt werden.
5. Verfahren nach mindestens einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die zur Amorphisierung vorgesehene Ionenimplantation in zwei Schritten durchgeführt wird, wobei der erste Schritt mit niedriger Energie und der zweite Schritt mit um ca. 50 keV höherer Energie erfolgt, um einen bis zur Si-Oberfläche reichenden amorphen Bereich zu erzielen.
6. Verfahren nach mindestens einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Aktivierung durch eine Hochtemperaturbhandlung erst nach Durchführung der gesamten Ionenimplantationsprozesse vorgenommen wird.
DE19853527098 1985-07-29 1985-07-29 Verfahren zur erhoehung des emitterwirkungsgrades von bipolaren transistoren in bipolaren tansistoren enthaltenden komplementaeren mos-schaltungen Withdrawn DE3527098A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19853527098 DE3527098A1 (de) 1985-07-29 1985-07-29 Verfahren zur erhoehung des emitterwirkungsgrades von bipolaren transistoren in bipolaren tansistoren enthaltenden komplementaeren mos-schaltungen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19853527098 DE3527098A1 (de) 1985-07-29 1985-07-29 Verfahren zur erhoehung des emitterwirkungsgrades von bipolaren transistoren in bipolaren tansistoren enthaltenden komplementaeren mos-schaltungen

Publications (1)

Publication Number Publication Date
DE3527098A1 true DE3527098A1 (de) 1987-01-29

Family

ID=6277056

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19853527098 Withdrawn DE3527098A1 (de) 1985-07-29 1985-07-29 Verfahren zur erhoehung des emitterwirkungsgrades von bipolaren transistoren in bipolaren tansistoren enthaltenden komplementaeren mos-schaltungen

Country Status (1)

Country Link
DE (1) DE3527098A1 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4933994A (en) * 1987-06-11 1990-06-19 General Electric Company Method for fabricating a self-aligned lightly doped drain semiconductor device with silicide
US4968635A (en) * 1987-09-18 1990-11-06 Kabushiki Kasiha Toshiba Method of forming emitter of a bipolar transistor in monocrystallized film
US5171702A (en) * 1989-07-21 1992-12-15 Texas Instruments Incorporated Method for forming a thick base oxide in a BiCMOS process
US6342408B1 (en) * 1994-12-08 2002-01-29 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor memory device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4933994A (en) * 1987-06-11 1990-06-19 General Electric Company Method for fabricating a self-aligned lightly doped drain semiconductor device with silicide
US4968635A (en) * 1987-09-18 1990-11-06 Kabushiki Kasiha Toshiba Method of forming emitter of a bipolar transistor in monocrystallized film
US5171702A (en) * 1989-07-21 1992-12-15 Texas Instruments Incorporated Method for forming a thick base oxide in a BiCMOS process
US6342408B1 (en) * 1994-12-08 2002-01-29 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor memory device
US6545323B2 (en) 1994-12-08 2003-04-08 Kabushiki Kaisha Toshiba Semiconductor memory device including a pair of MOS transistors forming a detection circuit

Similar Documents

Publication Publication Date Title
EP0123182B1 (de) Verfahren zum Herstellen von hochintegrierten komplementären MOS-Feldeffekttransistorschaltungen
DE69432918T2 (de) Verfahren zum Herstellen eines CMOS-Bauteil mit Hoch- und Niedrigspannungstransistoren
EP0244607B1 (de) Verfahren zum Herstellen von optimierten komplementären MOS-Feldeffekttransistoren in VLSI-Technik
EP0148342B1 (de) Verfahren zum gleichzeitigen Herstellen von schnellen Kurzkanal- und spannungsfesten MOS-Transistoren in VLSI-Schaltungen
EP0485830B1 (de) Verfahren zur Rekristallisierung voramorphisierter Halbleiteroberflächenzonen
EP0018520B1 (de) Verfahren zur vollständigen Ausheilung von Gitterdefekten in durch Ionenimplantation von Phosphor erzeugten N-leitenden Zonen einer Siliciumhalbleitervorrichtung und zugehörige Siliciumhalbleitervorrichtung
EP0248988A1 (de) Verfahren zum Herstellen von hochintegrierten komplementären MOS-Feldeffekttransistorschaltungen
DE2946963A1 (de) Schnelle bipolare transistoren
DE2652253A1 (de) Verfahren zum herstellen von halbleiterbauelementen
DE2812740A1 (de) Verfahren zum herstellen einer vertikalen, bipolaren integrierten schaltung
EP0081804A2 (de) Verfahren zur Herstellung benachbarter mit Dotierstoffionen implantierter Wannen bei der Herstellung von hochintegrierten komplementären MOS-Feldeffekttransistorschaltungen
DE4420052C2 (de) Verfahren zur Herstellung eines Silizid-Gates für MOS-Halbleitereinrichtungen
EP0073942A2 (de) Verfahren zum Herstellen von hochintegrierten komplementären MOS-Feldeffekttransistorschaltungen
DE69837022T2 (de) Verfahren zum Herstellen von flachen Übergängen in Siliziumbauelementen
DE19722112B4 (de) Verfahren zur Bildung eines flachen Übergangs in einem Halbleiter-Bauelement
DE3324332A1 (de) Verfahren zur herstellung von cmos-transistoren auf einem siliziumsubstrat
DE3047342A1 (de) Polykristalliner siliziumfilm und verfahren zu seiner herstellung
DE10250888B4 (de) Halbleiterelement mit verbesserten Dotierprofilen und ein Verfahren zur Herstellung der Dotierprofile eines Halbleiterelements
DE2124764A1 (de) Verfahren zur Herstellung einer Halb leiteranordnung
DE10261307A1 (de) Halbleiterelement mit einer verbesserten Spannungsoberflächenschicht und Verfahren zur Herstellung einer Spannungsoberflächenschicht in einem Halbleiterelement
EP0159617B1 (de) Verfahren zum Herstellen von hochintegrierten MOS-Feldeffekttransistoren
DE2912535A1 (de) Verfahren zur herstellung eines mis-feldeffekt-transistors mit einstellbarer, extrem kurzer kanallaenge
DE3527098A1 (de) Verfahren zur erhoehung des emitterwirkungsgrades von bipolaren transistoren in bipolaren tansistoren enthaltenden komplementaeren mos-schaltungen
EP0250722A2 (de) Verfahren zur Herstellung benachbarter, mit Dotierstoffionen unterschiedlichen Leitungstyps implantierter Wannen für hochintegrierte CMOS-Bauelemente
EP0133204A1 (de) Verfahren zum Herstellen eines DMOS-Transistors

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee