DE2300791C3 - Verfahren zur Herstellung von Hochfrequenztransistoren - Google Patents

Verfahren zur Herstellung von Hochfrequenztransistoren

Info

Publication number
DE2300791C3
DE2300791C3 DE19732300791 DE2300791A DE2300791C3 DE 2300791 C3 DE2300791 C3 DE 2300791C3 DE 19732300791 DE19732300791 DE 19732300791 DE 2300791 A DE2300791 A DE 2300791A DE 2300791 C3 DE2300791 C3 DE 2300791C3
Authority
DE
Germany
Prior art keywords
semiconductor layer
diffusion
zone
base
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19732300791
Other languages
English (en)
Other versions
DE2300791A1 (de
DE2300791B2 (de
Inventor
Hans Dipl.-Phys. 8000 Muenchen Kaiser
Helmuth Dipl.-Phys. Dr. 8012 Ottobrunn Murrmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19732300791 priority Critical patent/DE2300791C3/de
Priority to NL7312783A priority patent/NL7312783A/xx
Priority to GB4351073A priority patent/GB1396068A/en
Priority to IT2902873A priority patent/IT993278B/it
Priority to FR7333403A priority patent/FR2200623B1/fr
Publication of DE2300791A1 publication Critical patent/DE2300791A1/de
Publication of DE2300791B2 publication Critical patent/DE2300791B2/de
Application granted granted Critical
Publication of DE2300791C3 publication Critical patent/DE2300791C3/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291Oxides or nitrides or carbides, e.g. ceramics, glass
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Bipolar Transistors (AREA)

Description

Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung eines Hochfrequenztransistors, insbesondere aus Silicium, bei dem auf einer Halbleiterschicht des einen Leitungstyps, die auf einem Halbleitersubstrat des anderen Leitungstyps vorgesehen ist, eine strukturierte Isolationsschicht mit wenigstens einem Fenster aufgebracht wird, in welchem die Dotierung der Basiszone des Transistors durchgeführt wird, wobei zunächst die durch das Fenster frei liegende Oberfläche der Halbleiterschicht mit einem Dotierstoff des anderen Leitungstyps belegt, danach die während dieser Belegung auf der frei liegenden Oberfläche gebildete weitere Isolationsschicht abgeätzt und dann eine Nachdiffusion in oxydierender Atmosphäre ausgeführt wird, während der der Dotierstoff tiefer in die Halbleiterschicht eindringt.
Ein derartiges Verfahren ist bekannt (FR-OS 92 730).
Es ist weiterhin ein Verfahren zur Herstellung eines für hohe Frequenzen geeigneten Transistors bekannt (DE-AS 14 89 234), bei dem zunächst in das Basisdiffusionsfenster ein den Leitungstyp der Basiszone erzeugender Dotierstoff bis zu einer geringen Tiefe eindiffundiert wird, danach ein Isolaiionsfilm, der die frei liegende Oberfläche teilweise bedeckt, an den Stellen der später einzudiffundierenden Emitterzonen aufgebracht wird, wodurch die Eindringtiefe des Überganges zwischen der Basiszone und der Halbleiterschicht unter diesem Isolationsfilm nach der vollständigen Ausführung der Basisdiffusion verringert ist. Ein die Oxydation der Halbleiterschicht verhindernder Isolationsfilm ist nicht vorgesehen. Auch wird der Schichtwiderstand der Basiszone unter der später eindiffundierten Emitterzone nicht verkleinert Daß für einen Hochfrequenztransistor ein niedriger Basiswiderstand, insbesondere ein niedriger Widerstand des sogenannten aktiven Teiles der Basiszone, das heißt des Teiles unter der Emitterzone, notwendig ist, ist bereit bekannt (CH-PS 4 55 054). Dabei wird der niedrige Basiswiderstand jedoch durch eine besondere Ausbildung der Basiszone erreicht, die eine minimale Breite des effektiven Emitters zur Folge hat.
Bei einem bereits angeregten Verfahren zur Herstellung eines Silicium-Hochfrequenztransistors in Planartechnologie wird von einem p-leitenden Halbleitersubstrat ausgegangen, das beispielsweise auch für die Herstellung von integrierten Schaltungen geeignet ist Zunächst wird dabei in bekannter Weise auf der Oberfläche dieses Halbleitersubstrats eine stark dotierte, n-Ieitende Schicht (buried-layer) erzeugt und dann auf der Oberfläche eine n-Ieitende Halbleiterschicht
jo epitaktisch abgeschieden. Zur Isolation von benachbarten Bauelementen, die auf dem gleichen Halbleitersubstrat vorgesehen sind, werden mit Hilfe der bekannten Maskierungstechnik von der Oberfläche der n-dotierten Halbleiterschicht aus, stark p-dotierte Halbleiterzonen
ir> um das spätere Bauelement als Isoiationsrahmen eingebracht. Diese Isolationsrahmen reichen bis zum p-dotierten Halbleitersubstrat. Sodann wird auf der Oberfläche der Halbleiterschicht eine Siliciumdioxidschicht gebildet In diese wird innerhalb des oben
-to beschriebenen Rahmens ein Fenster für die Diffusion der Basiszone des später herzustellenden npn-Hochfrequenztransistors geätzt. Sodann wird die Basisdiffusion in einen Belegungsschritt und in eine Nachdiffusion unterteilt, von denen die Belegung mit B2Hb als
<r> Dotierungsstoff durchgeführt wird. Daran schließt sich eine Umwandlung des bei der Belegung entstandenen Borglases an. Dieses Borglas wird anschließend abgeätzt. Die Nachdiffusion der Basiszone wird in üblicher Weise in einer oxydierenden Atmosphäre
V) durchgeführt. Dabei dringt das Bor aus der Belegungsschicht tiefer in die Halbleiterschicht ein. Die im Fenster frei liegende Oberfläche der Halbleiterschicht oxydiert erneut. Da hiermit eine Umwandlung eines Teiles der dotierten Halbleiterschicht in Siliciumdioxid verbunden
ο1· ist, reduziert sich die Zahl der Boratome erheblich und der Schichtwiderstand der Diffusionszone steigt an. Die Phasengrenze zwischen der Siliciumdioxidschicht und der Siliciumschicht verschiebt sich in das Innere des Kristalles.
to Mit der später vorgesehenen Dotierung der Emitterzone mit Phosphor ist im allgemeinen ein sogenannter Emitter-dip-effekt verbunden, der zu einer Ausbuchtung der Basiszone unter der Emitterzone als Folge eines durch zusätzliche Kristallfehler erzeugten erhöhten D'iffusionskoeffizienten des Bors erklärt werden kann. Dieser Emitter-dip-effekt hat einen erhöhten Basiswiderstand unter und um die Emitterzone zur Folge und verschlechtert so das Hochfrequenzverhalten des'
Transistors.
Es ist daher Aufgabe der vorliegenden Erfindung, ein Verfahren zur Herstellung eines Hochfreqiienztransistors anzugeben, der ein sehr gutes Hochfrequenzverhalten aufweist
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß vor der Nachdiffusion an den Stellen der später einzudiffundierenden Emitterzonen mindestens ein die Oxydation der Oberfläche der Halbleiterschicht verhindernder Isolationsfilm, der die frei liegende Oberfläche teilweise bedeckt aufgebracht wird, wodurch nach der Nachdiffusion die Eindringtiefe des Oberganges zwischen der Basiszone und der Halbleiterschicht unter diesem Isolationsfilm geringer ist als an den nicht von dem Isolationsfilm bedeckten Stellen und der Schicht- η widerstand der Basiszone unter den später eindiffundierten Emitterzonen kleiner ist als im übrigen Basisbereich.
Der Isolationsfilm schirmt die Oberfläche der Silicium-Halbleiterschicht von einer Oxydation ab. Dadurch verändert sich die Phasengrenze zwischen dem Isolationsfilm und der Siiiciumschicht nicht. Der Schichtwiderstand bleibt unterhalb des Isolationsfilms etwa konstant. Weiterhin ist die Eindringtiefe der Basiszone unter dem Isolationsfilm in überraschender Weise geringer als unter der Siliciumdioxidschicht. Nach der Entfernung des Isolationsfilms wird die Emitterdiffusion ohne merkliche Oxydation der Oberfläche der Halbleiterschicht durchgeführt. Bei der vorliegenden Erfindung ist es möglich, die Emitterzone jo selbstjustiert in ein Gebiet höherer Basiskonzentration und kleinerer Basiseindringtiefe einzudiffundieren, wobei sich als Ergebnis mit dem Emitter-dip-effekt ein im wesentlichen ebener pn-Übergang unter der Emitterzone mit einem niedrigeren Basisbahnwiderstand und j> einem verbesserten Hochstrom- und Hochfrequenzverhalten des Transistors ergibt.
Eine Weiterbildung der Erfindung besteht darin, daß als Isolationsfilm ein Siliciumnitridfilm verwendet wird. Der Siliciumnitridfilm kann auf einfache Weise durch Phosphorsäure entfernt werden.
Allerdings ist ein Isolationsfilm aus Siliciumnitrid als Diffusionsmaske bereits bekannt (»Solid State Electronics«, Band 12, 1969 Heft 1, Seiten 63 und 64). Der Siliciumnitridfilm kann in einer Schichtstärke von 80 nm abgeschieden werden. In vorteilhafter Weise ist es möglich, lediglich srhmale Siliciumnitrid-Strukturen mit Streifenbreiten von 4 μητι an den Stellen der später einzudiffundierenden Emitterzonen vorzusehen.
Allerdings ist es bereits bekannt (vergleiche »Scientia to Elektrica«, Vol. X, 1964, Fase. 4, Seiten 109 bis 113), den Emitter eines Hochfrequenztranistors in mehrere Streifen aufzuteilen beziehungsweise einen Emitter-Streifen mit einer Breite von nur 5 μπι zu verwenden.
Nachfolgend wird ein Ausführungsbeispiel der Erfindung anhand der Zeichnung näher erläutert. Es zeigt
Fig. 1 die Verfahrensschritte zur Herstellung eines Silicium-Hochfrequenz-Planartransistors bis zur Diffusion der Basiszone,
Fig.2—5 das erfindungsgemäße Verfahren, wobei jeweils der nur durch Strichlinien umrahmte Teil der F i g. 1 betrachtet wird,
Fig.6 ein nach dem bereits angeregten Verfahren hergestellter Transistor und
F i g. 7 einen nach dem erfindungsgemäßen Verfahren hergestellter Hochfrequenz-Planartransistor.
In den Figuren werden sich entsprechende Teile jeweils mit den gleichen Bezugszeichen versehen.
In der F i g. 1 ist ein p-Ieitendes Siliciumsubstrat 1 dargestellt, das vor der epitaktischen Abscheidung einer n-leitenden Siiiciumschicht 2 mit einer hochdotierten, η-leitenden Zone 3 (buried-layer) versehen wird. Der später vorgesehene Silicium-Hochfrequenz-Planartransistor wird mit einem stark p-dotierten -Isolationsrahmen 4 mit Hilfe der üblichen Photo- und Maskierungstechnik umgeben. Auf die Oberfläche der n-leitenden Siiiciumschicht 2 wird sodann eine Siliciumdioxidschicht 5 mit einem Fenster 6 aufgebracht Im Fenster 6 liegt die Oberfläche 7 der Siiiciumschicht 2 frei.
Die Siiiciumschicht 2 ist beispielsweise 3 μπι dick und weist einen spezifischen Widerstand von 1 Ohm ■ cm auf.
In den folgenden Fig.2—7 wird lediglich der mit Strichlinien 8 umrahmte Teil der F i g. 1 betrachtet
In üblicher Weise wird die Diffusion der Basiszone durch das Fenster 6 in einen BeJegungsschritt und in - eine Nachdiffusion unterteilt, von denen die Belegung bei etwa 910° C während 60 Minuten mit B2H6 als Dotierungsstoff durchgeführt wird. Daran schließt sich eine Umwandlung des bei der Belegung entstandenen Borglases bei 700° C während 30 Minuten in feuchtem Stickstoff an. Dieses Borglas wird anschließend abgeätzt
Die bei der Belegung entstandene stark p-dotierte Zone 10 wird, wie in der Fig.2 dargestellt, mit einem etwa 80 nm dicken Siliciumnitridfilm überdeckt, der anschließend so geätzt wird, daß nur schmale Siliciumnitrid-Strukturen, beispielsweise ein Streifen 11 von einer Breite von etwa 4 μπι an den Stellen der später einzudiffundierenden Emitterzone zurückbleibt (F i g. 2).
Im nächsten Verfahrensschritt wird die Nachdiffusion der Basiszone in oxydierender Atmosphäre bei etwa 1050° C während 30 Minuten durchgeführt. Dabei dringt das Bor aus der Belegungsschicht 10 tiefer in die Siiiciumschicht 2 ein (beispielsweise 0,6 μιτι). Gleichzeitig wird die vom Streifen 11 frei liegende Oberfläche der Siiiciumschicht 2 beziehungsweise der Belegungsschicht 10 erneut oxydiert. Da hiermit eine Umwandlung des dotierten Siliciums in Siliciumdioxid verbunden ist, reduziert sich die Zahl der Boratome erheblich, und der Schichtwiderstand Rs' des diffundierten Bereiches steigt an. Die Phasengrenze zwischen der Siliciumdioxidschicht und dem Silicium verschiebt sich in das Innere des Kristalles. Unter dem Streifen 11 schirmt der Siliciumnitridfilm die Siliciumoberfläche von einer Oxydation ab. Dadurch verändert sich die Phasengrenze zwischen dem Siliciumnitridfilm und dem Silicium nicht, und der Schichtwiderstand Rs" bleibt im Vergleich zur Belegungsschicht 10 etwa konstant. Die Eindringtiefe des p-leitenden Gebietes unter dem Siliciumnitridfilm ist geringer als unter der Siliciumdioxidschicht (Fig. 3). In der Fig.3 weist die aus der Belegungsschicht 10 entstandene Basiszone 12 also unter dem Streifen 11 eine geringere Eindringtiefe auf.
Der Streifen 11 wird in Phosphorsäure durch eine Überätzung entfernt (F i g. 4).
Sodann wird die Diffusion der Emitterzone 13 (F i g. 5) ohne merkliche Oxydation der Oberfläche mit Phosphor durchgeführt, wobei nach einem kur2:en Überätzen der Oberfläche des Bereiches des zuvor abgetragenen Streifens 11 das Emitter-Diffusionsfenster wieder geöffnet und im weiteren gleichzeitig als Kontaktloch verwendet wird.
Bei einer Emitterdiffusion mit Phosphor ist im allgemeinen ein sogenannter Emitter-dip-effekt vcrhan-
den, der zu einer Ausbuchtung der Basiszone unter der Emitterzone als Folge eines durch zusätzliche Kristallfehler erzeugten erhöhten Diffusionskoeffizienten des Bors angesehen werden kann. Dieser Emitter-dip-effekt hat einen erhöhten Basiswiderstand unter und um die Emitterzone zur Folge und verschlechtert so das Hochfrequenzverhalten des Transistors. Bei der vorliegenden Erfindung wird die Emitterzone selbstjustiert und in ein Gebiet höherer Basiskonzentration und kleinerer Basiseindringtiefe eindiffundiert, wobei selbstverständlich ebenfalls ein Emitter-dip-effekt auftritt. Als Ergebnis ergibt sich jedoch im wesentlichen ein ebener pn-Obergang 14 zwischen der Basiszone 12 und der Halbleiterschicht 2 (Fig.5). Die Basiszone weist also unterhalb der Emitterzone 13 keine Einbuchtung auf.
Der Basisbahnwiderstand ist unterhalb der Emitterzone 13 niedrig, so daß sich ein verbessertes Hochstrom- und Hochfrequenzverhalten des Transistors ergibt.
Wird dagegen der Emitter mit Arsen diffundiert, dann ergibt sich in überraschender Weise der durch die Strichlinie 21 angedeutete pn-Übergang. Dagegen ist in der F i g. 6 ein nach dem bereits angeregten Verfahren hergestellter Hochfrequenztransistor mit Metallschichten 15 und 16, die zur Kontaktierung der Basiszone 12 beziehungsweise der Emitterzone 13 dienen, dargestellt. Unter der Emitterzone 13 weist hier die Basiszone 12 eine Ausbuchtung 20 auf. Diese Ausbuchtung tritt bei dem in der F i g. 7 dargestellten und nach der Erfindung hergestellten Hochfrequenztransistor nicht auf.
Im Gegensatz zu dem in der Fig.6 dargestellten, bereits angeregten Hochfrequenztransistor wird das Diffusionsfenster im vorliegenden Fall von einer senkrechten, nach unten reichenden, etwa 0,1 μΐπ tiefen Siliciumdioxidschicht begrenzt, so daß die Gefahr von Kurzschlüssen zwischen dem Emitter und der Basis, die bei einer [lll]-Oberflächenorientierung vorzugsweise parallel zur Oberfläche entlang der Grenze zwischen Silicium und Siliciumdioxid auftreten, reduziert ist.
Der Schichtwiderstand (Rs) beträgt nach der Belegung etwa 70 Ohm. Nach der Nachdiffusion und der Oberflächenoxydation beträgt der Schichtwiderstand (Rs) etwa 200 Ohm. Die Eindringtiefe des Schichtwider-Standes nach der Nachdiffusion (R/) ist etwa 0,6 μΐη. Der Schichtwiderstand beträgt nach der Nachdiffusion mit dem Siliciumnitridfilm unter dem Siliciumnitridfilm etwa 90 Ohm, während die Eindringtiefe dieses Schichtwiderstandes etwa 0,4 μπι ist.
Hierzu 2 Blatt Zeichnungen

Claims (4)

Patentansprüche:
1. Verfahren zur Herstellung eines Hochfrequenztransistors, insbesondere aus Silicium, bei dem auf einer Halbleiterschicht des einen Leitungstyps, die auf einem Halbleitersubstrat des anderen Leitungstyps vorgesehen ist, eine strukturierte Isolationsschicht mit wenigstens einem Fenster aufgebracht wird, in welchem die Dotierung der Basiszone des Transistors durchgeführt wnrd, wobei zunächst die durch das Fenster frei liegende Oberfläche der Halbleiterschicht mit einem Dotierstoff des anderen Leitungsiyps belegt, danach die während dieser Belegung auf der frei liegenden Oberfläche gebildete weitere Isolationsschicht abgeätzt und dann eine Nachdiffusion in oxydierender Atmosphäre eusgeführt wird, während der der Dotierstoff tiefer :n die Halbleiterschicht eindringt, dadurch gekennzeichnet, daß vor der Nachdiffusion an den Stellen der später einzudiffundierenden Emitterzonen (13) mindestens ein die Oxydation der Oberfläche der Halbleiterschicht verhindernder Isolationsfilm (11), der die frei liegende Oberfläche (7) teilweise bedeckt, aufgebracht wird, wodurch nach der Nachdiffusion die Eindringtiefe des Überganges zwischen der Basiszone (12) und der Halbleiterschicht (2) unter diesem Isolationsfilm (11) geringer ist als an den nicht von dem Isolationsfilm (ti) bedeckten Stellen und der Schichtwiderstand der Basiszone (12) unter den später eindiffundier!en Emitterzonen (13) kleiner ist als im übrigen Basisbereich.
2. Verfahren nach Anspruch I1 dadurch gekennzeichnet, daß als Isolationsfilm (11) ein Siliciumnitridfilm verwendet wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß der Siliciumnitridfilm (11) in Streifen von einer Breite von 4 μίτι und in einer Dicke von etwa 80 nm aufgebracht wird.
4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß der Siliciumnitridfilm (11) mit Phosphorsäure abgeätzt wird.
DE19732300791 1972-09-19 1973-01-08 Verfahren zur Herstellung von Hochfrequenztransistoren Expired DE2300791C3 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE19732300791 DE2300791C3 (de) 1973-01-08 1973-01-08 Verfahren zur Herstellung von Hochfrequenztransistoren
NL7312783A NL7312783A (de) 1972-09-19 1973-09-17
GB4351073A GB1396068A (en) 1972-09-19 1973-09-17 Method of producing doped semiconductro zones in a semicon ductor body
IT2902873A IT993278B (it) 1972-09-19 1973-09-18 Procedimento per formare piu zone drogate in un corpo fondamentale di materiale semiconduttore
FR7333403A FR2200623B1 (de) 1972-09-19 1973-09-18

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19732300791 DE2300791C3 (de) 1973-01-08 1973-01-08 Verfahren zur Herstellung von Hochfrequenztransistoren

Publications (3)

Publication Number Publication Date
DE2300791A1 DE2300791A1 (de) 1974-07-11
DE2300791B2 DE2300791B2 (de) 1979-06-13
DE2300791C3 true DE2300791C3 (de) 1980-02-21

Family

ID=5868536

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19732300791 Expired DE2300791C3 (de) 1972-09-19 1973-01-08 Verfahren zur Herstellung von Hochfrequenztransistoren

Country Status (1)

Country Link
DE (1) DE2300791C3 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4263066A (en) * 1980-06-09 1981-04-21 Varian Associates, Inc. Process for concurrent formation of base diffusion and p+ profile from single source predeposition

Also Published As

Publication number Publication date
DE2300791A1 (de) 1974-07-11
DE2300791B2 (de) 1979-06-13

Similar Documents

Publication Publication Date Title
DE4445345C2 (de) Verfahren zur Herstellung eines Bipolartransistors
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE2615754C2 (de)
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE2133976C3 (de) Monolithisch integrierte Halbleiteranordnung
DE2365056A1 (de) Verfahren zur herstellung von halbleitereinrichtungen unter oertlicher oxidation einer silicium-oberflaeche
DE2510593C3 (de) Integrierte Halbleiter-Schaltungsanordnung
DE1964979C3 (de) Halbleiterbauelement mit wenigstens einem lateralen Transistor und Verfahren zu seiner Herstellung
DE2429957A1 (de) Verfahren zur herstellung einer dotierten zone eines leitfaehigkeitstyps in einem halbleiterkoerper
DE4400840C2 (de) Verfahren zum Herstellen einer Halbleitereinrichtung mit einem Bipolartransistor
DE2300791C3 (de) Verfahren zur Herstellung von Hochfrequenztransistoren
DE3915634A1 (de) Bipolarer hochgeschwindigkeitstransistor und verfahren zur herstellung des transistors unter verwendung der polysilizium-selbstausrichtungstechnik
DE2246147C3 (de) Verfahren zur Herstellung integrierter Halbleiteranordnungen
DE2219696A1 (de) Verfahren zur Isolationsbereichsbildung
DE2100292A1 (de) Halbleiteranordnung mit relativ kleinen geometrischen Abmessungen und Verfahren zur Herstellung derselben
DE1514656A1 (de) Verfahren zum Herstellen von Halbleiterkoerpern
DE19523333A1 (de) Bipolare Halbleitereinrichtung und Verfahren zur Herstellung einer solchen
DE2106540A1 (de) Halbleiterschaltung und Verfahren zu ihrer Herstellung
DE2414222A1 (de) Verfahren zur herstellung eines transistors
DE2627307C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE3129755C2 (de) Verfahren zur Herstellung einer I&amp;uarr;2&amp;uarr;L-Halbleiterschaltungsanordnung
DE19752052A1 (de) Halbleitervorrichtung und Herstellungsverfahren
DE2216642C3 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2105178C3 (de) Integrierte Halbleiterschaltung
DE1564427B2 (de) Verfahren zum herstellen eines doppeldiffusions halbleiter elementes

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee