DE2414222A1 - Verfahren zur herstellung eines transistors - Google Patents

Verfahren zur herstellung eines transistors

Info

Publication number
DE2414222A1
DE2414222A1 DE19742414222 DE2414222A DE2414222A1 DE 2414222 A1 DE2414222 A1 DE 2414222A1 DE 19742414222 DE19742414222 DE 19742414222 DE 2414222 A DE2414222 A DE 2414222A DE 2414222 A1 DE2414222 A1 DE 2414222A1
Authority
DE
Germany
Prior art keywords
transistor
emitter
pattern
base
control transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19742414222
Other languages
English (en)
Other versions
DE2414222B2 (de
DE2414222C3 (de
Inventor
Takayuki Hasegawa
Yutaka Hirano
Minoru Matsumoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of DE2414222A1 publication Critical patent/DE2414222A1/de
Publication of DE2414222B2 publication Critical patent/DE2414222B2/de
Application granted granted Critical
Publication of DE2414222C3 publication Critical patent/DE2414222C3/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/316Testing of analog circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Bipolar Transistors (AREA)

Description

BLUMBACH · WESER ■ BERGEM & KRAMER
PATENTANWÄLTE IN WIESBADEN UND MÜNCHEN Z. H I H Z. C.
DIPL.-ING. P. G. BLUkßACH DiPL.-PHYS. DR. W WESER■ DIPL.-1NG. DRJUR. P. BERGEN DIPL-ING. R. KRAME'
WIESBADEN | S MÜNCHEN 60,FLCSSAViN ^TRASSE' r
TELEFON (C89) 8836C3.-£S360<:
7V8711
JFuöitsu Limited
Kawasaki-Shi / Japan
Verfahren zur Herstellung eines Transistors
Die Erfindung "betrifft ein Verfahren zur Herstellung eines Transistors 5 der ein Saittermuster und ein Basismuster besitzt und vorbestimmte Gleichstromeigenschaften liefert.
Insbesondere betrifft die Erfindung ein Verfahren zur Messung der Gleichstromeigenschaften einer Halbleitervorrichtung während ihres Herstellungsprozesses\ basierend auf den Ergebnissen dieser Messung können die Eigenschaften des Transistors vor Vollendung des Herstellungsprozesses bestimmt werden <>
Bei der Herstellung einer Halbleitervorrichtung hängen deren Gleichstromeigenschaften sehr vom Zustand des Emitterdiffusionsprozesses ab» Von den Gleichstromeigenschaften ist der Gleichstromverstärkungsfaktor einer der wichtigsten Gütewerte des Transistors. Wenn eine Halbleitervorrichtung minderer Qualität nach dem Emitterdiffusionsprozeß zur Bildung der Elektroden weitergegeben
409842/0759
wird, dann wird infolge des langen Prozesses, der für die Bildung der Elektroden erforderlich ist, ein erheblicher Betrag an Zeit und Arbeit vergeudet. Damit ein solcher Verlust vermieden wird, ist es nötig, daß die Gleichstromeigenschaften des Transistors vor der Bildung der Elektroden gemessen werden. Da eine direkte Messung dieser Eigenschaften schwierig ist, wird auf derselben Substratscheibe zugleich mit der Herstellung des Transistors ein Kontrolltransistormuster mit leicht meßbaren Gleichstromeigenschaften gebildet. Allerdings ist die Messung der Gleichstromeigenschaften eines im Ultrahochfrequenzbereich zu verwendenden Transistors mit einem Kontrolltransistormuster schwierig zu bewerkstelligen, da solche Transistoren eine sehr geringe Emitterbreite und eine sehr begrenzte Basis-Kollektor-Ubergangszone erfordern, während das Kontrolltransistormuster nicht zu klein sein darf. Das bedeutet, daß, falls die Breite des herzustellenden Transistors kleiner als ein /u ist, die Gleichstromeigenschaften des Kontrolltransistormusters nicht mit denen des zu messenden Transistors übereinstimmen. Dieses Phänomen beruht auf der Tatsache, daß die Tiefe einer Übergangszone, die durch die Emitterregion gebildet wird, die durch den Leitfähigkeitstyp modifizierende Ver-unreinigungen in der Basisregion hergestellt wird, von der Breite der Emitterregion abhängt.
Die """ufgabe der Erfindung liegt darin, ein Verfahren zu schaffen, das die oben genannten Nachteile vermeidet. Die Gleichstromeigenschaften des Kontrolltransistors sollen genau mit jenen des herzustellenden Transistors übereinstimmen; darüber hinaus soll ein Tastkopf sehr leicht mit dem Kontrolltransistormuster in Berührung gebracht werden können.
409842/0759
Diese Aufgabe wird erfindungsgemäß durch ein Verfahren mit folgenden Schritten gelöst:
(a) Schaffen eines KontroIQtransistormusters, das die gleichen Gleichstromeigenschaften wie der herzustellende Transistor besitzt und mit zusätzlichen Teilen zu einem Emittermuster und einem Basismuster ausgebildet wird j
(b) Anbringen eines Tastkopfes eines Meßapparates an den zusätzlichen Teilen,
(c) Messen der Gleichstromeigenschaften des Kontrolltransistormusters während des Herstellungsprozesses,
(d) Beurteilen, ob die Gleichstromeigenschaften des herzustellenden Transistors gut oder schlecht sind und
(e) Anbringen der Elektroden an den Basisbereich und die Emitterbereiche · des herzustellenden Transistors.
Mit der Erfindung wird also ein Verfahren zur Herstellung einer Halbleitervorrichtung geliefert, die ein Emittermuster und ein Basismuster sowie einen vorbestimmten Stromverstärkungsfaktor besitzt. Gemäß dem Verfahren wird während des Herstellungsprozesses der Stromverstärkungsfaktor eines Kontrolltransistors gemessen, wobei das charakteristische Merkmal des Verfahrens darin liegt, daß zu einem Emittermuster und einem Basismuster eines Kontrolltransistormusters zusätzliche Bereiche gebildet werden, mit denen ein Tastkopf in Berührung kommt, so daß der Stromverstärkungsfaktor des Kontrolltransistors gemessen wir de
409842/0759
Weitere Vorteile und Merkmale der vorliegenden Erfindung ergeben sich aus der folgenden Beschreibung in Verbindung mit den Zeichnungen, ohne daß jedoch die Erfindung hierauf beschränkt wäre. Es zeigen:
Fign, 1A bis 1F Darstellungen eines Herstellungsverfahrens für einen Silizium-Planar-Transistor,
Fig. 2 die Konstruktion eines Apparates zur
Messung der Gleichstromeigenschaften eines Transistors,
Fig. 3-A. eine vergrößerte Ansicht einer Oberfläche
eines Transistors,
Fig. 3B ein Muster auf der Oberfläche eines herkömmlichen Kontrolltransistors,
Fig. 4 ein Muster auf der Oberfläche eines mittels
herkömmlicher Technik hergestellten Transistors für Ultrahochfrequenzen,
Fig. 5 eine Darstellung, die zeigt, daß die Tiefe
einer Ubergangszone von der Breite des Emitters abhängt,
Fig. 6A ein Muster auf der Oberfläche eines Transistors, der nach dem Verfahren der vorliegenden Erfindung hergestellt wurde,
Fig» 6B ein Muster auf der Oberfläche eines Kontrolltransistors, der bei der vorliegenden Erfindung verwendet wird,
-5 -
409842/0759
■ * -a-
Fig» 6C Eine Schnittansicht des Kontrolitran-
sistors von Fig. 63,
Fig. 7 ein Muster auf der Oberfläche eines anderen
Kontrolltransistors, der bei der vorliegenden Erfindung verwendet wird,
Fign. BA bis 8E Darstellungen, die die erste Ausführungs-
form des Verfahrens zur Herstellung einer -:.'""' Halbleitervorrichtung gemäß der voriie-'-·.,■ ' genden Erfindung zeigen,
Figno 9A.bis 1oD Darstellungen, die die zweite Ausführungs-
form des Verfahrens zur Herstellung der Halbleitervorrichtung gemäß der vorliegenden Erfindung zeigen, und
Fign. 1Ί bis 12C graphische Darstellungen, die die Resultate
aus einem Vergleich der zweiten Ausführungs-•form gemäß den Fign«,· 9A bis 1oD mit dem herkömmlichen Kontrolltransistor zeigen.
Zuerst wird ein Herstellungsverfahren für einen Silizium-Epitaxial-Planartransistor umrissen.Die Fign.IA bis 1E zeigen Variationen eines Schnittes eines Siliziumgrundkörpers· bzw. einer Silizium-Substratscheibe während des Herstellungsvafahrens des Silizium-Epitaxial-Planartransistors· Der in Fig· IA dargestellte Schritt wird als Anfangsoxidation bezeichnet; anschließend an einen bekannten Oberflächenreinigungsprozeß wird auf der gesamten Oberfläche der Silizium-Epitaxial-Scheibe 1 ein Isolierfilm 2, beispielsweise siliziumdioxyd, gebildet. In der Silizium-Epitaxial-Scheibe wird auf einem Siliziumsubstrat des ersten Leitfähigkeitstyps mit relativ niedrigem Widerstan: die (in der Fig. nicht gezeigte) Epitaxial-Schicht des
409842/0759
24U222
ersten Leitfähigkeitstyps mit relativ hohem spezifischem Widerstand ausgäildet. Auf einem Teil des Isolierfilmes 2 wird mittels des herkömmlichen Photoätzverfahrens ein Basis-Diffusionsfenster 3 gebildet, wie in Fig. 1B gezeigt. Als nächstes wird eine Basisdiffusionsschicht 4· unter dem Basis-Diffusionsfenster 3 gebildet, wie in Fig. 1C gezeigt. Die Diffusionsschicht 4· wird gewöhnlich mittels des bekannten zweistufigen Diffusionsverfahrens hergestellt, das eine genaue Verteilung von Verunreinigungen liefert. Dieses Verfahren setzt sich aus folgenden Schritten zusammen. Zunächst erfolgt der Schritt der Diffusion von den Leitfähigkeitstyp modifizierenden Verunreinigungen mit relativer hoher Dichte, die sogenannte Ablagerung (in diesem Fall diffundieren die Verunreinigungen nur in einen relativ flachen Bereich des HalbleiterSubstrats), dann eine Neuverteilung der Verunreinigungen mittels einer Hitzebehandlung bei hoher Temperatur in einer oxidierenden Atmosphäre (dieser Schritt wird im folgenden auch "Eintreiben" bzw. "Laufen" genannt).
Während der Hitzebehandlung bei hoher Temperatur werden die Verunreinigungen des zweiten Leitfähigkeitstyps, die gegenüber dem ersten Typ eine entgegengesetzte Polarität besitzen, in dem Substrat neu verteilt, während zur gleichen Zeit das Basis-Diffusionsfenster 3 mit einem neu gebildeten Siliziumdioxidfilm 5 bedeckt wird. Die Basisregion wird in der Ep itaxialschicht ausgebildet. Auf einem Teil des Siliziumdioxidfilms 5 (Fig. ID) wird mittels eines herkömmlichen Photoätzverfahrens ein Emitter-Diffusionsfenster 6 ausgebildet; als nächstes wird eine Emitterschicht 7 durch Diffusion von Verunreinigungen des ersten Leitfähigkeitstyps, gewöhnlich mittels des oben erwähnten zweistufigen Diffusionsverfahrens, erzeugt. Danach werden Fenster für die,Einführung
409842/0759
einer Basiselektrode und einer Emitterelektrode mittels eines Photoätzverfahrens gebildet und die Emitterelektrode 8 und die Basiselektrode 9 hergestellt, wie in Pig. 1E gezeigt. Fig. 1F zeigt eine Draufsicht auf die Siliziumscheibe von Fig. 1E„
Bei dem obigen Verfahren zur Herstellung eines Silizium-Epitaxial-Planartransistors hängen die Gleichstromeigenschaften9 insbesondere der Gleichstromverstärkungsfaktor des Transistors, wie bereits erwähnt, sehr von den Zuständen der Emitterdiffusion ab und für die Bildung der Elektroden ist ein langer Prozeß erforderlich. Der Gleichstromverstärkungsfaktor ist einer der Gütewerte der Funktion des Transistors« Die Qualität des !Transistors wird mittels dieses Gleichstromverstärkungsfaktors bestimmt« Wenn ein Transistor minderer Qualität nach dem Diffusionsprozeß zum Prozeß für das Aufbringen der Elektroden geleitet wird, wird ein erheblicher Betrag an Zeit und Arbeit vergeudet„
Damit diese Vergeudung vermieden wird9 werden die Gleichstromeigenschaften eines Transistors mittels des in Fig. gezeigten Apparates gemessen, bevor die Elektroden aufgebracht werden. Ein Meßapparat 10, z.B. ein Kurvensehreiber, ist mittels einer Fixiereinrichtung 11 elektrisch mit einem Kollektor auf der Siliziumscheibe 1 und über dünne Drähte 12, z.B. Golddrähte, mit dem Emitter und der Basis verbunden. Die feinen Drähte 12 sind direkt mit dem Silizium an den Teilen verbunden, an denen das Siliziumdioxyd entfernt wurde.
Fig. 3A zeigt in vergrößerter Darstellung den Teil des Transistors nach Fig. 29 an dem die feinen Drähte 12 angebracht sind ο
409842/07S9
Bei Transistoren für Ultrahochfrequenzen ist es erforderlich, daß die Breite des Emitters begrenzt und die Ubergangszone zwischen dem Emitter und dem Kollektor klein ist.
Diese Notwendigkeit ergibt sich aus der Forderung nach einer kleinen Kapazität zwischen der Basis und dem Kollektor und damit nach einem Anheben der Transit-Frequenz (fm), die ein v/eiterer wichtiger Gütewert von Hochfrequenztransistoren ist.
Die Durchmesser der feinen Drähte 12 betragen gewöhnlich zwischen 2o η und 5o » , da Drähte mit einem geringeren Durchmesser als diesem schwierig zu handhaben sind. Wenn die Breite des Emitters kleiner als 1οαΓ ist, ist es unmöglich, Drähte mit einem Durchmesser zu verwenden, der so klein ist, daß ein direkter Kontakt mit der Emitter-Di'ffusionsschicht und der Kollektor-Diffusionsschicht auf dem Siliziumsubstrat hergestellt werden kann. Daher wird, wenn Hochfrequenztransistoren hergestellt werden, ein Kontrolltransistor auf derselben Siliziumscheibe mit einem Muster gebildet, das sich von dem des herzustellenden Transistors unterscheidet. Das Muster des Kontrolltransistors wird so ausgebildet, daß eine Messung der Gleichstromeigenschaften mittels Tastköpfen möglich ist.
Fig. 3B zeigt ein Beispiel eines bekannten Kontrolltransistormusters zur Messung des Gleichstromverstärkungsfaktors. Dieses Kontrolltransistormuster setzt sich aus einer Basisdiffusionsregion 13, einer Emitterdiffusionsregion 11+ und einem Fenster 15 zur Kontaktierung der Basisregion zusammen. In dem Kontrolltransistormuster von Fig. 3B sind die Ubergangszone zwischen der Basis und dem Kollektor 1oo η χ loo /U, die Ubergangszone zwischen dem Emitter und der Basis 3o M χ 6o η und
- 9 409842/0759
das Fenster 15 30 yu χ 60 λι, während der Oxydfilm über der Emitterdiffusionsregion entfernt ist.
4- zeigt das Muster eines auf bekannte Art hergestellten Transistors für Ultrahochfrequenzen. Es setzt sich aus einer Basis-Diffusionsregion 16, Emitterdiffusionsregionen 17 und Fenstern 18 zum Kontaktieren der Basisregion zusammen. Die Breite der Emitter dieses in Fig. 4· gezeigten Musters ist sehr schmal, beispielsweise ein,u bis 2 λι.
Wenn die Gleichstromeigenschaften des Eontrolltransistors der das Muster von Fig. 3B besitzt, mit dem herzustellenden Transistor, der das Muster von Fig. 4· besitzt, übereinstimmen, dann können die Gleichstromeigenschaften des herzustellenden Transistors durch Messen jener des Kontrolltransistors bestimmt werden. Wenn Jedoch die Breite des herzustellenden Transistors kleiner als 1 /a wird, dann stimmen seine Gleichstromeigenschaften, insbesondere der Gleichstromverstärkungsfaktor und die Sperrspannung zwischen Emitter und Kollektor, nicht mit jenen des Kontrolltransistors überein. Wenn beispielsweise die Breite des Emitters des in Fig. 4- gezeigten Transistors 0,5 /U ist, dann beträgt der Gleichstromverstärkungsfaktor in Emitterschaltung h-g,-™ ungefähr 80, während der Wert von h-^-g für den Kontrolltransistor mit dem in Fig. 3B gezeigten Muster 300 bis 4-00 wird oder der Übergang zwischen dem Kollektor und der Basis durch die Emitterschicht durchbrochen wird, oder zwischen dem Kollektor und dem Emitter infolge des Durchbruchsphänomens beim Betrieb des Transistors ein Kurzschluß auftritt.
Das oben erwähnte Phänomen beruht auf der Tatsache, daß die Tiefe der Übergangszone, die durch die Diffusion gebildet wird, von der Breite des Emitters abhängt. Wenn
- 10 -
409842/0759
24H222
ein Emitter mit einer Breite von 0,5 /U und ein anderer Emitter mit einer Breite von 10 Ai gleichzeitig auf derselben Siliziumscheibe durch Diffusion erzeugt werden, dann liegt die Tiefe des Übergangs des Emitters mit 0,5 /U Breite 50 bis 70% höher als diejenige des Emitters mit 10 /U Breite.
Fig. 5 zeigt eine Darstellung, die ein Beispiel experimenteller Ergenisse erläutert, die die oben erwähnte Relation zeigen.
Gemäß Fig. 5 werden ein Thermo-Oxydationsfilm 20 auf der Silizium-Epitaxial-Scheibe 19 des N-Typs und lange und schlanke Fenster 21 auf dem Thermo-Oxydationsfilm 20 ausgebildet. Für die Fenster 21 sind unterschiedliche Breiten von 0,5 /U bis 10 /a vorbereitet. Wenn Verunreinigungen vom P-Typ durch die Fenster 21 in die Grundplatte des N-Typs eindiffunidert werden, dann werden die in Fig. 5 gezeigten P-N-Übergänge 22 gebildet. Fig. 5 ist eine perspektivische Ansicht, bei der der Schnitt schräg abgeschliffen ist. Wie in Fig. 5 gezeigt, variieren die Tiefen der P-N-Übergänge mit den Breiten der Fenster 21.
Allgemein ist der Gleichstromverstärkungsfaktor in Emitterschaltung wie folgt:
Λ U ■ w .
h ?b *
FE ?b * e 2Db * Teff
Wobei f der spezifische Widerstand der Emitterregion,
^ e
) , der spezifische Widerstand der Basisregion, W die Breite der Basis, L die Diffusionslänge der Minoritätsträger in der Emitterregion, D, der Diffusionskoeffizient und T „„ die effektive Lebensdauer der Minoritätsträger in der Basisregion sind. Wenn daher die Breite des
- 11 -
409842/0759
Emitters schmal ist, wird der Emitter-Basis-Übergang in einem flachen Teil gebildet, die Breite der Basis groß und der Wert von h-^-p klein.
Die vorliegende Erfindung verwendet einen Kontrolltransistor, dessen Gleichstromeigenschaften mit denen des herzustellenden TJltrahochfrequenztransistors übereinstimmen. Figo 6A zeigt ein Muster eines herzustellenden Ultrahochfrequenztransistors, während Fig. 6B ein Muster eines Kontrolltransistors zeigt, der bei der vorliegenden Erfindung verwendet wird. Fig. 6C zeigt einen Querschnitt entlang der Linie X-X' des Kontrolltransistormustersvon Fig„ 6Be
Gemäß Figo 6A setzt sich das Muster des herzustellenden Transistors aus einer Basisregion 23 und Emitterregionen 24 zusammen. Gemäß Figo 6B setzt sich das Muster des Kontrolltransistors gemäß der Erfindung aus einer ersten Basisregion 25s einer zweiten Basisregion 26 und einer Emitterregion zusammen, die aus langen und schlanken Regionen 27 und einer Region 28 besteht, die eine weite mit den Regionen 27 verbundene Fläche besitzto Die erste Basisregion 25 besitzt eine Tiefe, die derjenigen der Basisregion 23 von Fig. 6A gleicht«, Die zweite Basisregion 26 dient dem Anbringen eines Tastkopfes an die Region 28. Die erste Basisregion 25 besitzt einen Teil 32 auf der rechten Seite in Fig. 6B, der ein Anbringen eines Tastkopfes an die Region 25 ermöglicht. In Fig. 6C bezeichnet die Bezugszahl 29 eine Kollektorregion, während die Zahl 3o Siliziumdioxydfilme bezeichnet, die als Diffusionsmasken benutzt werden.
Die erste Basisregion 25 wird unter den gleichen Diffusionsbedingungen \vie die Basisregion 23 von Figo 6A hergestellt,, Die zweite Basisregion 26 wird vorzugs-
- 12 -
409842/0759
24H222
weise vor der ersten Basisregion gebildet. Die zweite Basisregion 26 wird mit einer höheren Konzentration und einer größeren Tiefe als die erste Basisregion 25 gebildet.
Nachdem die Basisregion durch Diffusion hergestellt wurde, wird mittels des Photoätzvafahrens ein Fenster für die Diffusion der Emittermuster 2l\ sowie 27 und 28, in den Fign. 6a bzw. 6B gezeigt, hergestellt. Die Diffusion zur Bildung der Emitterregion wird mittels des vorher erwähnten zweistufigen Diffusionsverfahrens durchgeführt. Nach dieser Diffusion ist der Oxydfilm 3o im Bereich der Emittermuster am dünnsten. Daher kann das Fenster für die Kontaktierung des Emittermusters leicht dadurch geschaffen werden, daß die Siliziumscheibe für die Dauer einer geeigneten Ätzzeit in eine ätzende Fluoratlösung eingetaucht wird. Dieses Verfahren wird als "Auswasch"-Verfahren bezeichnet. Ein Fenster 32 zum Kontaktieren der Basisregion wird mittels Photoätzens hergestellt.
Die Gleichstromeigenschaften des Kontrolltransistors werden dann mittels des im Zusammenhang mit den Fign. und 3 bereits beschriebenen Verfahrens gemessen.
Durch Verwendung des in Fig. 6A gezeigten Musters des Kontrolltransistors kann der Wert des Gleichstromverstärkungsfaktors des herzustellenden Transistors genauso groß sein wie der des Kontrolltransistors.
Da die Konzentration an Verunreinigungen in der zweiten Basisregion 26 größer als in der Basisregion 25 ist, ist der Wirkungsgrad der Ladungsträgerinjektion bei der zweiten Basisregion 26 geringer als bei der ersten Basisregion, während die Breite der Basis der zweiten
- 13 -
409842/0759
Basisregion 26 größer als die der ersten Basisregion istο Daher ist der Prozentsatz der Minoritätsträger, die den Basis~Kollektor-=Ubergang der zxveiten Basisregion erreichen,, kleiner als jener in der ersten Basisregion0 Dementsprechend hängt der Gleichstromverstärkungsfaktor des Kontrolltransistors hauptsächlich von der ersten Basisregion 25 ab2 so daß ein gutes Ergebnis im Hin-» blick auf die Übereinstimmung der Verstärkungsfaktoren zwischen dem Kontrolltransistor und dem herzustellenden Transistor erzielt wirdo
Wenn der gemessene Wert des ^leichstromverstärkungsfaktors des Kontrolltransistorausters den vorbestimmten Wert nicht erreicht, wird eine zusätzliche Emitterdiffusion durchgeführte Der oben erwähnte Kontrolltransistor kann mit dem herzustellenden Transistor geformt oder mit einer vorbestimmten Anzahl von Kontrolltransistoren an vorbestimmten Stellen geschaffen werden»
Wenn die ¥er^-unreinigungskonzentration in der ersten Basisregion 25 hoch und ihr spezifischer Widerstand niedrig sind, ist zu erwarten,, daß der Basisstromfluß fast gleichförmig ist«, Wenn die Konzentration der Basisverunreinigung in dem Emitter-Basis-Ubergang zu hoch istj vermindern sich die Sperrspannung zwischen Emitter und Basis sowie lw,o Wenn jedoch die Verunreinigungskonzentration in der ersten Basisregion 25 niedrig, der spezifische Widerstand hoch ist und die Tiefe der ersten Basisregion gering wird., kann der Basisstrom nicht gleichförmig fließen«, Um das zu verhindern wird eine Schicht 33s in Fig« 7 gezeigt s mit hoher Verunreinigungskonzentration in der ersten Basisregion 25 neben der Emitterregion 27 vorgesehene Solche Schicht mit hoher Verunreinigungskonzentration wird auch als Basiskontaktäiffusionsschicht bezeichnet.
Bei der obigen Ausführungsform bezieht sich die Erläuterung auf ein Kontrolltransistormuster mit einem streifenförmigen Emitter. Die vorliegende Erfindung ist jedoch.auch auf Transistoren mit anderen Emittertypen anwendbar, indem ein Abschnitt vorgesehen wird, an dem der Tastkopf das Basismuster oder das Emittermuster berühren kann. Darüber hinaus kann das oben beschriebene Verfahren bei der Herstellung integrierter Schaltkreise angewendet -werden.
Bei dem o.g. Verfahren zur Herstellung eines Transistors ist es nicht immer erforderlich, den Kontrolltransistor und den herzustellenden Transistor auf derselben Halbleiterscheibe auszubilden. Wenn eine Vielzahl von Halbleiterscheiben durch gleichzeitiges Herstellungsverfahren und gleichzeitige Behandlung hergestellt werden und die herzustellenden Transistoren in der Vielzahl dieser Halbleiterscheiben hergestellt werden, dann kann immer noch eine genaue Kontrolle erwartet werden.· In diesem Fall wird jede Scheibe unter vorbestimmten Bedingungen einem Prozeß, wie beispielsweise dem Diffusionsprozeß oder einem für die Herstellung des Transistors erforderlichen Prozeß, unterworfen. Dennoch ist es, auch wenn die genauen Bedingungen eingestellt werden können, sehr schwierig, den gleichen Prozeß genau zu wiederholen, weshalb bei jedem Prozeß eine Streuung erzielt wird. Aus Gründen der genauen Kontrolle ist es daher vorzuziehen, jede Scheibe unter den vorbestimmten Bedingungen zu behandeln.
Wie aus der obigen Gleichung (1) ersichtlich, hängt der Gleichstromverstärkungsfaktor Iw, des Transistors von den Tiefen der Emitterdiffusionsschicht und der Basisdiffusionsschicht und dem Wert der Verunreinigungskonzentration ab. Wenn daher der Kontrolltransistor
- 15 409842/0759
und der herzustellende Transistor auf unterschiedlichen Scheiben hergestellt werdens sind wenigstens die Prozesse der Basisdiffusion und der Emitterdiffusion gleichzeitig im selben Diffusionsofen vorzunehmen«
Wenn der Kontrolltransistor und der herzustellende Transistor auf derselben Substratscheibe hergestellt werden,, werden die Basisdiffusionsschicht und die Emitterdiffusionsschicht aller Transistoren auf dieser Substasfcscheibe, ausgenommen die zusätzliche Basisregion, die nur mit dem KontroUfcransistor verbunden ist,, im selben Diffusionsprozeß hergestellt
Wenn derselbe Diffusionsprozeß bei einer Vielzahl von Substratscheiben durchgeführt wird, dann ergeben sich bei jeder Substratscheibe in gewissem Ausmaß Streuungen des Profiles der Konzentration der Verunreinigung, die eindiffundiert
Diese Streuung bei den verschiedenen Substratscheiben kann verhindert und eine genaue Kontrolle erzielt werden, wenn der Kontrolltransistor und der herzustellende Transistor auf derselben Substratscheibe hergestellt werden.
Damit eine genaue Kontrolle realisiert wird, ist es daher vorzuziehen, daß der Kontrolltransistor und der herzustellende Transistor auf derselben Substratscheibe geschaffen xirerden.
Im folgenden werden zwei Beispiele der Bildung des Kontrolltransistormusters gemäß der vorliegenden Erfindung erläuterte
Beispiel 1
Die Figno 8A bis 8E zeigen ein Beispiel der Bildung eines Kontrolltransistorsusterso Der Prozeß der Bildung der
- 16 -
409842/07S9
24U222
Muster des herzustellenden Transistors ist rechts von dem Muster des Kontrolltransistors gezeigt. Dieses Beispiel ist anwendbar auf Transistoren mit einer Bmitterbreite von ungefähr 1 ai.
Schritt 1 (Fig. 8A): Eine Basiskontaktablagerungsschicht 33 wird auf der Siliziumscheibe ausgebildet. Np-Gas mit einer vorbestimmten Menge von Bor-Tribromid BBr, wird bei einer Temperatur von 1050 0C ungefähr 11 Minuten auf die Siliziumscheibe geführt, während durch Verwendung einer Diffusionsmaske bestehend aus einem Siliziumdioxidfilm, in dem das Diffusionsfenster ausgebildet ist, die Schicht 33 mit einer hohen Verunreinigungsdichte von Bor selektiv auf der Siliziumscheibe gebildet wird. Der Flächenwiderstand (Widerstand der Schicht) 5s^ wird an der Oberfläche der Schicht 33 nach der Ablagerung 12 Ohm/o . Gleichzeitig wird diese Basiskontaktdiffusion auch beim herzustellenden Transistor ausgeführt.
Schritt 2 (Fig. 8B): Eine unwirksame Basisregion 26 wird nur auf dem Kontrolltransistor ausgebildet. Diese unwirksame Basisregion entspricht der zusätzlichen Basisregion 26, die in Fig. 6B gezeigt ist. Bei diesem Schritt wird Np-Gas, das eine vorbestimmte Menge an Bor-Tribromid BBr, enthält, bei 850 0C ungefähr 11 Minuten auf die Siliziumscheibe geleitet, und hierdurch die unwirksame Basisregion 26 auf der Siliziumscheibe gebildet. Der Flächenwiderstand (f D) nach der Ablagerung beträgt an der Oberfläche der unwirksamen Basisregion 26 ungefähr 800 Ohm/o. Die Tiefe der unwirksamen Basisregion beträgt 2ooo SL.
Schritt 3 (Fig. 8C): Aktive Basisregionen werden auf dem Kontrolltransistor und ebenso auf dem herzustellenden Transistor ausgebildet. Diese aktiven Basisregionen entsprechen den Basisregionen 25, die in Fig. 6B gezeigt sind. Bei diesem Schritt wird die Ablagerung bei einer
- 17 409842/0759
24H222
Semperatur von 79O°C während ungefähr 11 Minuten durchgeführte Der IPlächenrnderstand beträgt nach Ablagerung an der Oberfläche der Hegioii 25 ungefähr 800 Ohm/o «, Nach Ablagerung der aktiven Basisregion, wird während ungefähr 30 Minuten bei einer femperatiar von 95O°G der Eindring-"bsw« L&ufprozeß durchgeführt« Bei diesem "Lauf "-Schritt dringt die Basisdiffusionsregion tiefer ein. Der JFlächenwiderstand beträgt naeln den "Lauf "-Schritt an der Ofoerfläeh© der unwirksamen Basisregion 26 und der aktiven Basisregion 25 1900 Cta/a o Bie fiefe der Übergaagszone ißt1800 A.
Schritt 4 (I1Xg0 8B) s Bie Eiitterregiöaen des Kontrolltransistors und des hersustelleadea feansistors werden gebildet· Bei diesem Schritt växd nach Schaffung der Diffusionsfenster di© Siliziumscheibe in einen Eeaktionsofen gelegt und auf eine vorbestimmte fesperatur erhitzt. Als nächstes wird ein Gasgemisch aus lioaosilan (SiH^)5 Phosphin (PgHg) und_ Sauerstoff (Op) ia den Eeaktioasofen geleitet und ein Phosphosilikatglasfilm von ungefäiir 1600 bis 1800 £ in 150 Sekunden "bei einer Seisperatiir von 500 C mittels chemischen Aufdampfens gebildet«, Banaeh mrd der "Lauf"-Schritt während ungefähr 3S5 bis 5 Sekunden "bei 1200°ö durchgeführt.
Ha©h diesem slLauf"-Sckcitt wird der Phosphosilikatglasfilm auf der Ikitterregion des Kontrolltransistors selektiv entfernt und das !fenster für die Kontaktierung des Tastkopfes in der Emitterregion ausgebildet.
Phosphoßilikatglas hat die Eigenschaft, im Vergleich zu Siliciumdioxid sehr schnell f©rtg©ätzt zu werden§ das oben erwähnt© i*enst@r ia der Eaitterregion des Kontrolltransistors kaon dadurch gebildet werden, daß die gesamte Oberfläche der Stibstratseheibe aoSer dem Seil der Oberfläche des Kontrolltraasistors zunächst mit einer Photoschicht
- 18 -
409842/07S
24U222
if
bedeckt wird, und die Substratscheibe dann als zweites in eine Hydrοfluorsäure-Ätzlösung eingetaucht wird.
Schritt 5 (Fig. 8E): Das Fenster 32 wird mittels des Photoätzverfahrens hergestellt, um den Tastkopf des Meßapparates mit der Basisregion 25 in Kontakt bringen zu können, so daß die Gleichstromeigenschaften des Kontrolltransistors gemessen werden können.
Schritt 6: Zu dieser Zeit befindet sich das Phosphosilikatglas noch immer auf der Emitterregion des herzustellenden Transistors. Auf der Basis der Meßergebnisse vom Schritt 5 wird entschieden, ob eine zusätzliche Emitterdiffusion durchgeführt wird. Normalerweise liegt der Gleichstromverstärkungsfaktor !χ,— des Hochfrequenztransistors bei ungefähr 8o. Wenn der Wert von Iw, des herzustellenden Transistors als unzureichend beurteilt wird, wird eine zusätzliche Emitterdiffusion vorgenommen. Die zusätzliche Emitterdiffusion wird dadurch ausgeführt, daß die Substratscheibe erneut in den Heizofen gelegt und für kurze Zeit dem "Lauf-Schritt ausgesetzt wird.
Gemäß den obigen Schritten kann ein Transistor mit einep gewünschten Wert des Gleichstromverstärkungsfaktors h™ hergestellt werden.
Beispiel 2
Wenn die Breite des Emitters des Transistors kleiner als 1 ii wird, wird der Gleichstromverstärkungsfaktor des Kontrolltransistors gegenüber dem des herzustellenden Transistors noch unterschiedlicher. Unter Verwendung einer herkömmlichen Photoätzmethode ist es sehr schwierig ein Muster mit einer geringeren Breite als 1 bis 2/U herzustellen. Der Transistor mit einer Emitterbreite von
- 19 409842/0759
weniger als la kann mit-tels eines SiJ)J, überätzverfahrens hergestellt iirerdeno
Bevor das Beispiel 2 erläutert wird;, wird anhand der Figno 9-S- feis 9D der wesentliche Prozeß des SiJN^ tiberätzverfahrens gezeigte
GemäB Fige 9k i"/ird eine Basisregion if durch Eindiffusion von Yerunreinigungen durch das Fenster 3» das in dem Siliziumoxyd-isolierfilsn 2 vorgesehen ist, hergestellt« ■ Als nächstes v/erden ein Siliziumnitridfilm 35 und ein Siliziusnoxydfilm 36 auf*. der gesamten Oberfläche der Substratscheibe, die in Figo 9k gezeigt ists abgelagert und Fenster 37 und 389 wie in Figö 9B gezeigt,, mittels des Photoätzverfahrens gebildet® In dem in Fig, 9B ge-'-. zeigten Zustand wird eine Basiskontaktablagerung durchgeführte Nach der Basiskontaktablagerung wird ein Uberätzprozeß ausgeführt9 wie in Fig» 9C gezeigt« In dem überätzprozeß irLrd der Siliziumnitridfilm 35 mittels kochender Phosphatsäure von beiden Seiten weggeätzte Der geeignete Betrag des Überätzens d liegt bei o,5 "bis 1 /Ua Da das Muster des Siliziumnitridfilms 35 durch den Siliziumdioxydfilm 36 sichtbar ist«, kann der Überätzprezeß gestoppt werden5 wenn der Siliziumnitridfilm eine vorbestimmte Breite, doho eine vorbestimmte Emitterbreite erreichte Als nächstes kann der Siliziumdioxydfilm 36 mittels des Photoätzverfahrens entfernt werden.
Als nächstes wird ein Siliziumoxydfilm 39 mittels thermischer Oxydation im 88Lauf"-Prozeß auf der Oberfläche des Halbleitersubstrats gebildete Dieser Zustand ist in Figo 9D gezeigt. Anschließend wird der Siliziumnitridfilm 35 mittels kochender Phosphatsäure selektiv entfernt und damit das Fenster für die Diffusion der Emitterregion an seiner Stelle gebildete
- 2o 409842/0759
Die Fign. 1oA bis 1oD zeigen ein Beispiel der Bildung des Kontrolltransistormusters. Der Prozeß der Bildung des Musters des herzustellenden Transistors ist auf der rechten Seite der Muster des Kontrolltransistors gezeigt.
Schritt 1 (Fig. 1oA): Eine unwirksame Basisregion 26 wird nur auf dem Kontrolltransistor gebildet. Bei diesem Schritt wird Np-Gas, das eine vorbestimmte Menge von Bortribromid BBr^, enthält bei einer Temperatur von 85o°C während ungefähr 11 Minuten auf die Siliziumscheibe geführt und eine unwirksame Basisregion 26 auf dieser gebildet. Der Flächenwiderstand nach Ablagerung liegt bei 300 Ohm/o . Die Tiefe der unwirksamen Basisregion beträgt 2ooo Ä.
Schritt 2 (Fig. I0B): Aktive Basisregionen werden im Kontrolltransistor und ebenfalls in dem herzustellenden Transistor ausgebildet. Diese aktiven Basisregionen entsprechen der Basisregion 25, die in Fig. 6B gezeigt ist. Bei diesem Schritt wird die Ablagerung bei einer Temperatur von 79o°C während ungefähr 11 Minuten durchgeführt. Der Flächenwiderstand nach Ablagerung liegt bei 800 Ohm/D . Als nächstes wird auf der Oberfläche der Substratscheibe bei einer Temperatur von 8000C und einer Dauer von ungefähr 12 Minuten mittels der herkömmlichen chemischen Dampf ablagerung der Siliziumnitridfilm 35 (Si,N, ) mit einer Dicke von 1*foo abgelagert; anschließend wird der Siliziumdioxydfilm 36 (SiOp) bei einer Temperatur von 3*+o°C und einer Dauer von ungefähr 6 Minuten mit einer Dicke von I000 bis 1600 Ä auf der Substratscheibe abgelagert.
Schritt 3 (Fig. I0C): Die Basiskontaktablagerung wird durch die Fenster 37, 38 (siehe Fig«, 9B), die auf der in Fig. I0B gezeigten Substratscheibe ausgebildet sind, durchgeführt. Die Basiskontaktablagerung wird bei einer Temperatur von 1o3o°C während einer Dauer von ungefähr 11 Minuten durch-
- 21 409842/0759
24H222
geführt. Der Flächenwiderstand nach der Ablagerung beträgt 35 Ohm/o · Nach der Basiskontaktablagerung wird ein'Uberätzprozeß, der in Fig. 9C gezeigt ist, ausgeführt. Bei dem uberätzprozeß wird ein Siliziumnitridfilm 35 mit einer Breite von l,5/i auf beiden Seiten mittels einer Phosphatsäure geätzt, so daß er eine Breite von ungefähr 0,6 y. erhält. Als nächstes wird der ^iliziumoxydfilm 36 mittels eines Photoätzverfahrens selektiv entfernt. Anschließend wird die Substratscheibe in der oxydierenden Atmosphäre erhitzt und dadurch der Basis^Lauf"-Schritt durchgeführt. Gleichzeitig wird der Siliziumoxydfilm 39 auf der Oberfläche des Halbleitersubstrats ausgebildet. Anschließend wird der Siliziumnitridfilm 35 mittels kochender Phosphatsäure selektiv entfernt und dadurch das Fenster für die Diffusion der Emitterregion an seiner Stelle gebildet; dann wird die Emitterregion durch Diffusion von Verunreinigungen in die Basisregionen hergestellte Dieser Zustand ist in Figo I0C gezeigt.
Schritt if (Fig. I0D): Der Prozeß des Schrittes k wird wie in Schritt 5 vom Beispiel 1 beschrieben durchgeführt.
Schritt 5Σ Auf der Basis der Meßergebnisse des Wertes des Gleichstromverstärkungsfaktors Iw, des Kontrolltransistors wird entschieden, ob der herzustellende Transistor einer zusätzlichen Emitterdiffusion ausgesetzt werden soll. Wenn der Wert von hFE des herzustellenden Transistors zu groß ist, wird dieser Transistor nicht weiter -bearbeitet, wenn er zu klein ist, wird eine zusätzliche Emitterdiffusion bei diesem Transistor durchgeführt. Auf diese Weise können Transistoren mit einem gewünschten Wert von hpE hergestellt werden.
- 22 -
409842/0759
2AU222
Zl
Ergebnisse
Fig. 11 zeigt die Übereinstimmung der Gleichstromverstärkungsfaktoren des herzustellenden Transistors einerseits und des Kontrolltransistormusters andererseits, die nach dem im Beispiel 2 beschriebenen Verfahren hergestellt vnirden. Die Breite des Emitters des oben erwähnten Kontrolltransistors und des herzustellenden Transistors liegt bei ungefähr o,6/U ·
Die Fign. 12A bis 12C zeigen Kollektor-Kennlinien des herkömmlichen Kontrolltransistors sowie des Kontrolltransistors und des herzustellenden Transistors gemäß der vorliegenden Erfindung. In den Fign. 12A bis 12C zeigt die vertikale Achse den Kollektorstrom I , die horizontale Achse die Kollektorspannung V , während der Basisstrom L. als Parameter dient und die Transistoren in Emitterschaltung betrieben werden. Der Stromverstärkungsfaktor H1-Vc, des Transistors ergibt sich aus α ti
hFE = W
Fig. 12A bezieht sich auf einen herkömmlichen Kontrolltransistor mit einer Emittergröße von 15/1 x 3o Ji . Die Fign. 12B und 12C beziehen sich auf einen Kontrolltransistor und eine herzustellenden Transistor mit Emitt erbreit en von o,6/U.
Der Wert von iw, bei Hochfrequenztransistoren wird gewöhnlich bei V = 6 V, I = Io mA bestimmt. Der Wert
C C
von h™ des herzustellenden Transistors liegt gewöhnlich bei 8o.
409842/0759

Claims (3)

  1. Patentansprüche
    My Verfahren zur Herstellung eines Transistors, der ein Emittermuster und ein Basismuster aufweist und vorbestimmte Gleichstromeigenschaften "besitzt, gekennzeichnet durch die Schritte:
    a) Schaffen eines Kontrolltransistormusters, das die gleichen Gleichstromeigenschaften wie der herzustellende Transistor besitzt und mit zusätzlichen Teilen (26, 28) zu einem Emittermuster (27) und einem Basismuster (25) ausgebildet wird,
    b) Anbringen eines Tastkopfes eines Meßapparates (1o) an den zusätzlichen TeiLen (26, 28),
    c) Messen der Gleichstromeigenschaften des Kontrolltransistormusters während des Herstellüngsprozesses,
    d) Beurteilen, ob die Gleichstromeigenschaften des herzustellenden Transistors gut oder schlecht sind, und
    e) Anbringen der Elektroden an den Basisbereich (23) und die Emitterbereiche (2.l±) des herzustellenden Transistors.
    409842/0759
    24H222
    -r-
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet , daß nach dem Schritt (dj eine zusätzliche Emi tterdiffusion durchgeführt wird, wenn die Gleichstromeigenschaften des Kontrolltransistors den vorbestimmten Wert nicht erreichen.
  3. 3. Verfahren nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet , daß ein Kontrolltransistor und der herzustellende Transistor auf einem einzigen Halbleitersubstrat ausgebildet werden.
    409842/0759
    Leerseite
DE19742414222 1973-03-24 1974-03-25 MeB- und Prüfverfahren zur Bestimmung der Stromverstärkung eines Transistors wahrend der Herstellung Expired - Lifetime DE2414222C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3384073A JPS579219B2 (de) 1973-03-24 1973-03-24

Publications (3)

Publication Number Publication Date
DE2414222A1 true DE2414222A1 (de) 1974-10-17
DE2414222B2 DE2414222B2 (de) 1979-04-05
DE2414222C3 DE2414222C3 (de) 1979-11-29

Family

ID=12397673

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19742414222 Expired - Lifetime DE2414222C3 (de) 1973-03-24 1974-03-25 MeB- und Prüfverfahren zur Bestimmung der Stromverstärkung eines Transistors wahrend der Herstellung

Country Status (3)

Country Link
JP (1) JPS579219B2 (de)
DE (1) DE2414222C3 (de)
GB (1) GB1468378A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0605812A1 (de) * 1992-12-14 1994-07-13 Hughes Aircraft Company Testen von monolithisch-integrierten Schaltungen in Microwellen bereich

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5650561A (en) * 1979-10-02 1981-05-07 Mitsubishi Electric Corp Semiconductor device
JPS5656668A (en) * 1979-10-13 1981-05-18 Mitsubishi Electric Corp Manufacture of semiconductor device
DE2949590A1 (de) * 1979-12-10 1981-06-11 Robert Bosch do Brasil, Campinas Verfahren zur vormessung von hochstromparametern bei leistungstransistoren und hierzu geeigneter leistungstransistor
JPS56134764A (en) * 1980-03-26 1981-10-21 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacturing of bipolar integrated circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0605812A1 (de) * 1992-12-14 1994-07-13 Hughes Aircraft Company Testen von monolithisch-integrierten Schaltungen in Microwellen bereich

Also Published As

Publication number Publication date
GB1468378A (en) 1977-03-23
DE2414222B2 (de) 1979-04-05
DE2414222C3 (de) 1979-11-29
JPS579219B2 (de) 1982-02-20
JPS49122672A (de) 1974-11-22

Similar Documents

Publication Publication Date Title
DE2954501C2 (de)
DE2615754C2 (de)
DE2445879C2 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE2517690B2 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE2510593A1 (de) Integrierte halbleiter-schaltungsanordnung
DE4003681C2 (de) Verfahren zur Herstellung von inselförmigen Halbleiteranordnungen
DE2414222A1 (de) Verfahren zur herstellung eines transistors
DE2752335A1 (de) Verfahren zur herstellung eines sperrschicht-feldeffekttransistors
DE3133759A1 (de) Feldeffekttransistor
DE2535272A1 (de) Festkoerperbauelement-herstellungsverfahren
DE2510951C3 (de) Verfahren zur Herstellung einer monolithisch integrierten Halbleiterschaltung
EP0103653A1 (de) Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem bipolaren Planartransistor
DE2527076B2 (de) Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2627922A1 (de) Halbleiterbauteil
DE19523333A1 (de) Bipolare Halbleitereinrichtung und Verfahren zur Herstellung einer solchen
DE19836953A1 (de) MOSFET und Verfahren zu seiner Herstellung
DE1589917A1 (de) Verfahren zur Herstellung von Planartransistoren
DE2627307C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE3129755C2 (de) Verfahren zur Herstellung einer I&amp;uarr;2&amp;uarr;L-Halbleiterschaltungsanordnung
DE2105178C3 (de) Integrierte Halbleiterschaltung
DE2300791C3 (de) Verfahren zur Herstellung von Hochfrequenztransistoren
DE2610208C3 (de) Verfahren zur Herstellung von Halbleiterbauelementen
DE1293899C2 (de) Planar- oder Mesatransistor und Verfahren zur Herstellung des Planartransistors
DE1564312C3 (de) Planartransistor

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)