DE2239687A1 - Verfahren zum beenden des aetzvorganges beim aetzen mit einem fluessigen koh-aetzmittel und aetzbarriere zur durchfuehrung des verfahrens - Google Patents

Verfahren zum beenden des aetzvorganges beim aetzen mit einem fluessigen koh-aetzmittel und aetzbarriere zur durchfuehrung des verfahrens

Info

Publication number
DE2239687A1
DE2239687A1 DE2239687A DE2239687A DE2239687A1 DE 2239687 A1 DE2239687 A1 DE 2239687A1 DE 2239687 A DE2239687 A DE 2239687A DE 2239687 A DE2239687 A DE 2239687A DE 2239687 A1 DE2239687 A1 DE 2239687A1
Authority
DE
Germany
Prior art keywords
etching
layer
boron
silicon
atoms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2239687A
Other languages
English (en)
Other versions
DE2239687B2 (de
DE2239687C3 (de
Inventor
Robert Guy Hays
Chongkook Rhee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of DE2239687A1 publication Critical patent/DE2239687A1/de
Publication of DE2239687B2 publication Critical patent/DE2239687B2/de
Application granted granted Critical
Publication of DE2239687C3 publication Critical patent/DE2239687C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76297—Dielectric isolation using EPIC techniques, i.e. epitaxial passivated integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/051—Etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/115—Orientation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/97—Specified etch stop material

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Weting (AREA)
  • ing And Chemical Polishing (AREA)

Description

PATENTANWÄLTE A t 3 <J O
DIPL.-ING. LEO FLEUCHAUS DR.-ING. HANS LEYH
München 71, 11. AugUSt 1972 Melchioretr. 42
Unser Zeichen: M273P-835
Motorola, Inc. 9401 West Grand Avenue Franklin Park, Illinois V.St.A.
Verfahren zum Beenden des Ätzvorgangs beim Ätzen
mit einem flüssigen KOH-Ätζmittel und Ätzbarriere zur Durchführung des Verfahrens
Die Erfindung betrifft ein Verfahren zum Beenden des Ätzvorgangs beim Ätzen mit einem flüssigen KOH-Ätzmittel, und ferner eine Ätzbarriere zur Durchführung des Verfahrens.
Es wurde bisher angenommen, dass das Ätzen von Silicium, und insbesondere bordotiertem Silicium, mit Hilfe eines anisotropischen Ätzmittels, z.B. aus flüssigem Kaliumhydroxyd (KOH) in einer gleichförmigen Geschwindigkeit abläuft. Man stellte jedoch fest, dass innerhalb bestimmter Grenzen der Bor-Ober-
flächenkonzentration im Silicium, die etwa bei $ χ 10 bis
ΡΩ ^
3 x 10 Atome/cnr liegen, die Ätzgeschwindigkeit sehr unterschiedlich ist. Zum Beispiel ergibt sich bei einer Borkonzentration von etwa 3 x 10 Atome/cnr eine Ätzgeschwindigkeit von
Fs/wi etwa
309810/10 90
4 M273P-835
etwa 0,95/um/Min, wogegen für eine Borkonzentration von etwa
on ' ~k
3 x 10 Atome/cnr die Atzgeschwindigkeit etwa 0,02/um/Min beträgt. Letztei'es bedeutet, dass im Bereich eines Mischkristalles die Ätzgeschwindigkeit nahezu Null ist. Dieses Phänomen kann dazu benutzt werden, um eine anisotropische Ätzung mit KOH zu stoppen, wenn z.B. dünne Siliciumschichten beliebiger Form und Gestalb auf einem Träger ausgebildet werden sollen. Als praktische Grosse für die Borkonzentration ergibt sich ein V/ert von etwa i? χ 10 •'Atome/cnr und mehr, damit eine brauchbare Differenz in der Ätzgeschwindigkeit zwischen dem Siliciumsubstrat und der Ätzbarriere gegeben ist.
Der Erfindung liegt deshalb die Aufgabe zugrunde, ein Verfahren zum Beenden des Ätzvorgangs beim Ätzen mit einem flüssigen KOH-Ätzmittel und eine Ätzbarriere für ein solches Ätzverfahren zu schaffen, wobei die Ätzbarriere dafür sorgen soll, dass der Ätzvorgang praktisch ganz zum Stehen kommt.
Diese Aufgabe wird erfindungsgemäss dadurch gelöst, dass unter der wegzuätzenden Schicht als Ätzbarriere eine stark bordotierte Siliciumschicht angebracht wird.
Eine Ätzbarriere zur Durchführung des Verfahrens besteht darin, dass eine Siliciumschicht in dem Ätzweg des KOH-Ätzmittels angeordnet ist, die eine hohe Bor-Oberflächenkonzentration aufweist.
Es wurde bereits die Verwendung von KOH anisotropischen Ätzmitteln für die Herstellung von Vertiefungen in monokristallinen Siliciuascheiben mit einer 100 Kristallorientierung vorgeschlagen, wobei die anisotropische Ätzung in der Tiefe einer Rille sich selbst begrenzt. Dabei wurden dreieckförmige Rillen geätzt und eine Schicht aus Siliciumdioxyd in der Rille und den benachbarten Oberflächen des Substrats ausgebildet. Darüber wurde eine polykristalline Siliciumschicht angebracht,
- 2 - die
309810/1090
J M273P-335
die sich bis in" die !Rillen erstreckt und genügend dick ist, um als Substrat bei der nachfolgenden Handhabung wirksam zu sein. Danach wurde das ursprüngliche Substrat aus Silicium mit der 100 Kristallorientierung durch Polieren oder elektrolytische Ätzung entfernt, bis die Spitzen der Siliciumdioxydschiclro zum Vorschein kamen. Damit ergaben sich kleine Inselbereiche oder dünne Schichten aus einkristrailinem Silicium aif einem Substrat. Dieses Verfahren ist ausserordentlich zeitaufwendig und lässt sich nicht in. der gewünschten Genauigkeit ausführen, um ein Endprodukt zu erzielen, das allen Anfor&erungen entspricht. Insbesondere findet bei diesem Verfahren auch keine Ätzbarriere Verwendung.
Gegenüber diesem Vorschlag bietet die Erfindung den wesentlich eiüf/Orteil, dass eine epitaktische dünne Siliciumschicht dotiert oder undotiert verwendet werden kann, wobei sowohl die Dicke der Schicht als auch deren Widerstand und der Leitfähigkeitstyp sehr genau einstellbar sind.
Es ist auch bereits bekannt, hetero-epitaktisch gewachsene Einkristalle aus »Silicium auf einem Substrat, z.B. aus Saphir oder Spinell aufzuwachsen. Jedoch ergibt sich eine gewisse strukturelle Kristallveränderung im Silicium wegen der Ähnlichkeit der Kristallstrukturen des Saphirs oder Spinells als Substrat und dem darauf gewachsenen hetero-epitäktischen Silicium. Ein wesentlicher Vorteil der Erfindung besteht darin, dass diese Schwierigkeiten überwunden werden können und man eine epitaktische Siliciumschicht auf einem Substrat aufbauen kann, gegen welches die Siliciumschicht mit Hilfe dielektrischer Materialien isoliert ist. Durch die Erfindung bietet sich somit eine sehr vorteilhafte Lösung für die Bearbeitung von Halbleiterscheiben, indem P+, d.h. bordotierte vergrabene Schichten mit entsprechender· uberflächenkonzentration an Bor Verwendung finden, um einen Ätzvorgang während der Bearbeitung der Halbleiterscheibe abzubrechen. Jie Erfindung führt zu
-ό- einem
3 (Ji;. i υ/ ι (j'j.o
BAD ORSOiNAL
M273P-835
einem Herstellungsverfahren für Halbleiteranordnungen, das eine einfachere, billigere und genauere Herstellung von Halbleiteranordnungen unter Verwendung von sich selbst begrenzenden Ätzschritten zulässt, als dies mit herkömmlichen mechanischen oder elektrolytischen Verfahrensschritten möglich ist.
Die Erfindung wird besonders vorteilhaft bei einem Verfahren zur Bearbeitung von Siliciumhalbleiterscheiben verwendet, wobei ein KOH anisotropisches Ätzmittel in flüssiger Form Verwendung findet. Dabei wird eine Siliciumschicht mit einer hohen Bordotierung als Ätzbarriere über der vor dem Ätzmit tel zu schützenden Schicht angebracht.
V/eitere Vorteile und Merkmale der Erfindung ergeben sich aus der nachfolgenden Beschreibung eines Ausführungsbeispieles in Verbindung mit den Ansprüchen und der Zeichnung. Es zeigen:
Fig . 1 ein P~- oder H~"-leitendes Siliciumsubstrat in ver-
grösserter Darstellung;
Fig. 2 das Substrat gemäss Fig. 1 nach dem Aufbringen einer P+-dotierten (bordotierten) siliciumschicht;
Fig. 3 den Aufbau gemäss Fig. 2 nach dem Aufbringen einer epitaktischen Siliciumschicht;
Fig. 4 den Aufbau gemäss Fig. 3 nach der Anbringung einer dielektrisch isolierenden Schicht aus Siliciumdioxyd SiO0 auf den freiliegenden Oberflächen;
Fig. 5 den Aufbau gemäss Fig. 4 nach dem Beschichten mit einem polykristallinen Silicium und einer weiteren Siliciumdioxydschicht über dem polykristallinen Silicium;
3 0 9 ΰ ϊ ΰ / 1 ϋ 9 0
M273P-835. Fig. 6 den Aufbau gemäss Pig. 5 nach einer Drehung um 180°;
Fig. 7 den Aufbau gemäss Fig. 6,bei dem die Substratschicht aus P~- oder if-leitendem Silicium weggeätzt ist;
Fig. 8 den Aufbau gemäss Fig. 7 nach dem Entfernen der aussen liegenden Schichten aus Siliciumdioxyd und dem polykristallinen Silicium;
Fig. 9 den Aufbau gemäss Fig. 8 nach dem Entfernen der unteren Siliciumdioxydschicht sowie der P+-dotierten Siliciumschicht;
Fig. 10 eine graphi.sche Darstellung, aus der die Änderung der Ä't ζ geschwindi gke it in Abhängigkeit von der Konzentration der Bordotierung hervorgeht.
Die nachfolgende Beschreibung der Erfindung geschieht anhand eines einfachen Halbleiteraufbausj jedoch ist es offensichtlich, dass die Verwirklichung der Erfindung von der Art eines solchen Halbleiteraufbaus nicht abhängig ist. Das Wesentliche der Erfindung ist die Verwendung eines Siliciummaterials mit einem hohen Bor-Dotierungsniveau als eine Itzbarriere für ein KOH anisotropisches Ätzmittel, wobei die Oberflächenkonzen-
19 /5 tration des Bors vorzugsweise grosser als 5 x 10 Atome/cnr
Für die Erläuterung wird gemäss Fig. 1 von einem monokristallinen Siliciumsubstrat 10 ausgegangen, das sowohl P~- oder N~-leitend sein kann. Das Substrat kann z.B. die Kristallorientierung 100 aufweisen und von beliebiger Dicke sein, jedoch soll es ausreichende mechanische Festigkeit für die nachfolgende Behandlung bieten. Gemäss Fig. 2 wird das Substrat 10 mit einer °iliciumschicht 11 überzogen, die mit Bor dotiert ist. Diese bordotierte Siliciumschicht kann sowohl mit
- 5 - Hilfe
3098 10/1090
6 H273P-835
Hilfe einer bekannten Diffusionstechnik als auch epitaktisch aufgebracht werden, wobei die Borkonzentration vorzugsweise zumindest 5 x 10 ■\Atome/cra-? ist und z.B. auch 1 χ 10 Atome/cm^ bzw. ein noch höheres Dotierungsniveau bis zum Niveau eines Mischkristalls aufweisen kann. Man stellt fest, dass eine SiIiciumschicht, die mit Bor bis zu einer Oberflächenkonzentration
19 7J
von 5 x 10 Atome/cm- oder mehr dotiert ist, eine wesentliche
Ätzbarriere für eine anisotropische Ätzung mit KOH darstellt. Die Dicke der Schicht 11 kann etwa 1 bis 1,5/um betragen.
In Fig. 3 ist eine auf der P+-dotierten Siliciumschicht 11 angebrachte epitaktische Siliciumschicht 12 dargestellt, die beliebig dick sein kann und einen beliebigen Widerstand sowie beliebigen Leitfähigkeitstyp aufweisen kann. Je nach den Umständen kann diese Schicht sowohl P-leitend als auch N-leitend sein. Die epitaktische Schicht wächst entsprechend dem epitaktischen Verfahren sehr gleichmässig auf und lässt sich sehr genau sowohl bezüglich der gewünschten Dicke als auch der Konzentration des Dotierungsmittels ausbilden.
In dem in Fig. 4 dargestellten Aufbau ist der Aufbau gemäss Fig. 3 auf allen Aussenflächen mit einer dielektrisch isolierenden Schicht 13, z.B. Siliciumdioxyd, überzogen. Diese isolierende Schicht kann sowohl aufgedampft oder aufgewachsen werden.
In dem nachfolgenden Schritt soll die Substratschicht 10 entfernt werden. Um dies einfacher zu gestalten, wobei gleichzeitig die epitaktische Schicht 12 geschützt werden soll, wird eine polykristalline Siliciumschicht 14 um den gesamten Halbleiteraufbau gemäss Fig. 4 herum aufgebracht, wobei diese Schicht 14 genügend dick sein soll, um einen ausreichenden Halt für die epitaktische Schicht 12 bei den späteren Bearbeitungsschritten zu bieten. Als Schutz für diese tragende
- 6 - Schicht
3098 10/1 Ü90
. M273P-835
Schicht 14 während der nachfolgenden Verfahrensschritte wird eine weitere Schicht 15 aus Siliciumdioxyd auf den Aussenflächen der polykristallinen Siliciumschicht 14 aufgebracht.
Der in Fig. 6 dargestellte Aufbau entspricht dem Aufbau gemäss Fig. 5» jedoch ist der Halbleiterkörper um 180° gedreht, so dass die Substratschicht 10 nach oben weist. Die P+-leitende Schicht 11, d.h. die bordotierte Schicht, stellt in· diesem Auf-r bau nunmehr eine vergrabene Schicht dar. In diesem Zustand des Aufbaus wiikb das KOH anisotropische Ätzmittel auf das Substrat ein, und dieses wird bis zur vergrabenen, der Ätzung sich widersetzenden Schicht 11 abgetragen. Die Ätzgeschwindigkeit hängt von der kristallographischen Orientierung des Siliciumsubstrates 10 ab. Obwohl angegeben wurde, dass das Substrat 10 eine 100-Kristallorientierung aufweisen kann, ist es offensichtlich, dass auch Silicium mit einer 110-Kristallorientierung Verwendung finden kann. Für diese Kristallorientierung verläuft die Ätzgeschwindigkeit etwas langsamer. Ein Silicium mit einer lll-Kristallorientierung würde man möglicherweise nicht verwenden, da die Ätzgeschwindigkeit in einem KOH-Ätzmittel verhältnismässig klein ist.
Nach diesem Ätzschritt ergibt sich der Aufbau, wie er in Fig. 7 dargestellt ist, der erkennen lässt, dass das GiIiciumsubstrat 10 völlig von der bordotierten und der Ätzung sich widersetzenden Schicht 11 entfernt ist. Diese bordotierte Schicht besitzt vorzugsweise eine Oberflächenkonzentration von 5 x 10 ^Atome/cnr oder mehr und bewirkt damit die Ätzbarriere. Man kann feststellen, dass durch diese Ätzbarriere die epitaktische Siliciumschicht 12 in ihren ursprünglichen Abmessungen und charakteristischen Eigenschaften erhalten bleibt. Gemäss Fig. 8 werden die Endabschnitte 17 und 16 der dioxydschich"B 13 und 15 sowie der polykristallinen Siliciumschicht 14 entfernt, wobei mechanische Bearbeitungsschritte Verwendung finden können, indem längs den gestrichelten Linien
- 7 - 18 und
3 0 9 8 1 0 / 1 (J 9 0
& M273P-835
18 und 19 gemäss Fig. 7 diese Teile abgetrennt werden. Zurück bleibt der Aufbau gemäss Fig. 8 mit einer P+-dotierten SiIiciumschicht 11, der epitaktischen Siliciumschicht 12, einer Siliciumdioxydschicht 13, einem Teil der polykristallinen Siliciumschicht 14 sowie einem Teil der darunterliegenden Siliciumdioxydschicht 15.
Gemäss Fig. 9 ist von dem vorausgehend beschriebenen Aufbau die P+-leitende Schicht 11 durch eine gesteuerte mechanische Bearbeitung, z.B. durch Polieren oder durch eine isotropische Ätzung in bekannter '.-/eise entfernt. Sowohl durch ein mechanisches Polieren als auch ein elektrolytisches Ätzen bzw. isotropisches Ätzen kann die Schicht 11 sehr genau entfernt werden, was auch für die Siliciumdioxydschicht 1? gilt, so dass nurmehr die polykristalline Siliciumschicht 14 als Substrat zurückbleibt. Für den Fall, dass die P+-leitende Schicht 11 durch isotropische Ätzung entfernt wird, so kann jegliches bekannte Ätzmittel Verwendung finden, dessen Ätzgeschwindigkeit bekannt ist, um das Ätzverfahren abbrechen zu können, wenn die P+-leitende Schicht vollkommen entfernt ist.
Das Entfernen der P+-leitenden Schicht 11 kann sehr genau durchgeführt werden, so dass die ursprünglichen Dimensionen sowie die charakteristischen Werte der epitaktischen Schicht 11 erhalten bleiben. Die Dicke der epitaktischen Schicht 11, die z.B. ungefähr 5/um beträgt, kann auf diese l/eise innerhalb einer Grenze von etwa 1 bis 1,5/um von einer zur anderen Kante beibehalten werden. Ausserdem bleibt die dielektrische Siliciumschicht 13 erhalten, die als Isolierung der epitaktischen Schicht 1.1 gegenüber der polykristallinen Schicht 14 dient und ausserdem eine weitere mechanische Verstärkung bietet. 'Wenn andere Verfahren Verwendung finden, kann die Dickentoleranz von einer zur anderen Seite der ualbleiterscheibe etwa 12,5/um betragen.
- ü 3 0 9 b j ι.) /10 9 0
S M273B-835'
Die Zusammensetzung bzw. spezielle Mischung des KOH anisotropischen Ätzmittels ist in den verschiedensten Variationen bekannt und kann aus einer Mischung aus KOH, Wasser und Alkohol bestehen. Eine Mischung, die sich als besonders vorteil-
p haft erwiesen hat, umfasst 375g KOH, 1200 cm Wasser und 375g Isopropylalkohol. Diese Ätzlösung wird bei einer Temperatur von etwa 800C verwendet. Auch andere Mischungszusammensetzungen führen zu demselben Ziel, insbesondere wenn Alkohole mit höherer Verdampfungstemperatur und mehr Wasser sowie weniger KOH Verwendung finden, iiras Jedoch ebenfalls bekannt ist.
In Fig. 10 ist ein Diagramm dargestellt, in dem die Kurve. 21 die Ätzgeschwindigkeit von bordotiertem Silicium unter Verwendung von einem KOH' Ätzmittel darstellt. Auf der Ordinate sind die Ätztiefen in /im und auf der Abszisse die Borkonzentration in Ätome/cnr dargestellt. Die Ätzzeit beträgt in jedem Fall eine Minute. Somit ergibt sich für eine Borkonzentration unter 3 x 10 Atome/cm eine"Ätzgeschwindigkeit unabhängig von der Konzentration, die verhältnismässig hoch ist und etwa 0,95/um/Min beträgt. Für eine Borkonzentration von etwa 3,5 x 10 Atome/cnr (Mischkristallkonzentration) ist die Ätzgeschwindigkeit konstant und mit etwa 0,02/um/Min sehr klein. Der Verlauf der Ätzgeschwindigkeit zwischen diesen beiden Extremen ist durch die Kurve 21 dargestellt. Borkon-
20 5 zentrationen, die wesentlich grosser als 1 χ 10 Atome/cm sind, können nur sehr schwierig und zeitaufwendig erzielt werden, wobei jedoch praktisch keine ernsten kristallographischen Schäden auftreten. Im Bereich zwischen 5 x 10 und
ΡΩ ^
1 x 10 Atome/cm und sogar etwas darüber, d.h. am unteren Knie 22 der Kurve 21, wird weniger Zeit benötigt, so dass in diesem Bereich die Anwendung der Erfindung besonders vorteilhaft ist.
- 9 - Patentansprüche
3098 10/1090

Claims (5)

Patentansprüche
1. Verfahren zum Beenden des Ätzvorgangs beim Ätzen mit einem flüssigeriKÜH-Ätzmittel, dadurch gekennzeichnet, dass unter der wegzuätzenden Schicht als Ätzbarriere eine stark bordotierte SiUciumschicht angebracht wird.
2. Ätzbarriere zur Durchführung des Verfahrens nach Anspruch 1, dadurch gekennzeichnet, dass eine SiIiciumschicht in dem Ätzweg des KOH-Ätzmittels angeordnet ist, die eine hohe Bor-Überflächenkonzentration aufweist.
3. Ätzbarriere nach Anspruch 2, dadurch g e k e η η -
zeichnet, dass die ßordotierung zumindest eine
1 q 3
Oberflächenkonzentration von 5 x 10 ^Atome/cnr im Silicium bewirkt.
4. Ätzbarriere nach Anspruch 2 oder 3> dadurch gekennzeichnet, dass eine vergrabene bordotierte SiIiciumschicht (11) in dem zu ätzenden Schichtaufbau vorgesehen ist, wobei die Bor-Überflächenkonzentration die-
19 / 3
ser vergrabenen Schicht zumindest :j χ 10 Atome/cm beträgt.
5. Ätzbarriere für ein KüH-anisotropisches Ätzmittel nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, dass die Bor-Überflächeilkonzentration einen l.'ert bis etwa 3 χ 10" Atome/cm' annimmt.
3096 10/1090
ff
Leerseite
DE2239687A 1971-08-13 1972-08-11 Verfahren zum Ätzen eines mehrschichtigen Halbleiterkörpers mit einem flüssigen Ätzmittel Expired DE2239687C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US17145571A 1971-08-13 1971-08-13

Publications (3)

Publication Number Publication Date
DE2239687A1 true DE2239687A1 (de) 1973-03-08
DE2239687B2 DE2239687B2 (de) 1977-07-28
DE2239687C3 DE2239687C3 (de) 1978-04-06

Family

ID=22623790

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2239687A Expired DE2239687C3 (de) 1971-08-13 1972-08-11 Verfahren zum Ätzen eines mehrschichtigen Halbleiterkörpers mit einem flüssigen Ätzmittel

Country Status (3)

Country Link
US (1) US3721593A (de)
JP (1) JPS5222621B2 (de)
DE (1) DE2239687C3 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3959045A (en) * 1974-11-18 1976-05-25 Varian Associates Process for making III-V devices
US4026740A (en) * 1975-10-29 1977-05-31 Intel Corporation Process for fabricating narrow polycrystalline silicon members
US4198263A (en) * 1976-03-30 1980-04-15 Tokyo Shibaura Electric Co., Ltd. Mask for soft X-rays and method of manufacture
US4142926A (en) * 1977-02-24 1979-03-06 Intel Corporation Self-aligning double polycrystalline silicon etching process
US4234361A (en) * 1979-07-05 1980-11-18 Wisconsin Alumni Research Foundation Process for producing an electrostatically deformable thin silicon membranes utilizing a two-stage diffusion step to form an etchant resistant layer
DE3067381D1 (en) * 1979-11-15 1984-05-10 Secr Defence Brit Series-connected combination of two-terminal semiconductor devices and their fabrication
US4372803A (en) * 1980-09-26 1983-02-08 The United States Of America As Represented By The Secretary Of The Navy Method for etch thinning silicon devices
US4649627A (en) * 1984-06-28 1987-03-17 International Business Machines Corporation Method of fabricating silicon-on-insulator transistors with a shared element
US4601779A (en) * 1985-06-24 1986-07-22 International Business Machines Corporation Method of producing a thin silicon-on-insulator layer
US5024723A (en) * 1990-05-07 1991-06-18 Goesele Ulrich M Method of producing a thin silicon on insulator layer by wafer bonding and chemical thinning
US5677248A (en) * 1994-03-30 1997-10-14 Nippondenso Co., Ltd. Method of etching semiconductor wafers
US20100134568A1 (en) * 2008-10-30 2010-06-03 Christoph Menzel MEMS Device with Uniform Membrane
US9006066B2 (en) 2013-04-26 2015-04-14 Globalfoundries Inc. FinFET with active region shaped structures and channel separation

Also Published As

Publication number Publication date
JPS5222621B2 (de) 1977-06-18
DE2239687B2 (de) 1977-07-28
DE2239687C3 (de) 1978-04-06
JPS4827940A (de) 1973-04-13
US3721593A (en) 1973-03-20

Similar Documents

Publication Publication Date Title
EP0000897B1 (de) Verfahren zum Herstellen von lateral isolierten Siliciumbereichen
DE2550056C2 (de)
DE69333152T2 (de) Verfahren zur Herstellung eines Halbleitersubstrates
DE2109874C3 (de) Halbleiterbauelement mit einem monokristallinen Siliziumkörper und Verfahren zum Herstellen
DE1614283C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2239686A1 (de) Verfahren zur herstellung von dielektrisch isolierten schichtbereichen aus einem siliciumhalbleitermaterial auf einer traegerschicht
DE2229457B2 (de) Verfahren zum Herstellen eines Halbleiterbauelements
WO1997004319A1 (de) Verfahren zur herstellung von beschleunigungssensoren
DE2239687A1 (de) Verfahren zum beenden des aetzvorganges beim aetzen mit einem fluessigen koh-aetzmittel und aetzbarriere zur durchfuehrung des verfahrens
DE69826053T2 (de) Halbleitersubstrat und Verfahren zu dessen Herstellung
DE2738008A1 (de) Verfahren zum herstellen einer eintransistor-speicherzelle
DE2644939A1 (de) Aetzverfahren zum abflachen eines siliciumsubstrats
DE1963162C3 (de) Verfahren zur Herstellung mehrerer Halbleiterbauelemente aus einer einkristallinen Halbleiterscheibe
DE2115455A1 (de) Halbleiterbauteil
DE1901819C3 (de) Herstellungsverfahren für polykristalline Siliciumschichten
DE1944131A1 (de) Verfahren zum Herabsetzen der Stapelfehlerdichte in epitaktischen Schichten von Halbleiterbauelementen
DE1814029B2 (de) Erzeugung einkristalliner und polykristalliner halbleiterbereiche auf einem inkristallinen halbleitersubstrat
DE2517252A1 (de) Halbleiterelement
DE1802849B2 (de) Verfahren zum herstellen einer monolithischen schaltung
DE102014117276A1 (de) Verfahren und Vorrichtung zur unterseitigen Behandlung eines Substrats
DE2163075C2 (de) Verfahren zur Herstellung von elektrolumineszierenden Halbleiterbauelementen
DE1274243B (de) Verfahren zur herstellung einer tunneldiode
DE7100215U (de) Halbleiteranordnung mit relativ kleinen geometrischen abmessungen
DE2900747A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE2059506C2 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee