DE2239686A1 - Verfahren zur herstellung von dielektrisch isolierten schichtbereichen aus einem siliciumhalbleitermaterial auf einer traegerschicht - Google Patents

Verfahren zur herstellung von dielektrisch isolierten schichtbereichen aus einem siliciumhalbleitermaterial auf einer traegerschicht

Info

Publication number
DE2239686A1
DE2239686A1 DE2239686A DE2239686A DE2239686A1 DE 2239686 A1 DE2239686 A1 DE 2239686A1 DE 2239686 A DE2239686 A DE 2239686A DE 2239686 A DE2239686 A DE 2239686A DE 2239686 A1 DE2239686 A1 DE 2239686A1
Authority
DE
Germany
Prior art keywords
layer
silicon
boron
doped
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE2239686A
Other languages
English (en)
Inventor
Robert Guy Hays
Chongkook Rhee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of DE2239686A1 publication Critical patent/DE2239686A1/de
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76297Dielectric isolation using EPIC techniques, i.e. epitaxial passivated integrated circuit
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/051Etching
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/085Isolated-integrated
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/115Orientation
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/928Front and rear surface processing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/973Substrate orientation
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/977Thinning or removal of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Weting (AREA)

Description

PATENTANWÄLTE £ £ 3 " Q ö O
DIPL.-ING. LEO FLEUCHAUS DR.-ING. HANSLEYH
München 71, 11. August 1972 Melchloretr. 42
Unser Zeichen: M272P-834
Motorola, Inc.
9401 West Grand Avenue
Franklin Park« Illinois
V.St.A.
Verfahren zur Herstellung von dielektrisch isolierten Schichtbereichen aus einem Siliciumhalbleitermaterial auf einer Trägerschicht
Die Erfindung betrifft ein Verfahren zur Herstellung von dielektrisch isolierten Schichtbereichen aus einem Siliciumhalbleitermaterial auf einer Trägerschicht, wobei auf einem einkristallinen Substrat eine bordotierte Siüciumschicht angebracht wird«.
Es wurde bisher angenommen, dass das Ätzen von Silicium und insbesondere von bordotiertem Silicium mit Hilfe eines anisotropischen Ätzmittels, z.B. aus flüssigem Kaliumhydroxyd (KOH) mit einer gleichförmigen Geschwindigkeit abläuft. Man stellte jedoch fest, dass innerhalb bestimmter Grenzen der Bor-Oberflächenkonzentration im Silicium, die etwa bei
ο OCS ~A
3 x 10 bis 3 χ 10 Atome/cm liegen, die Ätzgeschwindigkeit Ps/wi ' sehr
309810/0671
** M272P-834-
sehr unterschiedlich ist. Zum Beispiel ergibt sich bei einer
in TL
Borkonzentration von etwa 3 x IO Atome/cnr eine Ätzgeschwindigkeit von etwa 0,9/um/Min, wogegen für eine Borkonzentration von etwa 3 x 10 Atome/cnr die Ätzgeschwindigkeit etwa 0,02/um/Min beträgt. Letzteres bedeutet, dass im Bereich eines Mischkristalles die Ätzgeschwindigkeit nahezu Null ist. Dieses Phänomen kann dazu benutzt werden, um eine anisotropische Ätzung mit KOH zu stoppen, wenn z.B. dünne Siliciumschichten beliebiger Form und Gestalt auf einem Träger ausgebildet werden sollen. Als praktische Grosse für die Borkonzentration
IQ 3
ergibt sich ein Wert von etwa 5 x 10 7Atome/cnr und mehr, damit eine brauchbare Differenz in der Ätzgeschwindigkeit zwischen dem Siliciumsubstrat und der Ätzbarriere gegeben ist.
Es wurde bereits die Verwendung von KOH als anisotropisches Ätzmittel irür die Herstellung von rillenförmigen Vertiefungen in monokristallinen Siliciumscheiben mit einer 100-Kristallorientierung vorgeschlagen, wobei die anisotropische Ätzung in der Tiefe einer HiIJe sich aufgrund der Verwendung einer Maske selbst begrenzt. Dabei werden dreieckförmige Rillen geätzt und eine Schicht aus Siliciumdioxyd in der Rille und den benachbarten Oberflächen des Substrats ausgebildet. Darüber wird eine polykristalline Siliciumschicht gebracht, die sich bis in die Rillen erstreckt und genügend dick ist, um als Substrat bei der nachfolgenden Handhabung wirksam zu sein. Darauf wird das ursprüngliche Substrat aus Silicium mit der 100-Kristallorientierung durch Polieren oder elektrolytisches Ätzen entfernt, bis die Spitzen der Siliciumdioxydschichten zum Vorschein kommen. Dadurch ergeben sich kleine Inselbereiche oder dünne Schichten aus einkristallinem Silicium auf einem Substrat. Dieses Verfahren ist ausserordentlich zeitaufwendig und lässt sich nicht in der gewünschten Genauigkeit ausführen, um ein Endprodukt zu erzielen, das allen Anforderungen entspricht. Insbesondere findet bei diesem Verfahren auch keine Ätzbarriere Verwendung.
- 2 - Der
309810/0671
M272B-8-34
Der Erfindung liegt deshalb die Aufgabe zugrunde, ein Verfahren zum Beenden des Ätzvorgangs beim Ätzen mit einem flüssigen KOH-Ätzmittel und eine Ätzbarriere für ein solches Ätzverfahren zu schaffen, wobei die Ätzbarriere dafür sorgen soll, dass der Ätzvorgang praktisch selbsttätig ganz zum Stehen kommt, wobei dielektrisch isolierte Schichtbereiche aus einem Siliciumhalbleitermaterial auf einer Trägerschicht geschaffen werden sollen.
Diese Aufgabe wird erfindungsgemäss dadurch gelöst, dass die bordotierte Siliciumschicht mit einer Bor-Oberflächenkonzentration von zumindest 5 x 10 ^Atome/cnr ausgebildet wird, dass eine epitaxiale Schicht aus einem Material mit einem gegebenen Leitfähigkeitεtyp, einem gegebenen Widerstand und einer gegebenen' Dicke über «ter bordotierten Siliciumschicht angebracht wird, dass über der epitaxialen Schicht eine Isolationsschicht ausgebildet wird, dass über der Isolationsschicht eine Trägerschicht angebracht wird, und dass das Siliciumsubstrat mit einem KOH-Ätzmittel bis zur bordo'tierten Siliciumschicht entfernt und anschliessend die bordotierte Silciiumschicht ebenfalls entfernt wird.
Yeitere Merkmale und Ausgestaltungen der Erfindung sind Gegenstand von Unteransprüchen.
Gegenüber dem vorausstehend erwähnten Vorschlag bietet die Erfindung den wesentlichen Vorteil, dass eine epitaxiale dünne Siliciumschicht, dotiert oder undotiert, und/oder entsprechende Inselbereiche ausgebildet werden können, wobei sowohl die Dicke der Schicht als auch deren Widerstand und der Leitfähigkeitstyp sehr genau einstellbar sind.
Es ist auch bereits bekannt, hetero-epitaxial gewachsene Einkristalle aus Silicium auf einem Substrat, z.B. Saphir oder Spinell, aufzuwachsen. Jedoch ergibt sich eine gewisse
- 3 - strukturelle
309810/0671
' M272P-834
strukturelle Krißtallveränderung im Silicium wegen der unähnlichen Kristallstrukturen des Saphirs oder Spinells ale Substrat und dem darauf gewachsenen hetero-epitaxialen Silicium. Ein wesentlicher Vorteil der Erfindung beeteht darin, dass diese Schwierigkeiten überwunden werden können und man eine epitaxiale Siliciumechicht auf einem Substrat aufbauen kann, gegen welches dit ßiliciumschicht »it Hilfe dielektrischer Materialien isoliert ist. Durch die Erfindung bietet sich somit eine sehr vorteilhafte Lösung für die Bearbeitung von Halbleiterscheiben und/oder Halbleiterscheiben mit Inselbereichen, indem P+, d.h. bordotierte vergrabene Schichten mit entsprechender Oberflächenkonzentration an Bor Verwendung finden, um einen Ätzvorgang während der Bearbeitung der Halbleiterscheibe abzubrechen. Bei einer bordotierten Oberflächenkonzentration von mehr als 5 * 10 Atome/cm* wird diese Schicht von dem KOH-Ätzmittel praktisch nicht mehr angegriffen. Die Erfindung führt somit zu einem Herstellungsverfahren für Halbleiteranordnungen, das eine einfachere, billigere und genauere Herstellung von Halbleiteranordnungen unter Verwendung von sich selbst begrenzenden itzschritttn zulässtt ale dies mit herkömmlichen mechanischen oder elektrolytischen Verfahrensechritten möglich ist.
Die Erfindung wird besonders vorteilhaft auch bei einem Verfahren zur Bearbeitung von Siliciumhalbleiterscheiben verwendet, wobei das anisotropische KOH-ltzmittel in flüssiger Form Verwendung findet,, Während der Ätzung dient eine Siliciumschicht mit hoher Bordotierung als Ätzbarriere, die über der vor dem Ätzmittel zu schützenden Schicht angebracht ist. Dieses Ätzverfahren gewährleistet,dass Beschädigungen während des Herstellungsverfahrens, wie sie insbesondere bei mechanischen Bearbeitungsschritten auftreten können, weitgehendst auszuschalten sind.
- 4 - Weiter·
309810/0671
M272P-834-
Veitere Vorteile und Merkmale der Erfindung ergeben sich aus der nachfolgenden Beschreibung eines Ausführungsbeispieles in Verbindung mit den Ansprüchen und der Zeichnung. Es zeigen;
Fig. 1 ein P~- oder N""-! e it ende s Siliciumsubstrat in vergrösserter Darstellung;
Fig. 2 das Substrat gemäss Fig. 1 nach dem Aufbringen einer P+-dotierten (bordotierten) Siliciumschicht;
Fig. 3 den Aufbau gemäss Fig. 2 nach dem Aufbringen einer epitaxialen Siliciumschicht;
Fig. 4 den Aufbau gemäss Fig. 3 nach dem Anbringen einer dielektrischen, isolierenden Schicht aus Siliciumdioxyd SiO2 auf den freiliegenden Oberflächen-
Fig. 5 den Aufbau gemäss Fig. 4 nach, dem Beschichten mit einem polykristallinen Silicium und einer weiteren Siliciumdioxydschicht über dem polykristallinen Silicium;
Fig. 6 den Aufbau gemäss Fig. 5 nach einer Drehung um 180°;
Fig. 7 den Aufbau gemäss Fig. 6, bei dem die Substratschicht aus P~- oder ϊΓ-leitendem Silicium weggeätzt ist;
Fig. 8 den Aufbau gemäss Fig. 7 nach dem Entfernen der aussen liegenden Schichten aus Siliciumdioxyd und dem polykristallinen Silicium;
Fig. 9 den Aufbau gemäss Fig. 8 nach dem Entfernen der unteren Siliciumdioxydschicht sowie der P+-dotierten Sili ciumschicht ;
- 5 - Fig. 10
309810/0671
M272P-834
Fig.10 den Aufbau einer N+-leitenden vergrabenen Schicht für einen Halbleiteraufbau nach einer weiteren AuS-führungsform der Erfindung mit dielektrisch isolierten Inselbereichen;
Fig.11 den Aufbau gemäss Fig. Io nach einem weiteren Verfahrensschritt, um die Halbleiterscheibe für die anisotropische Ätzung vorzubereiten;
Fig.12 den Aufbau gemäss Fig. 11 nach der anisotropischen Ätzung bis zur Ätzbarriere;
Fig.13 den Aufbau gemäss Fig. 12 nach dem Entfernen der Ätzbarriere.
Die nachfolgende Beschreibung der Erfindung geschieht anhand eines einfachen Halbleiteraufbaus; jedoch ist es offensichtlich, dass die Verwirklichung der Erfindung von der Art eines solchen Halbleiteraufbaus nicht abhängt. Das Wesentliche der Erfindung ist die Verwendung eines Siliciummaterials mit einem hohen Bordotierungsniveau als Ätzbarriere für ein anisotropisches KOH-Ätzmittel. wobei die Oberflächenkonzentration des Bors vorzugsweise grosser ist als 5 xlo Atome/cm .
Für die Erläuterung wird gemäss Fig. 1 von einem monokristallinen Siliciumsubstrat 10 ausgegangen, das sowohl P~- oder N~- leitend sein kann. Das Substrat kann z.B. die Kristallorientierung 100 aufweisen und von beliebiger Dicke sein, jedoch soll es ausreichende mechanische Festigkeit für die nachfolgende Behandlung bieten. Gemäss Fig. 2 wird das Substrat Io mit einer ^iliciumschicht 11 überzogen, die mit Bor dotiert ist. Diese bordotierte Siliciumschicht kann sowohl mit Hilfe einer bekannten Diffusionstechnik als auch epitaxial aufgebracht werden, wobei die Borkonzentration vorzugsweise zumindest 5 χ 10 ^Atome/cnr ist und z.B. auch 1 χ 10 Atome/cnr
- 6 - bzw.
309810/0671
M272P-834
bzw. ein noch höheres Dotierungsniveau bis zu dem Dotierungsniveau eines Mischkristalls aufweisen kann. Man stellt fest, dass eine Siliciumschicht, die mit Bor bis zu einer Oberflächenkonzentration von 5 x IO "Atome/cnr oder mehr dotiert ist, eine wesentliche Itzbarriere für eine anisotropische Ätzung mit KOH darstellt.
Die Dicke der Schicht 11 kann etwa-1 bis 1,5/um betragen.
iEJjPig. 3 ist eine auf der P+-dotierten Siliciumschicht 11 angebrachte epitaxiale Siliciumschicht 12 dargestellt, die beliebig dick sein kann und einen beliebigen Widerstand sowie einen beliebigen Leitfähigkeitstyp aufweisen kann. Je nach den Umständen kann diese Schicht sowohl P-leitend als auch N-leitend sein. Die epitaxiale Schicht wächst entsprechend dem epitaxialen Verfahren sehr gleichmässig auf und lässt sich sehr genau sowohl bezüglich der gewünschten Dicke als auch der Konzentration des Dotierungsmaterials ausbilden. In dem in Fig. 4 dargestellten Aufbau ist der Aufbau gemäss Fig. 3 auf allen Aussenflachen mit einer dielektrisch isolierenden Schicht 13, z.B. Siliciumdioxyd, überzogen. Diese isolierende Schicht kann sowohl aufgedampft als auch aufgewachsen werden.
In dem nachfolgenden Schritt soll die Substratschicht Io entfernt werden. Um dies einfacher zu gestalten, wobei gleichzeitig die epitaxiale Schicht 12 geschützt werden soll, wird eine polykristalline Siliciumschicht 14 um den gesamten Halbleiteraufbau gemäss Fig. 4 herum aufgebracht, wobei diese Schicht genügend dick sein soll, um einen ausreichenden Halt für die epitaxiale Schicht 12 bei den späteren Bearbeitungsschritten zu bieten. Als Schutz für diese tragende Schicht 14 während der nachfolgenden Verfahrensschritte wird eine weitere Schicht 15 aus Siliciumdioxyd auf den Aussenflächen der poly-, kristallinen Siliciumträgerschicht 14 aufgebracht.
- 7 - ■ Der
3 0 9 810/0671 ί
M272P-834
Der in Fj,g. 6 dargestellte Aufbau entspricht dem Aufbau gemäss Fig. 5, jedoch ist der Halbleiterkörper um 180° gedreht, so dass die Substratschicht 10 nach oben weist. Die P+-leitende Schicht 11, d.h. die bordotierte Schicht stellt in diesem Aufbau nunmehr eine vergrabene Schicht dar. In diesem Zustand des Aufbaus wirkt das anisotropische KOH-Ä'tzmittel auf das Substrat ein,und dieses wird bis zur vergrabenen, der Ätzung sich widersetzenden Schicht 11 abgetragen. Die Ätzgeschwindigkeit hängt von der kristallographischen Orientierung des Siliciumsubstrates 10 ab. Obwohl abgegeben wurde, dass das Substrat 10 eine 100-Kristallorientierung aufweisen kann, ist es offensichtlich, dass auch Siliciumntt einer 110-Kristallorientierung Verwendung finden kann. Für diese Kristallorientierung verläuft die Ätzgeschwindigkeit etwas langsamer. Ein Silicium mit einer 111-Kristallorientierung würde man möglicherweise nicht verwenden, da die Ätzgeschwindigkeit in einem KOH-Ätzmittel verhältnismässig klein ist.
Nach diesem vorausstehend erwähnten Ätzschritt ergibt sich ein Aufbau, wie er in Fig. 7 dargestellt ist, der erkennen lässt, dass das Siliciumsubstrat 10 völlig von der bordotierten und der Ätzung sich widersetzenden Schicht 11 entfernt ist. Diese bordotierte Schicht besitzt vorzugsweise eine Oberflächenkonzentration von 5 χ 10 ^Atome /cnr oder mehr und bewirkt damit die Ätzbarriere. Man kann feststellen, dass durch diese Ätzbarriere die epitaxiale Siliciumschicht 12 in ihren ursprünglichen Abmessungen und charakteristischen Eigenschaften erhalten bleibt. Gemäss Fig. 8 werden die Endabschnitte 17 und 16 der Siliciumdioxydschichten 13 und 15 sowie der polykristallinen Siliciumschicht 14 entfernt, wobei mechanische Bearbeitungsschritte Verwendung finden können, indem längs den gestrichelten Linien 18 und 19 gemäss Fig. 7 diese Teile abgetrennt werden. Zurück bleibt der Aufbau gemäss Fig. 8 mit einer P+-dotierten Siliciumschicht 11, der epitaxialen Siliciumschicht 12, einer Siliciumdioxydschicht 13, einem Teil der
- 8 - polykristallinen i 309810/0671 I
M272P-834-
polykristallinen Siliciumschicht 14 sowie einem Teil der darunter liegenden Silieiumdioxydschicht 15.
Gemäss Fig. 9 ist von dem vorausgehend beschriebenen Aufbau die P -leitende Schicht 11 durch eine gesteuerte mechanische Bearbeitung," z.Bo durch Polieren oder durch eine isotropische Itzung in bekannter Weise entfernt. Sowohl durch ein mechanisches Polieren als auch ein elektrolytisches Ätzen bzw«, isotropisches Ätzen kann die Schicht 11 sehr genau entfernt werden, was auch für die Siliciumdioxydschicht 15 gilt, so dass nurmehr die po^lykristalline Siliciumschicht 14- als Trägerschicht zurückbleibt. Für den Fall, dass die P+~leitande Schicht 11 durch isotropische Itzung entfernt .wird,, können jegliche bekannte Ätzmittel Verblendung findens deren Ätzgeschwindigkeit bekannt ists um das Ätzverfahren abbrechen zu können, wenn die P+~leitende Schicht vollkommen entfernt ist*
Das Entfernen der P+-leitenden Schicht/kann sehr genau durchgeführt werden, so dass die ursprünglichen Dimensionen sowie die charakteristischen Werte der epitaxialen Schicht 11 erhalten bleiben. Die Dicke der epitaxialen Schicht 11, die Z0B0 ungefähr 5/um beträgt, kann auf diese Weise innerhalb einer Grenze von etwa 1 bis 1,5/um von einer zur anderen Kante beibehalten werden. Ausserdem bleibt die dielektrische Siliciumschicht 13 erhalten, die als Isolierung der epitaxialen Schicht 11 gegenüber der polykristallinen Schicht 14 dient und ausserdem eine weitere mechanische Verstärkung bietet«, Wenn andere Verfahren Verwendung finden, kann die Dickentoleranz von einer zur anderen Seite der Halbleiterscheibe etwa.12,5/um betragen«
Die Zusammensetzung bzw. spezielle Mischung des anisotrop!- sehen KüH-Ätzmittels ist in den verschiedensten Variationen bekannt und kann aus einer Mischung aus KOH, Wasser und Alkohol bestehen. Eine Mischung, die sich als besonders vorteilhaft erweist, umfasst 375g KOH, 1200 cnr Wasser und 375g
- l) - Isopropyl-
30981Q/067 1
Isopropylalkohol. Diese Ätzlösung wird bei einer Temperatur von etwa 80 C verwendet. Auch andere Mischungszusammensetzungen führen zu demselben Ziel, insbesondere wenn Alkohole mit höherer Verdampfungstemperatur und mehr Wasser sowie weniger KOH Verwendung finden, was jedoch ebenfalls bekannt isto
Eine weitere Ausführungsform ist in den Fig. 10 bis 13 beschrieben. Bei dieser Ausführungsform wird eine epitaxiale Schicht 12 entsprechend dem Aufbau gemäss Fig. 3 ausgebildet und auf dieser eine N+-leitende Schicht 21 angebracht. Zur Dotierung kann ein übliches N-Dotierungsmittel in einer für den gewünschten Zweck geeigneten Konzentration Verwendung finden. Es ist auch möglich, die Schicht 21 P+-leitend mit einem geeigneten P-Dotierungsmittel mit einer für den verwendeten Zweck geeigneten Konzentration zu dotieren. Die Dicke der Schicht ist ebenfalls unkritisch.
Nach dem Ausbilden der Schicht 21 wird diese mit einer Maske abgedeckt und in bekannter Weise in einem anisotropischen KOH-A*tziüittel durch die Öffnungen der Maske geätzt. Durch diese Ätzung entstehen Rillen 22 und 23, die durch die N+-IeI-tende Schicht und die epitaxiale Schicht 12 hindurch bis zur bordotierten P+-leitenden Schicht 11 reichen. Sobald die Ätzung bis zu dieser bordotierten Schicht vorgedrungen ist, wird die Ätzgeschwindigkeit in der zuvor erwähnten Weise durch die Ätzbarriere praktisch auf ITuIl gebracht.
Wenn über der epitaxialen Schicht 12 keine H+-leitende Schicht 21 notwendig ist, erfolgt die Maskierung auf der epitaxialen Schicht, wobei durch die Maske in diese Schicht, wie erwähnt, die Rillen 22 und 2-Ί eingeätzt werden.
Nach dem Ätzen der rillen 22 und 2;5 wird eine isolierende Schicht 2'I- aus oil Lc Lumdioxyd über dem gesamten A.ufbau angebracht. Diese Schicht Λ4· umgib', nicht nur das Jubsbrat Io,
- 1 U - iiiil
3 Π Q 8 1 0 / 0 6 7 1
BAD ORIGINAL
"U Μ272Ρ-834
die P+-leitende Schicht 11, die epitaxiale Schicht 12 und die N+-leitende Schicht 21, sondern legt sich auch auf die Oberfläche des Halbleitermaterials in den Rillen 22 und 23. Über dieser den gesamten Halbleiteraufbau überziehenden Siliciumdioxydschicht wird eine verhältnismässig dicke Schicht aus ' einem Trägermaterial, z.B. polykristallinem Silicium, angebracht und diese Trägerschicht 25 erneut mit einer Siliciumdioxydschicht 26 überzogen. Dadurch' erhält man einen sehr stabilen Aufbau für die späteren Verfahrensschritte.
Das Substrat IO wird nunmehr einer Ätzung in einem anisotropischen KOH-ltzmittel unterzogen, das solange einwirkt, bis das Substrat 10 bis zur Oberfläche 27 der bordotierten Schicht 11 abgetragen ist. Wie anhand der Fig. 7 und 8 für einen ähnlichen Aufbau beschrieben, können die seitlichen Siliciumdioxydschichten 24 und 26 sowie der seitliche Teil der polykristallinen Schicht 25 durch mechanische Bearbeitung entfernt werden, um einen Aufbau gemäss Fig. 12 zu erhalten.
Der Aufbau gemäss Fig. 12 ist gegenüber dem Aufbau gemäss Fig. 11 um 180° gedreht, so dass die bordotierte Schicht 11 nunmehr als oberste Schicht in Erscheinung tritt. Der verbleibende Teil der polykristallinen Siliciumschicht 25 stellt nunmehr die Trägerschicht zur mechanischen Stabilisierung des Halbleiteraufbaus während der nachfolgenden Bearbeitung dar. Die bordotierte Schicht 11 wird von der Oberfläche 27 aus mechanisch, z.B. durch Polieren oder durch elektrolytische Ätzung bzw. isotropische Ätzung, entfernt, so dass man den Aufbau gemäss Fig. 13 erhält. Bei diesem Aufbau ergeben sich epitaxiale Inselbereiche 12 innerhalb der dielektrisch isolierenden Siliciumdioxydschicht 24, wobei sich am Boden der jeweiligen Rillen ein Rest der N+-leitenden Schicht 21 befindet.
Die isotropische Ätzung zum Entfernen der bordotierten Schicht 11 ist allgemein bekannt. Damit lässt sich die Schicht sehr
- 11 - genau
309810/0671
2239Θ86
M272P-834
genau entfernen,ohne die Dimension der epitaxialen Inselbereiche 12 wesentlich zu beeinflussen. Die Borschicht 11 wirkt also bei der Ausfuhrungsform gemäss den Fig. 10 bis 13 als Ätzbarriere bei einer Ätzung von zwei verschiedenen Seiten zu unterschiedlichen Zeiten, wobei beim einen Ätzvorgang das ursprüngliche Substrat entfernt und beim anderen Ätzvorgang die epitaxialen Inselbereiche geschaffen werden. Die dimensionsmässige Genauigkeit der epitaxialen Schicht 12 und der verbleibenden Inselbereiche ^spricht im wesentlichen den Genauigkeiten, die sich bei dem zuerst genannten Ausführungsbeispiel einhalten lassen, so dass eich Toleranzen ergeben, die etwa 1 bis 1,5/um betragen können.
Aufgrund der Erfindung ergeben sich offensichtlich günstigere. Möglichkeiten für die Einhaltung bestimmter Dicket bei Schicht ten gegenüber den Möglichkeiten, wie sie sich bei mechanischer Formgebung oder bei elektrolytischer Ätzung ergeben. Die Kristallqualität ist besser und die Trägerbeweglichkeit höher als bei hetero-epitaxialem Silicium, das auf Saphir oder Spinell aufgebaut ist. Auch lassen sich die Grenzschichtschwierigkeiten, die zwischen Silicium und Saphir oder Spinell existieren, weitgehendst vermeiden. Dadurch ergeben sich bessere Ausbeuten bei der Herstellung von Halbleiteranordnungen, da die Notwendigkeit für eine ebene und parallele Bearbeitung der beiden Oberflächen während des Herstellungsverfahrens verringert wird. Eine mechanische Beschädigung des Restkristalls lässt sich wesentlich leichter vermeiden, so dass Halbleiteranordnungen geschaffen werden können, die noch bei wesentlich höheren Frequenzen zu verwenden sind. Der beschriebene Aufbau hat sich als besonders nützlich für die Herstellung von Halbleiteranordnungen in Form von Oberflächenfeldeffekttransistoren und Sperrschichtfeldeffekttraneistoren erwiesen, da die Torkapazität verringert werden kann und damit diese Elemente höhere Grenzfrequenzen aufweisen. Weitere Verbesserungen ergeben sich auch bezüglich der Kollektor-Substratstöreffekte als auch
- 12 - bezüglich
309810/0671 '
■bezüglich, einer Verringerung des Wertes für Rgλm·
Das Substrat 10, wie bei den vorausgehenden Ausführungsformen erläutert, kann sowohl P"~- als auch E~~dotiert sein, wobei jegliches Dotierungsniveau zulässig ist, solange dies weniger
IQ 5
als etwa 5 x 10 Atome/cm für Bor als Dotierungsmittel beträgt.
- 13 - Patentansprüche
3098 10/0671

Claims (10)

  1. Μ272Ρ-834
    Patentansprüche
    Verfahren zur Herstellung von dielektrisch isolierten Schichtbereichen aus einem SiliciumhallDleitermaterial auf einer Trägerschicht, wobei auf einem einkristallinen Substrat eine bordotierte Siliciumschicht angebracht wird, dadurch gekennzeichnet, dass die bordotierte Siliciumschicht (11) mit einer Bor-Oberflächenkonzentration von zumindest 5 x 10 ^Atome/cm ausgebildet wird, dass eine epitaxiale Schicht (12) ais einem Material mit einem gegebenen Leitfähigkeitstyp, einem gegebenen Widerstand und einer gegebenen Dicke über der bordotierten Siliciumschicht angebracht wird, dass über der epibaxialen Schicht eine Isolationsschicht (13) ausgebildet wird, dass über der Isolationsschicht eine Trägerschicht (14) angebracht wird, und dass das Siliciumsubstrat mit einem KOH-ltzmittel bis zur bordotierten Siliciumschicht entfernt und anschliessend die bordotierte Siliciumschicht ebenfalls entfernt wird.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Trägerschicht (14) aus polykristallinem Silicium hergestellt wird.
  3. 3. Verfahren nach Anspruch 1, dadurch g e k e η η zeichne t, dass das einkristalline Siliciumsubstrat mit einem beliebigen Dotierungsmaterial, entweder P- oder M-leitend, dotiert ist, wobei bei der Verwendung von Bor als Dotierungsmaterial eine überflächenkonzentrafcioa von weniger als l) χ 10 'Atome/cnr vorgesehen wird.
    3 Π ί) Β 1 0 / 0 6 7 1
    M272P-834
  4. 4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die epitaxiale Schicht mit einer gegenüber dem KOH-ltzmittel beständigen Maske vor dem Ätzen versehen wird, um Inselbereiche aus epitaxialem Material zu schaffen.
  5. 5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass über der·epitaxialen Schicht eine IT+-leitende oder P*!"-leitwende Siliciumschicht ausgebildet wird*
  6. 6. Verfahren nach den Ansprüchen 4- und 5» dadurch gekennzeichnet, dass auf der P+- oder H+-dotierten Siliciumschicht eine Maske angebracht wird, die gegenüber einem KOH-A* tzmitt el beständig ist und die Herstellung von Inselbereichen aus epitaxialem Material mit N+- oder P+-dotierten Siliciumschichten durch Itzen zulässt.
  7. 7. Verfahren nach einem oder mehreren der Ansprüche 1 bis
    6, dadurch gekennzeichnet, dass das SiIiciumsubstrat mit einer 100-Kristallorientierung ausgebildet wird.
  8. 8. Verfahren nach einem oder mehreren der Ansprüche 1 bis
    7, dadurch gekennzeichnet, dass über der polykristallinen Siliciumschicht eine Schutzschicht angebracht wird.
  9. 9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass die Schutzschicht und ein Teil der isolierenden Schicht mechanisch entfernt wird«.
    0 9 810/0671
    223968
  10. 10. Verfahren nach Anspruch β, dadurch gekennzeichnet, dass die Schutzschicht und ein Teil der isolierenden Schicht durch isotropische Ätzung entfernt wird«,
    lo<\2io
    INSPECTBD
    Leerseite
DE2239686A 1971-08-13 1972-08-11 Verfahren zur herstellung von dielektrisch isolierten schichtbereichen aus einem siliciumhalbleitermaterial auf einer traegerschicht Pending DE2239686A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US17145371A 1971-08-13 1971-08-13

Publications (1)

Publication Number Publication Date
DE2239686A1 true DE2239686A1 (de) 1973-03-08

Family

ID=22623784

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2239686A Pending DE2239686A1 (de) 1971-08-13 1972-08-11 Verfahren zur herstellung von dielektrisch isolierten schichtbereichen aus einem siliciumhalbleitermaterial auf einer traegerschicht

Country Status (3)

Country Link
US (1) US3721588A (de)
JP (1) JPS4828181A (de)
DE (1) DE2239686A1 (de)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3929528A (en) * 1973-01-12 1975-12-30 Motorola Inc Fabrication of monocriptalline silicon on insulating substrates utilizing selective etching and deposition techniques
US3892606A (en) * 1973-06-28 1975-07-01 Ibm Method for forming silicon conductive layers utilizing differential etching rates
US3855009A (en) * 1973-09-20 1974-12-17 Texas Instruments Inc Ion-implantation and conventional epitaxy to produce dielectrically isolated silicon layers
US4050979A (en) * 1973-12-28 1977-09-27 Texas Instruments Incorporated Process for thinning silicon with special application to producing silicon on insulator
JPS50127255A (de) * 1974-03-25 1975-10-07
JPS5329551B2 (de) * 1974-08-19 1978-08-22
US4137123A (en) * 1975-12-31 1979-01-30 Motorola, Inc. Texture etching of silicon: method
US4372803A (en) * 1980-09-26 1983-02-08 The United States Of America As Represented By The Secretary Of The Navy Method for etch thinning silicon devices
US4408386A (en) * 1980-12-12 1983-10-11 Oki Electric Industry Co., Ltd. Method of manufacturing semiconductor integrated circuit devices
US4554059A (en) * 1983-11-04 1985-11-19 Harris Corporation Electrochemical dielectric isolation technique
US5343064A (en) * 1988-03-18 1994-08-30 Spangler Leland J Fully integrated single-crystal silicon-on-insulator process, sensors and circuits
US5136344A (en) * 1988-11-02 1992-08-04 Universal Energy Systems, Inc. High energy ion implanted silicon on insulator structure
EP0413042B1 (de) * 1989-08-16 1992-12-16 International Business Machines Corporation Verfahren für die Herstellung mikromechanischer Messfühler für AFM/STM-Profilometrie und mikromechanischer Messfühlerkopf
US5013681A (en) * 1989-09-29 1991-05-07 The United States Of America As Represented By The Secretary Of The Navy Method of producing a thin silicon-on-insulator layer
US5159429A (en) * 1990-01-23 1992-10-27 International Business Machines Corporation Semiconductor device structure employing a multi-level epitaxial structure and method of manufacturing same
US5145795A (en) * 1990-06-25 1992-09-08 Motorola, Inc. Semiconductor device and method therefore
US5064498A (en) * 1990-08-21 1991-11-12 Texas Instruments Incorporated Silicon backside etch for semiconductors
US5213986A (en) * 1992-04-10 1993-05-25 North American Philips Corporation Process for making thin film silicon-on-insulator wafers employing wafer bonding and wafer thinning
US11295949B2 (en) * 2019-04-01 2022-04-05 Vishay SIliconix, LLC Virtual wafer techniques for fabricating semiconductor devices

Also Published As

Publication number Publication date
US3721588A (en) 1973-03-20
JPS4828181A (de) 1973-04-13

Similar Documents

Publication Publication Date Title
DE2239686A1 (de) Verfahren zur herstellung von dielektrisch isolierten schichtbereichen aus einem siliciumhalbleitermaterial auf einer traegerschicht
EP0000897B1 (de) Verfahren zum Herstellen von lateral isolierten Siliciumbereichen
DE1614283C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2229457B2 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE2509315A1 (de) Feldeffekt-halbleiterbauelement und verfahren zu dessen herstellung
DE2615754C2 (de)
DE2115455A1 (de) Halbleiterbauteil
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE2353348A1 (de) Feldeffekttransistor und verfahren zu dessen herstellung
DE2239687A1 (de) Verfahren zum beenden des aetzvorganges beim aetzen mit einem fluessigen koh-aetzmittel und aetzbarriere zur durchfuehrung des verfahrens
DE2401380A1 (de) Verfahren zur herstellung einer duennen einkristallinen siliciumschicht hoher qualitaet auf einer isolierenden substratschicht sowie halbleiteranordnung mit einer duennen hochqualitativen monokristallinen siliciumschicht
DE2409910B2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1944131A1 (de) Verfahren zum Herabsetzen der Stapelfehlerdichte in epitaktischen Schichten von Halbleiterbauelementen
DE2758283C2 (de) Verfahren zur Herstellung voneinander isolierter Halbleiterschaltungen
DE1917995B2 (de) Verfahren zur bildung eines isolierfilmes und danach hergestelltes halbleiterelement
DE2752335C3 (de) Verfahren zur Herstellung eines Sperrschicht-Feldeffekttransistors mit einem vertikalen Kanal
DE2114363A1 (de) Spannungsvariabler Kondensator mit erweiterbarem pn-Übergangsbereich
DE1802849B2 (de) Verfahren zum herstellen einer monolithischen schaltung
DE2930780C2 (de) Verfahren zur Herstellung eines VMOS-Transistors
DE7100215U (de) Halbleiteranordnung mit relativ kleinen geometrischen abmessungen
DE7130637U (de) Halbleiteranordnung auf einem halbleitertraeger
DE1274243B (de) Verfahren zur herstellung einer tunneldiode
DE2059506C2 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2511487C2 (de) Verfahren zur Herstellung eines vertikalen Sperrschicht-Feldeffekttransistors
DE2460653A1 (de) Verfahren zum aetzen von silicium