DE1589918B2 - Verfahren zum Herstellen integrierter Halbleiterschaltungen - Google Patents
Verfahren zum Herstellen integrierter HalbleiterschaltungenInfo
- Publication number
- DE1589918B2 DE1589918B2 DE19671589918 DE1589918A DE1589918B2 DE 1589918 B2 DE1589918 B2 DE 1589918B2 DE 19671589918 DE19671589918 DE 19671589918 DE 1589918 A DE1589918 A DE 1589918A DE 1589918 B2 DE1589918 B2 DE 1589918B2
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor
- layer
- depressions
- areas
- polycrystalline
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76297—Dielectric isolation using EPIC techniques, i.e. epitaxial passivated integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/051—Etching
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/085—Isolated-integrated
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/928—Front and rear surface processing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/977—Thinning or removal of substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Weting (AREA)
- Electrodes Of Semiconductors (AREA)
- Recrystallisation Techniques (AREA)
Description
1 2
Die vorliegende Erfindung betrifft ein Verfahren passiver oder aktiver Natur, in einem Block oder
zum Herstellen integrierter Halbleiterschaltungen mit »Monolithen« von Halbleitermaterial zusammendurch
eingebettete Trennfugen aus dielektrischem gefaßt. Im allgemeinen werden sämtliche aktive und
Material gegenseitig elektrisch isolierten Halbleiter- passive Komponenten an ihrem Platz innerhalb des
bauelementen, bei dem auf einen monokristallinen 5 monolithischen Blockes bei allen anschließenden
Halbleiterkörper mindestens zwei sich nicht über- durchgeführten gesteuerten Diffusionsschritten belaslappende,
von kanalartigen Vertiefungen umgebene sen und später durch vorherbestimmte geeignete AusBereiche
angebracht werden, dadnach eine gleich- wahl der Bereiche bzw. deren elektrische Verbindung
förmige Schicht aus dielektrischem Material auf die eine relativ einfache Schaltungskonfiguration für bevon
den Vertiefungen durchzogene Oberfläche des io stimmte Funktionen, beispielsweise UND/ODER-Halbleiterausgangskörpers
aufgebracht wird, dann Schaltungen oder auch umfangreichere Schaltkonfiauf die dielektrische Schicht eine Halbleiterschicht gurationen, wie sie bei Rechenautomaten vorkomaus
polykristallinem Material aufgebracht wird und men, durchgeführt. Hierbei ist die gesamte Schaltung
schließlich durch Ätzen des monokristallinen Halb- innerhalb eines sehr kleinen Volumens aus Halbleiterkörpers
bis zum Erreichen der tiefsten Punkte 15 leitermaterial realisiert. Zur Isolierung der einzelnen
der Vertiefungen isolierte Bereiche erstellt werden, in Schaltelemente untereinander innerhalb von monodie
verschiedene, gegeneinander isolierte Halbleiter- lithischen Blöcken wurden bisher meist zwischen
bauelemente eingebaut werden. den zu isolierenden Bereichen PN-Übergänge ange-■
Seit dem Wiedererwachen des allgemeinen Inter- ordnet, die in Sperrichtung vorgespannt wurden. In
esses für die Halbleitertechnik, welchem auch die 20 vielen Fällen war die hiermit erzielbare Isolation nicht
äußerst aktuelle Entwicklung des Transistors zu ver- ausreichend, außerdem können sich auch unerdanken
war, wurden sehr große Anstrengungen unter- wünschte parasitäre Effekte einstellen,
nommen, Halbleiterschaltungen weitgehend zu ver- Obwohl dieses Vorgehen für eine Reihe von kleinern, d. h. sogenannte mikroelektronische Fest- Schaltanordnungen mit Erfolg durchgeführt wurde, körperschaltungen zu erstellen, wobei sowohl die 25 so ist es doch für Schaltungen, die mit extrem hohen aktiven als auch die verschiedenen passiven Elemente Geschwindigkeiten arbeiten sollen und außerdem in immer kleineren Abmessungen hergestellt wurden. reproduzierbar und zuverlässig sein sollen, höchst Obwohl diese Verkleinerungen schon verhältnis- wünschenswert, daß die einzelnen Schaltelemente mäßig früh für die Halbleitervorrichtungen selbst in elektrisch völlig voneinander isoliert sind, obwohl, der Größenordnung von einigen 2,5 · 10~2 mm 30 wie bereits oben erwähnt, alle Einzelvorrichtungen durchgeführt wurden, hielt die Verkleinerung der innerhalb eines gemeinsamen monolithischen Blockes gesamten Schaltanordnung nicht Schritt mit der aus Halbleitermaterial angeordnet sind und daher obengenannten extremen Miniaturisierung. In neuerer vom physikalischen Standpunkt aus eine Einheit Zeit wurden gedruckte Schaltungen und andere Ver- bilden.
nommen, Halbleiterschaltungen weitgehend zu ver- Obwohl dieses Vorgehen für eine Reihe von kleinern, d. h. sogenannte mikroelektronische Fest- Schaltanordnungen mit Erfolg durchgeführt wurde, körperschaltungen zu erstellen, wobei sowohl die 25 so ist es doch für Schaltungen, die mit extrem hohen aktiven als auch die verschiedenen passiven Elemente Geschwindigkeiten arbeiten sollen und außerdem in immer kleineren Abmessungen hergestellt wurden. reproduzierbar und zuverlässig sein sollen, höchst Obwohl diese Verkleinerungen schon verhältnis- wünschenswert, daß die einzelnen Schaltelemente mäßig früh für die Halbleitervorrichtungen selbst in elektrisch völlig voneinander isoliert sind, obwohl, der Größenordnung von einigen 2,5 · 10~2 mm 30 wie bereits oben erwähnt, alle Einzelvorrichtungen durchgeführt wurden, hielt die Verkleinerung der innerhalb eines gemeinsamen monolithischen Blockes gesamten Schaltanordnung nicht Schritt mit der aus Halbleitermaterial angeordnet sind und daher obengenannten extremen Miniaturisierung. In neuerer vom physikalischen Standpunkt aus eine Einheit Zeit wurden gedruckte Schaltungen und andere Ver- bilden.
fahren benutzt, um eine möglichst hohe Packungs- 35 Die gewünschte elektrische Isolation der Schaltdichte
bei derartigen aus Halbleitern bestehenden elemente untereinander läßt sich mit einem anderen
Schaltgliedern zu erreichen. Erst vor kurzer Zeit bekanntgewordenen Verfahren auch dadurch erwurde
die Herstellung der sogenannten integrierten reichen, daß zwischen den zu isolierenden Bereichen
Schaltungen sowohl bezüglich der Herstellung der Vertiefungen oder Einschnitte hergestellt und mit isoeinzelnen
Elemente als auch deren schaltungsmäßigen 40 lierendem Material, z. B. mit Siliziumdioxyd (SiO2)
Verknüpfung untereinander in verschiedenen Schalt- ausgefüllt werden. Ein Verfahren zum Herstellen von
konfigurationen einer praktischen Lösung zugeführt. in dieser Weise isolierten Strukturen ist z. B. in der
Verschiedenartige Lösungen einer solch extremen Zeitschrift »Electronics«, Bd. 37 (1964), Nr. 17, auf
Schaltungsverkleinerung wurden unter dem Namen den Seiten 23 und 24 beschrieben.
»Integrierte Schaltungstechnik« zusammengefaßt. 45 Die hiermit erzielten Ergebnisse sind aber relativ Ein Weg hierzu besteht darin, die Vorrichtungen unbefriedigend und schlecht reproduzierbar, auch selbst in weitgehend konventioneller Weise durch ergeben sich Justierschwierigkeiten,
verschiedene Diffusionsschritte aufzubauen, wobei Der vorliegenden Erfindung liegt daher die Aufdie erforderlichen Dotierungsmaterialien in ein Halb- gäbe zugrunde, ein Verfahren anzugeben, das es leiterplättchen eindiffundiert werden, um an- 50 gestattet, monolithische Schaltungen zu erstellen, schließend durch Zerschneiden des Halbleiterplätt- deren einzelne Schaltelemente untereinander auschens in einzelne Vorrichtungseinheiten, die Chips reichend isoliert sind und bei dem die obengenannten genannt werden, eine -Vielzahl von Schaltelementen Nachteile nicht auftreten.
»Integrierte Schaltungstechnik« zusammengefaßt. 45 Die hiermit erzielten Ergebnisse sind aber relativ Ein Weg hierzu besteht darin, die Vorrichtungen unbefriedigend und schlecht reproduzierbar, auch selbst in weitgehend konventioneller Weise durch ergeben sich Justierschwierigkeiten,
verschiedene Diffusionsschritte aufzubauen, wobei Der vorliegenden Erfindung liegt daher die Aufdie erforderlichen Dotierungsmaterialien in ein Halb- gäbe zugrunde, ein Verfahren anzugeben, das es leiterplättchen eindiffundiert werden, um an- 50 gestattet, monolithische Schaltungen zu erstellen, schließend durch Zerschneiden des Halbleiterplätt- deren einzelne Schaltelemente untereinander auschens in einzelne Vorrichtungseinheiten, die Chips reichend isoliert sind und bei dem die obengenannten genannt werden, eine -Vielzahl von Schaltelementen Nachteile nicht auftreten.
zu erhalten. Diese Chips werden dann in die Die Lösung der genannten Aufgabe erfolgt nach
eigentliche Schaltungsvorrichtung oder in das Modul 55 der Erfindung dadurch, daß bei dem eingangs geeingefügt
und in komplizierter Weise mit Hilfe der nannten Verfahren vor dem Aufbringen der polyTechnik
der gedruckten Schaltungen mit den anderen kristallinen Halbleiterschicht mindestens ein Durch-Schaltelementen
elektrisch verbunden. Die passiven bruch in die dielektrische Schicht an einer Stelle, die
Komponenten, wie Widerstände, die für die Gesamt- keinem der von den Vertiefungen umgebenen
Schaltungen erforderlich, sind, werden z. B. einfach 60 Bereiche angehört, angebracht wird und daß nach
dadurch erstellt, daß geeignetes Widerstandsmaterial dem Aufbringen der polykristallinen Halbleiterschicht
auf das Modul aufgebracht wird. In ähnlicher Weise der monokristalline Halbleiterkörper in einem elekwerden
auch die anderen erforderlichen passiven trolytischen Ätzverfahren, bei dem der positive Pol
Schaltkomponenten auf dem Modul hergestellt. Die der Stromquelle an der polykristallinen Halbleiteram
weitesten fortgeschrittene Form der integrierten 65 schicht anliegt, so lange abgetragen wird, bis beim
Schaltungstechnik wurde unter dem Namen »Mono- Erreichen der tiefsten Punkte der Vertiefungen durch
lithische Technik« bekannt. Hierbei wird eine große die Ätzfront der Ätzvorgang durch Unterbrechung
Anzahl von Einzelvorrichtungen, seien diese nun des elektrolytischen Stromes infolge der dann wirk-
3 4
sam werdenden Isolation der Trennfugen abge- den isolierenden Bereichen 11 und 12 koinzidieren,
brachen wird. wird dann in die Oxydbedeckung 16 eingeätzt. Eines
Im folgenden wird an Hand. eines bevorzugten dieser Löcher ist in der F i g. 3 mit dem Bezugs-
Ausführungsbeispieles die Erfindung unter Zugrunde- zeichenl7 versehen. Die Herstellung dieser Löcher
legung der Figuren näher erläutert. In diesen bedeutet 5 kann mit Hilfe eines Fotolacks und einer Ätztechnik
Fig. 1 eine Schnittdarstellung einer nach der Lehre in der oben bereits erwähnten Weise geschehen,
der Erfindung hergestellten integrierten Halbleiter- Wie aus der F i g. 4 hervorgeht, wird nunmehr eine
Schaltung, polykristalline Halbleiterschicht 18 auf die Oxyd-
F i g. 2 eine Draufsicht eines Halbleiterausgangs- schicht 16 aufgewachsen. Diese gezüchtete Schicht 18
plättchens, io bildet später das Substrat für die gesamte Halbleiter-
F i g. 3 bis 6 Schnittdarstellungen des Halbleiter- schaltung.
ausgangsplättchens nach verschiedenen Verfahrens- Aus der Struktur der F i g. 4 geht der Zweck der
schritten nach der Lehre der vorliegenden Erfindung. in die Oxydschicht eingebrachten Durchbrüche her-
F i g. 1 zeigt eine allgemein mit dem Bezugs- vor. Dieser besteht darin, einen ausreichenden Leizeichen
1 versehene Struktur, die aus einem als Trä- 15 tungsweg für einen später zum elektrischen Ätzen
ger dienenden Substrat 2, einer isolierenden dielek- dienenden Strom zwischen dem Originalhalbleitertrischen
Schicht 3 und einer monokristallinen weite- plättchen 10 und der später aufgebrachten polyren
Schicht 4 besteht. In der Schicht 4 sind zwei kristallinen Schicht 18 sicherzustellen. Die Struktur
Transistorelemente 5 und 6 eingebettet, die jeweils der F i g. 4 wird dann zum Zwecke der Durchführung
die Emitterzonen 5 α und 6α und die Basiszonen 5 b 20 einer elektrischen Materialabtragungsoperation, die
bzw. 6 b besitzen. . Die Gestalt der isolierenden auch mit »Elektropolieren« bezeichnet wird, mitsamt
Schicht 3 ist so gewählt, daß die beiden Transistor- der aufgebrachten Schicht 18 mit dem positiven Pol
elemente 5 und 6 elektrisch voneinander isoliert sind. einer nicht gezeigten Stromquelle verbunden. Der
Das Verfahren zum Herstellen der Halbleiterschal- negative Pol dieser Stromquelle steht natürlich über
tung nach F i g. 1 ist in den F i g. 2 bis 6 veranschau- 25 einen geeigneten Elektrolyten in Kontakt mit dem
licht. F i g. 2 zeigt ein Plättchen 10 aus monokristalli- ursprünglichen monokristallinen Halbleiterplättchen
nem Halbleitermaterial, welches seinerseits durch 10, so daß der Stromkreis an der Stelle zwischen
bekannte Verfahren hergestellt werden kann. Obwohl der Schicht 18 und deni ursprünglichen Plättchen 10
an sich eine große Vielzahl von Konfigurationen lediglich auf Grund der Durchbrüche 17 geschlossen
innerhalb eines solchen Plättchens angeordnet wer- 30 ist, da die zwischenliegende Oxydschicht 16 an allen
den kann, so wird doch zum Zwecke der Verein- anderen Stellen eine elektrische Isolation darstellt,
fachung der Beschreibung des Verfahrens der vorlie- Das Elektropolieren wird nunmehr durchgeführt, und
genden Erfindung diese an Hand zweier voneinander ein Zwischenzustand dieses Verfahrensschrittes ist in
isolierter Bereiche 11 und 12 beschrieben. Die F i g. 5 festgehalten. Bei weiterem Abtragen der
genannten Bereiche sind umgeben von Kanälen bzw. 35 Schicht 10 erhält man schließlich die Struktur der
Gräben 13 und 14. Diese Gräben 13 und 14 werden Fig. 6. Eine weitere Materialabtragung des urz.
B. dadurch hergestellt, daß das Plättchen zunächst sprünglichen Plättchens 10 wird automatisch untervöllig oxydiert wird und anschließend das ober- brochen, sobald das Material an den Punkten A völflächenhaft
entstandene Oxyd entsprechend dem Hg entfernt ist. An diesen Punkten wurde innerhalb
gewünschten isolierenden Muster entfernt wird. An- 40 der zu isolierenden Gebiete 11 und 12 bis zu einer
schließend wird die gesamte obere Fläche 15 des durch diese Punkte bestimmten Ebene A-A alles
Plättchens 10, für das als Material z. B. Silizium Material beseitigt, so daß nunmehr kein elektrischer
gewählt wird, mit einer Oxydschicht bedeckt, bei- Kontakt mehr mit dem übrigen Material vorliegt,
spielsweise z. B. durch genetisches Aufbringen einer welches sich in unmittelbarer Nachbarschaft der
Siliziumdioxydschicht (SiO2). Das gewünschte iso- 45 Durchbrüche befindet. Es kann somit durch den
lierende Muster wird festgelegt durch die Benutzung Elektropolierprozeß kein weiteres Material mehr enteiner
Fotolackabdeckung über der Oxydschicht, die fernt werden, da der hierzu erforderliche Stromfluß
die gesamte Oxydschicht maskiert, ausgenommen die unterbrochen ist.
Bereiche des gewünschten Musters. An diesen Schritt Ist die Struktur der F i g. 6 erreicht, so hat man
schließt sich die Ätzung mittels einer Fluorwasser- 50 die gewünschte Ausgangsstruktur vor sich, die gestoffsäurelösung
an, welche die Ablösung der nicht eignet ist zur Herstellung isolierter Transistoren oder
maskierten Oberflächenbereiche bewirkt. Diese Dioden auf einem gewünschten Block. Die weiteren,
Methode ist in der Halbleitertechnik weitgehend hierzu erforderlichen Verfahrensschritte werden in
bekannt. · typischer Weise realisiert durch gesteuerte Diffusion Nach Entfernung des Oxyds in der innerhalb des 55 von ausgewählten Dotierungssubstanzen in die Obervorher
erstellten Kanalmusters wird der in den fläche des Plättchens. Infolge des oben beschriebenen
Bereich dieses Musters fallende Teil des Halbleiter- Vorgehens sind die F i g. 6 und 1 sozusagen spiegelkörpers
aus Silizium zur Erzeugung der isolierenden bildlich zueinander, so daß die Schichten 18 und 2
Kanäle 13 und 14 mittels einer geeigneten Lösung in diesen Figuren einander entsprechen,
geätzt, z. B. mit einer Lösung von Salpetersäure 60 Zur Herstellung der eigentlichen aktiven Elemente (HNO3) und Fluorwasserstoff (HF) in Wasser. wird nunmehr zunächst die Basisschicht 6 b in der Nach diesem Verfahrensschritt wird die Ursprung- eingebetteten Lage, wie sie in F i g. 1 zu sehen ist, liehe Oxydschicht völlig von der Oberfläche 15 abge- hergestellt. Die anschließende begrenzte Eindiffusion streift, wie es in der Schnittzeichnung der F i g. 3 eines Dotierungsstoffes des entgegengesetzten Leitgezeigt ist, und eine neue Oxydschicht 16 wird so- 65 fähigkeitstyps in die Basisschicht 6 b bildet eine wohl auf den erhabenen Teilen der Oberfläche als Emitterschicht 6α, die ebenfalls in Fig. 1 dargestellt auch in den geätzten Kanälen angebracht. ist. Die zur Emitterdiffusion benutzte Oxydmaske Eine Reihe von Durchbrüchen, welche nicht mit wird in Übereinstimmung mit bekannten Verfahren
geätzt, z. B. mit einer Lösung von Salpetersäure 60 Zur Herstellung der eigentlichen aktiven Elemente (HNO3) und Fluorwasserstoff (HF) in Wasser. wird nunmehr zunächst die Basisschicht 6 b in der Nach diesem Verfahrensschritt wird die Ursprung- eingebetteten Lage, wie sie in F i g. 1 zu sehen ist, liehe Oxydschicht völlig von der Oberfläche 15 abge- hergestellt. Die anschließende begrenzte Eindiffusion streift, wie es in der Schnittzeichnung der F i g. 3 eines Dotierungsstoffes des entgegengesetzten Leitgezeigt ist, und eine neue Oxydschicht 16 wird so- 65 fähigkeitstyps in die Basisschicht 6 b bildet eine wohl auf den erhabenen Teilen der Oberfläche als Emitterschicht 6α, die ebenfalls in Fig. 1 dargestellt auch in den geätzten Kanälen angebracht. ist. Die zur Emitterdiffusion benutzte Oxydmaske Eine Reihe von Durchbrüchen, welche nicht mit wird in Übereinstimmung mit bekannten Verfahren
auf der Oberfläche des Plättchens belassen, um auf dieser leitende Verbindungen zur schaltungsmäßigen
Verknüpfung der einzelnen Elemente, beispielsweise der Transistoren 5 und 6 vorzusehen.-Das im vorstehenden
beschriebene Verfahren besitzt einige Vorteile gegenüber den bisher benutzten Verfahren. Wie
aus'dem Vorstehenden zu ersehen ist, wird das ursprüngliche Plättchen zum größten Teil durch ein
elektrolytisches Polierverfahren entfernt, welches mit keinerlei oberflächenschädigenden Effekten verbunden
ist. Außerdem ist die Materialstärke bezüglich der isolierenden Bereiche sehr genau bestimmbar
durch die beschriebene Barriere aus Siliziumdioxyd, welche die Wirksamkeit des Elektropolierens innerhalb
der zu isolierenden Bereiche unterbindet, wobei der Zeitpunkt, zu dem die Unterbrechung des die
Abtragung bewirkenden Stromes stattfinden soll, durch die Tiefe der geätzten Kanäle festgelegt wird.
Außerdem braucht die Ausrichtung des Plättchens während des Verfahrensschrittes des Elektropolierens
nicht in gleicher Weise genau durchgeführt zu werden, wie dies bei den mechanischen Polierverfahren
erforderlich wäre.
Claims (4)
1. Verfahren zum Herstellen integrierter Halbleiterschaltungen mit durch eingebettete Trennfugen
aus dielektrischem. Material gegenseitig elektrisch isolierten Halbleiterbauelementen, bei
dem auf einem monokristallinen Halbleiterkörper mindestens· zwei sich nicht überlappende, von
kanalartigen Vertiefungen umgebene Bereiche angebracht werden, danach eine gleichförmige
Schicht aus dielektrischem Material auf die von den Vertiefungen durchzogene Oberfläche des
Halbleiterausgangskörpers aufgebracht wird, dann auf die dielektrische Schicht eine Halbleiterschicht
aus polykristallinem Material aufgebracht wird und schließlich durch Ätzen des monokristallinen Halbleiterkörpers bis zum Erreichen
der tiefsten Punkte der Vertiefungen isolierte Bereiche erstellt werden, in die verschiedene,
gegeneinander isolierte Halbleiterbauelemente eingebaut werden, dadurch gekennzeichnet,
daß vor dem Aufbringen der polykristallinen Halbleiterschicht mindestens ein Durchbruch in die dielektrische Schicht an
einer Stelle, die keinem der von den Vertiefungen (13,14) umgebenen Bereiche (11,12) angehört,
angebracht wird und daß nach dem Aufbringen der polykristallinen Halbleiterschicht der monokristalline
Halbleiterkörper (16) in einem elektrolytischen Ätzverfahren, bei dem der positive Pol
der Stromquelle an der polykristallinen Halbleiterschicht (18) anliegt, so lange abgetragen
wird, bis beim Erreichen der tiefsten Punkte (A) der Vertiefungen (13,14) durch die Ätzfront der
Ätzvorgang durch Unterbrechung des elektrolytischen Stromes infolge der dann wirksam werdenden
Isolation der Trennfugen abgebrochen wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der monokristalline Halbleiterkörper
aus Silizium und die isolierende Schicht aus Siliziumdioxyd besteht.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die polykristalline Halbleiterschicht
aus Silizium besteht.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
daß zur Durchführung des Ätzvorganges eine Lösung von Salpetersäure (HNO3)
und Fluorwasserstoff (HF) in Wasser benutzt wird.
Hierzu 1 Blatt Zeichnungen
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US520245A US3357871A (en) | 1966-01-12 | 1966-01-12 | Method for fabricating integrated circuits |
US522278A US3419956A (en) | 1966-01-12 | 1966-01-21 | Technique for obtaining isolated integrated circuits |
Publications (2)
Publication Number | Publication Date |
---|---|
DE1589918A1 DE1589918A1 (de) | 1970-06-04 |
DE1589918B2 true DE1589918B2 (de) | 1971-01-14 |
Family
ID=27060085
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19671589918 Withdrawn DE1589918B2 (de) | 1966-01-12 | 1967-01-12 | Verfahren zum Herstellen integrierter Halbleiterschaltungen |
DE19671589920 Withdrawn DE1589920B2 (de) | 1966-01-12 | 1967-01-17 | Verfahren zum herstellen einer integrierten halbleiter schaltung |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19671589920 Withdrawn DE1589920B2 (de) | 1966-01-12 | 1967-01-17 | Verfahren zum herstellen einer integrierten halbleiter schaltung |
Country Status (8)
Country | Link |
---|---|
US (2) | US3357871A (de) |
BE (2) | BE691802A (de) |
CH (2) | CH451325A (de) |
DE (2) | DE1589918B2 (de) |
FR (2) | FR1509408A (de) |
GB (2) | GB1137577A (de) |
NL (2) | NL154062B (de) |
SE (1) | SE326504B (de) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5696402A (en) * | 1965-09-28 | 1997-12-09 | Li; Chou H. | Integrated circuit device |
US3440498A (en) * | 1966-03-14 | 1969-04-22 | Nat Semiconductor Corp | Contacts for insulation isolated semiconductor integrated circuitry |
US3471922A (en) * | 1966-06-02 | 1969-10-14 | Raytheon Co | Monolithic integrated circuitry with dielectric isolated functional regions |
US3575740A (en) * | 1967-06-08 | 1971-04-20 | Ibm | Method of fabricating planar dielectric isolated integrated circuits |
US3460007A (en) * | 1967-07-03 | 1969-08-05 | Rca Corp | Semiconductor junction device |
US3753803A (en) * | 1968-12-06 | 1973-08-21 | Hitachi Ltd | Method of dividing semiconductor layer into a plurality of isolated regions |
US3844858A (en) * | 1968-12-31 | 1974-10-29 | Texas Instruments Inc | Process for controlling the thickness of a thin layer of semiconductor material and semiconductor substrate |
US3755012A (en) * | 1971-03-19 | 1973-08-28 | Motorola Inc | Controlled anisotropic etching process for fabricating dielectrically isolated field effect transistor |
US3969749A (en) * | 1974-04-01 | 1976-07-13 | Texas Instruments Incorporated | Substrate for dielectric isolated integrated circuit with V-etched depth grooves for lapping guide |
US3928094A (en) * | 1975-01-16 | 1975-12-23 | Fairchild Camera Instr Co | Method of aligning a wafer beneath a mask and system therefor and wafer having a unique alignment pattern |
JPS5351970A (en) * | 1976-10-21 | 1978-05-11 | Toshiba Corp | Manufacture for semiconductor substrate |
US4502913A (en) * | 1982-06-30 | 1985-03-05 | International Business Machines Corporation | Total dielectric isolation for integrated circuits |
AU2003234403A1 (en) * | 2002-05-16 | 2003-12-02 | Nova Research, Inc. | Methods of fabricating magnetoresistive memory devices |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2967344A (en) * | 1958-02-14 | 1961-01-10 | Rca Corp | Semiconductor devices |
FR1217793A (fr) * | 1958-12-09 | 1960-05-05 | Perfectionnements à la fabrication des éléments semi-conducteurs | |
NL252131A (de) * | 1959-06-30 | |||
US3179543A (en) * | 1961-03-30 | 1965-04-20 | Philips Corp | Method of manufacturing plates having funnel-shaped cavities or perforations obtained by etching |
GB967002A (en) * | 1961-05-05 | 1964-08-19 | Standard Telephones Cables Ltd | Improvements in or relating to semiconductor devices |
US3290753A (en) * | 1963-08-19 | 1966-12-13 | Bell Telephone Labor Inc | Method of making semiconductor integrated circuit elements |
-
1966
- 1966-01-12 US US520245A patent/US3357871A/en not_active Expired - Lifetime
- 1966-01-16 FR FR8304A patent/FR1509408A/fr not_active Expired
- 1966-01-21 US US522278A patent/US3419956A/en not_active Expired - Lifetime
- 1966-11-29 GB GB53268/66A patent/GB1137577A/en not_active Expired
- 1966-12-21 GB GB54901/66A patent/GB1096484A/en not_active Expired
- 1966-12-27 BE BE691802D patent/BE691802A/xx unknown
-
1967
- 1967-01-01 CH CH38167A patent/CH451325A/de unknown
- 1967-01-05 FR FR8271A patent/FR1507802A/fr not_active Expired
- 1967-01-06 NL NL676700219A patent/NL154062B/xx not_active IP Right Cessation
- 1967-01-12 DE DE19671589918 patent/DE1589918B2/de not_active Withdrawn
- 1967-01-17 DE DE19671589920 patent/DE1589920B2/de not_active Withdrawn
- 1967-01-19 BE BE692869D patent/BE692869A/xx unknown
- 1967-01-20 SE SE00880/67A patent/SE326504B/xx unknown
- 1967-01-20 CH CH88067A patent/CH451326A/de unknown
- 1967-01-20 NL NL676700993A patent/NL154060B/xx not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
US3419956A (en) | 1969-01-07 |
NL6700993A (de) | 1967-07-24 |
GB1137577A (en) | 1968-12-27 |
GB1096484A (en) | 1967-12-29 |
US3357871A (en) | 1967-12-12 |
BE691802A (de) | 1967-05-29 |
BE692869A (de) | 1967-07-03 |
SE326504B (de) | 1970-07-27 |
DE1589920B2 (de) | 1971-02-18 |
DE1589918A1 (de) | 1970-06-04 |
FR1507802A (fr) | 1967-12-29 |
DE1589920A1 (de) | 1970-09-17 |
CH451326A (de) | 1968-05-15 |
CH451325A (de) | 1968-05-15 |
NL6700219A (de) | 1967-07-13 |
FR1509408A (fr) | 1968-01-12 |
NL154060B (nl) | 1977-07-15 |
NL154062B (nl) | 1977-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1514818C3 (de) | ||
DE1933731C3 (de) | Verfahren zum Herstellen einer integrierten Halbleiterschaltung | |
DE1196297C2 (de) | Mikrominiaturisierte, integrierte Halbleiterschaltungsanordnung und Verfahren zu ihrer Herstellung | |
DE1764281C3 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung | |
DE10209989B4 (de) | Verfahren zur Herstellung von DRAM-Grabenkondensatorstrukturen mit kleinen Durchmessern mittels SOI-Technologie | |
DE69835505T2 (de) | Verfahren zur bereitstellung eines getters bei der herstellung von integrierten silizium-auf-isolator-schaltungen | |
DE2626739A1 (de) | Verfahren zur herstellung von monolithisch integrierten halbleiterschaltungen mit durch ionenbombardement hervorgerufenen dielektrischen isolationszonen | |
DE1933547B2 (de) | Traeger fuer halbleiterbauelemente | |
DE1260029B (de) | Verfahren zum Herstellen von Halbleiterbauelementen auf einem Halbleitereinkristallgrundplaettchen | |
DE10239815A1 (de) | Insulated-Gate-Halbleiterbauelement und Verfahren zur Herstellung von diesem | |
DE1589918B2 (de) | Verfahren zum Herstellen integrierter Halbleiterschaltungen | |
EP0666595A1 (de) | Verfahren zur Herstellung einer kubisch integrierten Schaltungsanordnung | |
DE1439712A1 (de) | Verfahren zur Herstellung isolierter einkristalliner Bereiche mit geringer Nebenschlusskapazitaet im Halbleiterkoerper einer mikrominiaturisierten Schaltungsanordnung auf Festkoerperbasis | |
DE1207014C2 (de) | Verfahren zum herstellen einer integrierten halbleiterschaltungsanordnung | |
DE19501557A1 (de) | Halbleitervorrichtung und Verfahren zu deren Herstellung | |
DE2238450A1 (de) | Halbleiterbaugruppe und verfahren zur herstellung derselben | |
DE2523221C2 (de) | ||
DE1902369C3 (de) | Verfahren zur Herstellung von integrierten Schaltungen | |
DE4130555A1 (de) | Halbleitervorrichtung mit hoher durchbruchsspannung und geringem widerstand, sowie herstellungsverfahren | |
EP0698293B1 (de) | Verfahren zur herstellung eines halbleiterbauelements mit stromanschlüssen für hohe integrationsdichte | |
DE2328090A1 (de) | Halbleiterkondensator mit grosser kapazitaet und verfahren zu seiner herstellung | |
DE4445565C2 (de) | Säulen-Bipolartransistor und Verfahren zu seiner Herstellung | |
DE1589918C (de) | Verfahren zum Herstellen integrierter Halbleiterschaltungen | |
DE19924935C1 (de) | Verfahren zur Herstellung von dreidimensionalen Schaltungen | |
DE1916555A1 (de) | Halbleiter-Gleichrichter-Anordnung und Verfahren zu ihrer Herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E77 | Valid patent as to the heymanns-index 1977 | ||
EHJ | Ceased/non-payment of the annual fee |