DE2039988A1 - Halbleiteranordnung und Verfahren zu ihrer Herstellung - Google Patents

Halbleiteranordnung und Verfahren zu ihrer Herstellung

Info

Publication number
DE2039988A1
DE2039988A1 DE19702039988 DE2039988A DE2039988A1 DE 2039988 A1 DE2039988 A1 DE 2039988A1 DE 19702039988 DE19702039988 DE 19702039988 DE 2039988 A DE2039988 A DE 2039988A DE 2039988 A1 DE2039988 A1 DE 2039988A1
Authority
DE
Germany
Prior art keywords
grooves
crystallographic
side walls
planes
etched
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19702039988
Other languages
English (en)
Inventor
Stoller Arthur Irwin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Corp filed Critical RCA Corp
Publication of DE2039988A1 publication Critical patent/DE2039988A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/049—Equivalence and options
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/051—Etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/106—Masks, special
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/115—Orientation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Weting (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Element Separation (AREA)

Description

2039983
Dipl.-ing. H. Sauerland ■ Dr.-Ing. R. König Patentanwälte · 4dqo Düsseldorf ■ Cecilienallee 7B · Telefon 43Ξ732
Unsere Akte: 26 063 11. August 1970
s====ss=ss=ss-esss2: JUG/ ΟCiI.
RCA Corporation, New York« N.Y. (V.St.A.)
"Halbleiteranordnung und Verfahren zu ihrer Herstellung"
Die vorliegende Erfindung betrifft Halbleiteranordnungen sowie ein Verfahren zu ihrer Herstellung, das sich insbesondere mit dem Ätzen der Oberfläche eines Silizium-Einkristall befaßt.
Bei der Herstellung von Halbleiterschaltungen ist es häufig notwendig, die Oberfläche eines Halbleiter-Einkristalls mit Rillen oder Löchern zu versehen. Bisher wurden derartige Vertiefungen in aller Regel dadurch hergestellt, daß die Oberfläche des Halbleiters mit einer Maske versehen wurde, die den auszubildenden Rillen oder Löchern entsprechende Ausnehmungen aufwies. Durch Behandeln mit einem Ätzmittel, das ohne Einwirkung auf die Maske ist, wurden sodann die Vertiefungen in das Halbleitermaterial eingeätzt.
Es ist bekannt, daß die Art, in der der Ätzvorgang bei einem Einkristall-Halbleitermaterial abläuft, durch die kristallographische Lage der zu ätzenden Oberfläche des Halbleitermaterials beeinflußt sein kann. Wenn die zu ätzende Oberfläche nicht nach kristallographischen Gesichtspunkten ausgesucht wird, findet der Ätzvorgang nicht nur senkrecht zur Oberfläche des Halbleitermaterials statt, sondern auch parallel dazu. Dies hat ein Aushöhlen unterhalb der auf der zu ätzenden Oberfläche aufgebrachten Mas-
109ÖÖ9MSÖ2
2039989
ke zur Folge. Sollen nun Rillen oder Löcher mit geringem Abstand voneinander vorgesehen werden, so führt das Unterhöhlen der Maske zu einer Begrenzung der Rillen- oder Lochtiefe auf ungefähr die Hälfte des Abstandes zwischen den einzelnen Rillen oder Löchern.
Um diesen Nachteil zu vermeiden, ist bereits vorgeschlagen worden, einen Halbleiterkörper zu verwenden, bei dem die zu ätzende Oberfläche in der kristallographischen Ebene (100) liegt und das Ätzen der Rillen in Richtung der Ebe-" nen {111* erfolgt, die die in der Ebene (100) liegende Oberfläche schneiden. Obwohl dieses Ätzverfahren ein Unterhöhlen der Maske vermeidet, weisen die auf diese Art hergestellten Rillen V-Form auf und sind aufgrund des zwischen den Ebenen |111<· und der in der Ebene (100) liegenden Oberfläche gebildeten Winkels in ihrer Tiefe auf das 0,7fache der Breite der Ausnehmung in der Maske beschränkt. Bei vielen Halbleiteranordnungen ist es jedoch wünschenswert, Rillen oder Löcher zu erhalten, die wesentlich tiefer als breit sind.
Aufgabe der vorliegenden Erfindung ist es, diese Nachteile k zu beseitigen und insbesondere Halbleiteranordnungen sowie ein Verfahren zu ihrer Herstellung vorzuschlagen, womit die Dimensionierung und Anordnung der Ausnehmungen ohne Einschränkungen frei wählbar ist.
Diese Aufgabe wird erfindungsgemäß gelöst durch einen Silizium-Einkristallkörper mit einer in der kristallographischen Ebene (110) liegenden Oberfläche, die in Richtung einer oder mehrerer senkrecht zur Oberfläche verlaufender, kristallographischer Ebenen [ill] geätzt wird.
Anhand der beigefügten Zeichnung, in der bevorzugte Αμβ-führungsbeispiele dargestellt sind, wird die Erfindung
109809/1502
näher erläutert» Es zeigen:
Fig. 1 eine nach dem erfindungsgemäßen Verfahren hergestellte Halbleiteranordnung, in perspektivischer Darstellung;
Figo 2 eine andere nach dem erfindungsgemäßen Verfahren hergestellte Halbleiteranordnung, im Querschnitt;
Fig. 3 den in Fig. 2 dargestellten Gegenstand, in Draufsicht;
Fig. 4 ein nach dem erfindungsgemäßen Verfahren hergestelltes Durchführungsschema (feed-through array), im Querschnitt;
Fig. 5 das in Fig. 4 dargestellte Schema in Draufsicht;
Fig., 6 das in den Fig. 4 und 5 dargestellte Schema während einer Herstellungsphase, im Querschnitt, und
Fig» 7 eine weitere nach dem erfindungsgemäßen Verfahren hergestellte Halbleiteranordnung, in perspektivischer Darstellung.
Erfindungsgemäß wird ein Silizium-Einkristallkörper mit einer ebenen Oberfläche versehen, die in der kristallographischen Ebene (110) liegt. Dieser Siliziumkörper besitzt zwei Scharen von kristallographischen Ebenen 4111j, die senkrecht zur Ebene (110) verlaufen. Die beiden Scharen der Ebenen {I11^ schneiden sich derart, daß ihre Konturen auf der (HO)-Oberfläche Rhombenform ergeben, wobei die spitzen Winkel jedes Rhombus 70,53° und die stumpfen Winkel 109,47° betragen. Die in der Ebene (110) liegende Oberfläche wird sodann in Richtung der Ebenen JM11^ geätzt, was mit einer heißen, kaustischen Lösung geschehen kann, beispielsweise einer siedenden, 25%igen wäßrigen Kaliumoder Natriumhydroxidlösung. Um trennscharfe Ätzbereiche zu
109809/15Ö2
erhalten, wird die Oberfläche mit einer Abdeckschicht, beispielsweise aus Silizium-Dioxyd, -nitrid oder -karbid versehen, die entsprechend den zu ätzenden Bereichen durchbrochen ist. Da bei Silizium die Ebenen \111^ dem Ätzen mit kaustischer Lösung gegenüber außerordentlich widerstandsfähig sind, während andere kristallographische Ebenen demgegenüber ohne Schwierigkeiten geätzt werden können, vollzieht sich bei Anwendung des erfindungsgemäßen Verfahrens der Ätzvorgang in den Ebenen >111-s. Dadurch bestimmen die senkrecht zur Oberfläche des Siliziumkörpers verlaufenden Ebenen [111 \ den Verlauf der die nicht zu ätzenden Teile begrenzenden Wandungen. Diese Verhältnisse gehen aus Fig. hervor, in der ein Silizium-Einkristall 10 mit ebener Oberfläche 12 dargestellt ist, die in der Ebene (110) verläuft« Ein Teil der Oberfläche 12 ist entlang zweier Scharen der Ebenen ^111^» die senkrecht zur Oberfläche 12 verlaufen, weggeätzt. Dadurch erhält der Körper 10 eine rautenförmige Insel 14, deren Oberfläche 12 in der Ebene (110) verläuft, während zwei parallele Seitenwände 16 in Richtung einer Schar der ^111^, -Ebenen und zwei parallele Seitenwände 18 in Richtung einer weiteren Schar der ^111(-Ebenen verlaufen, wobei die Wände 16 und 18 genau senkrecht auf der Oberfläche 12 stehen. Die rautenförmige Oberfläche 12 der Insel 14 besitzt unterschiedlich lange Diagonalen.
Wie in den Fig. 2 und 3 dargestellt, kann das erfindungsgemäße Verfahren zur Herstellung von zwei Scharen dicht nebeneinanderliegender Rillen 20 und 22 in der Oberfläche eines Silizium-Einkristallkörpers 26 angewendet werden. Dazu wird der Siliziumkörper 26 mit einer Oberfläche 24 versehen, die in der kristallograph!sehen Ebene (110) liegt. Sodann wird die Oberfläche 24 mit einer Abdeckschicht versehen, die dicht nebeneinanderliegende, längliche Durchbrechungen aufweist, die entlang der Schnittlinie der senkrecht auf der Oberfläche 24 stehenden kri-
109609/1502
stallographischen Ebenen -M11'.verlaufen. Die freiliegenden Teile der Oberfläche werden sodann unter Verwendung einer heißen kaustischen Lösung, wie beispielsweise siedender, 25%iger wäßriger Kalium- oder Natriumhydroxidlösung, geätzt. Da der Ätzvorgang in den Ebenen \ΛΛΛ'- stattfindet, verlaufen die Seitenwände der Rillen 20 und 22 senkrecht zur Oberfläche 24. Obwohl die Ebenen \ΛΛΛ<- sehr widerstandsfähig gegen Ätzen mit kaustischer Lösung sind, hat sich herausgestellt, daß sie dennoch geringfügig angegriffen werden, was zu einem geringfügigen Unterhöhlen der auf der Oberfläche 24 angeordneten Abdeckschicht führt. Der Grad der Unterhöhlung der Maske bei den dargestellten Rillen beträgt jedoch nur 1/25 bis 1/50 der Tiefe der geätzten Rillen. Obwohl somit die Seitenwände der Rillen 20 und 22 nicht exakt senkrecht zur Oberfläche 24 verlaufen, ist die Abweichung von der Vertikalen so geringfügig, daß es ohne weiteres möglich ist, tiefe und gleichzeitig dicht beieinanderliegende Rillen herzustellen. So sind beispielsweise Rillen mit einer Tiefe von 50 μ und einer Breite von 17 μ. bei einem gegenseitigen Mittenabstand von 25 p. geätzt worden, so daß zwischen den Rillen 8 μ breite Inseln', und zwar 400 Stück pro Zentimeter entstanden.
Das erfindungsgemäße Verfahren kann für die Herstellung verschiedenster Halbleiterschaltungen Verwendung finden. So ist es beispielsweise bei integrierten Halbleiterschaltungen oft erwünscht, eine dielektrische Isolierung zwischen den getrennten Bereichen des Siliziumkörpers vorzusehen, in denen Schaltungselemente gebildet sind. Bei Anwendung des erfindungsgemäßen Verfahrens können sehr dicht beieinanderliegende, tiefe Rillen in den Siliziumkörper um ■. die zu isolierenden Bereiche herum eingeätzt werden. Die Rillen stellen dann eine dielektrische Isolierung zwischen diesen Bereichen dar. Jedoch können die Rillen auch mit einem elektrisch isolierenden Material, wie beispielsweise
109809/15 02
Siliziumoxyd, Glas oder Kunststoff gefüllt werden, um einerseits die Durchbruchsspannung zu erhöhen und andererseits einen Siliziumkörper mit einer gleichmäßigen Oberfläche zu schaffen, auf der metallische Verbindungsleitungen in einfacher Weise aufgebracht werden können. Da dieses Verfahren das Ätzen sehr enger Rillen erlaubt, nehmen diese ein Minimum der Oberfläche des Siliziumkörpers in Anspruch, so daß die Oberfläche für weitere Schaltungselemente zur Verfügung steht. Die Anwendung des erfindungsgemäßen Verfahrens ist weiterhin dann vorteilhaft, wenn die integrierten Schaltungen aus einem Silizium-Einkristallsubstrat mit hohem spezifischen Widerstand bestehen, das eine Schicht eines im Epitaxialverfahren aufgebrachten Silizium-Einkristalls mit niedrigem spezifischen Widerstand aufweist. Dabei werden die Schaltelemente in der Epitaxialschicht gebildet, während sich die dielektrische Isolation durch die Epitaxialschicht bis zum Substrat erstreckt. Da das erfindungsgemäße Verfahren das Ätzen tiefer Rillen für die Anordnung dielektrischer Isolationsbereiche erlaubt, kann der Siliziumkörper mit einer dickeren Epitaxialschicht versehen werden, in der die Schaltelemente untergebracht werden können.
™ Weiterhin kann das erfindungsgemäße Verfahren bei der Herstellung kleiner Stücke oder Chips aus einer Scheibe eines Silizium-Einkristalls Anwendung finden. Viele Arten von Halbleiteranordnungen, wie beispielsweise Dioden, Transistoren und integrierte Schaltungen werden so hergestellt, daß in einer einzigen, relativ großen, flachen Scheibe eines Silizium-Einkristalls eine Vielzahl von Anordnungen gebildet wird. Danach wird die Scheibe entlang der Trennlinien zwischen den einzelnen Anordnungen zerlegt. Da das erfindungsgemäße Verfahren das Ätzen von tiefen Rillen er laubt, ist es möglich, eine Halbleiterscheibe durch Einätzen zweier durchgehender Scharen sich kreuzender Rillen
109809/1502
in der im Zusammenhang mit den Figuren 2 und 3 beschriebenen Art in eine Vielzahl kleiner Stücke zu zerlegen. Die derart hergestellten Stücke besitzen vertikal zu den Grundflächen verlaufende Seitenwände, so daß sie insbesondere in Automaten leicht zu handhaben sind. Außerdem besitzen die Grundflächen der Stücke Rautenform mit unterschiedlich langen Diagonalen. Diese besondere Form gestattet daher ein einfaches Ausrichten der Stücke,
In den Fig. 4 und 5 ist ein Durchführungsschema 28 dargestellt, das ebenfalls mit Hilfe des erfindungsgemäßen Verfahrens hergestellt werden kann. Das Schema 28 besitzt eine flache Folie 30 eines elektrisch isolierenden Materials, wie beispielsweise Glas oder Kunststoff, sowie eine Vielzahl mit Abstand voneinander angeordneter Silizium-Einkristalleiter 32, die die Folie 30 durchdringend in dieser eingebettet sind. Die Enden der Leiter 32 schließen bündig mit der Oberfläche der Folie 30 ab.
Bei der Herstellung des Schemas 28 geht man von einem Silizium-Einkristallkörper mit einer flachen, in der kristallographischen Ebene (110) ausgerichteten Oberfläche aus, wie er beispielsweise in Fig. 2 mit Ziffer 26 bezeichnet ist. Sodann werden zwei Scharen sich kreuzender Rillen, entsprechend den Rillen 20 und 22, in der im Zusammenhang mit der Beschreibung der Fig. 2 und 3 dargelegten Weise in die Oberfläche geätzt. Dabei bestimmt sich die Tiefe der Ätzung nach der gewünschten Länge der Leiter 32. Die so erhaltenen Inseln auf der Scheibe 26 stellen die Leiter 32 dar. Wie aus Fig. 6 hervorgeht, wird sodann eine Folie 30 aus elektrisch isolierendem Material, die eine gegenüber der Länge der Leiter 32 größere Dicke besitzt, unter Anwendung von Wärme und Druck mit der geätzten Oberfläche des Teiles 26 verbunden, so daß Material der Folie 30 in die Rillen fließt und diese ausfüllt. Dadurch wird jeder
10SÖ09/150-2
Leiter 32 von Folienmaterial umgeben,, Sodann wird der Körper 26 bis zum Rillengrund geläppt oder geschliffen, während die Folie 30 einer gleichen Behandlung bis zu den oberen Enden der Leiter 32 unterworfen wird. Dadurch entsteht die in Fig. 4 dargestellte Anordnung, bei der die Leiter 32 in die Folie 30 eingebettet sind und ihre Enden fluchtend mit den Oberflächen der Folie abschließen.
Da das erfindungsgemäße Verfahren, wie bereits erwähnt, das Ätzen sehr enger und dicht nebeneinanderliegender RiI-len erlaubt, kann ein derartiges Schema mit einer großen
Anzahl von Leitern pro cm hergestellt werden. Selbstverständlich kann dabei jede gewünschte Anzahl und Anordnung der Leiter durch entsprechendes Ausbilden des Musters der für den Ätzvorgang benutzten Maske erreicht werden. Das erfindungsgemäße Verfahren erlaubt somit große Variationsmöglichkeiten und Genauigkeit hinsichtlich der Zahl und Anordnung von Leitern.
In Fig. 7 ist ein Silizium-Einkristallkörper 34 mit einer Vielzahl mit Abstand voneinander angeordneter, länglicher Stege 36 dargestellt. Dieser Aufbau wird, ebenfalls ausge- ^ hend von einem Körper mit einer in der kristallographisehen Ebene (110) gelegenen Oberfläche, dadurch hergestellt, daß die Oberfläche mit einer Abdeckschicht versehen wird, die eine Vielzahl nebeneinanderliegender, enger, länglicher Öffnungen besitzt, die sich entlang der Schnittlinie einer Schar der senkrecht zur Oberfläche verlaufenden Ebenen [ΐ11^ erstrecken. Die freiliegenden Teile der Oberfläche des Körpers 34 werden sodann mit einer heißen kaustischen Lösung geätzt, so daß Rillen 38 entstehen, die sich längs der Ebenen £i1i] erstrecken. Dadurch werden Stege 36 geformt, deren Seitenwände senkrecht zu den Stirnflächen verlaufen.
109809/1502
2039989
Das erfindungsgemäße Verfahren kann außer zum Ätzen von Rillen in die Oberfläche eines Silizium-Einkristalls auch zum Einätzen von Löchern in oder durch dieses Material verwandt werden. Um ein Loch zu ätzen, wird die. auf die in der Ebene (110) ausgerichtete Oberfläche aufzubringende Abdeckschicht mit einer rautenförmigen Öffnung verse- ■ hen, deren Begrenzungslinien entsprechend den senkrecht zur Oberfläche verlaufenden, zwei Ebenen-Scharen -111 ^ angeordnet sind. Der freiliegende Teil der Oberfläche wird sodann mit einer heißen kaustischen Lösung geätzt. Die Ätzrichtung liegt dabei in den Ebenen '111*, so daß ein Loch entsteht, dessen Seitenwände vertikal zur Oberfläche des Körpers verlaufen.
109809/1502

Claims (10)

  1. RCA Corporation, New York, N.Y. (V.St.A.) Patentansprüche:
    f 1.,/Halbleiteranordnung, gekennzeichnet durch einen Silizium-Einkristallkörper mit einer in der kristallographischen Ebene (110) liegenden Oberfläche und einer Ausnehmung mit mindestens einer, in einer kristallographischen, senkrecht zur Oberfläche verlaufenden Ebene (111) liegenden Seitenwand.
  2. 2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet , daß die Ausnehmung aus einer Rille in der Oberfläche des Siliziumkörpers besteht, deren Seitenwände in Richtung der kristallographischen Ebenen ji11j verlaufen, die senkrecht auf der Oberfläche stehen.
  3. 3. Halbleiteranordnung nach Anspruch 2, dadurch gekennzeichnet , daß die Oberfläche (24) des Siliziumkörpers (26) mit einer Vielzahl von Rillen (20) versehen ist, deren Seitenwände in den senkrecht zur Oberfläche (24) verlaufenden kristallographischen Ebenen £*111J liegen.
  4. 4. Halbleiteranordnung nach Anspruch 3, dadurch gekennzeichnet, daß die Seitenwände der Rillen (20) sich entlang kristallographischer Ebenen im] erstrecken, die mit Abstand parallel zueinander verlaufen.
  5. 5. Halbleiteranordnung nach Anspruch 3, dadurch gekennzeichnet, daß die Seitenwände einer der Rillen in kristallographischen Ebenen (111) liegen» die die Ebenen (111) schneiden, in denen die Seitenwände einer anderen Rille liegen.
    109809/1502
    2039989
  6. 6. Halbleiteranordnung nach Anspruch 3, gekennzeichnet durch zwei in der Oberfläche des Siliziumkörpers angeordnete Rillenscharen (20, 22) mit in mit Abstand parallel zueinander angeordneten kristallographischen Ebenen ^111<· verlaufenden Seltenwänden, wobei die eine Rillenschar (20) die andere Rillenschar (22) kreuzt„
  7. 7. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet , daß die Aussparung aus einem rautenförmigen Loch in der Oberfläche des Siliziumkörpers besteht, wobei jede Seitenwand des Loches in einer senkrecht zur Oberfläche des Körpers verlaufenden kristallographischen Ebene (111) liegt.
  8. 8. Verfahren zur Herstellung einer Halbleiteranordnung gemäß einem oder mehreren der Ansprüche 1 bis 7f dadurch gekennzeichnet , daß ein Silizium-Einkristall mit einer flachen, in der kristallographischen Ebene (110) liegenden Oberfläche versehen und die Oberfläche entlang einer Ebene (111) geätzt wird, die senkrecht zur Oberfläche verläuft.
  9. 9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß zwei Rillenscharen (20, 22) in die Oberfläche (24) des Siliziumkörpers (26) geätzt werden, deren Seitenwände.entlang mit Abstand parallel zueinander angeordneter, kristallographischer Ebenen [ill] verlaufen, wobei die eine Rillenschar (20) die andere Rillenschar (22) kreuzt.
  10. 10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß die Rillen durch die gesamte Dicke des Siliziumkörpers geätzt werden.
    109809/1502
    11» Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß die geätzte Oberfläche des Siliziumkörpers (26) mit einer Folie (30) aus elektrisch isolierendem Material verbunden wird, wobei das Isolationsmaterial die Rillen ausfüllt und die durch das Ätzen entstandenen Inseln (32) umgibt, daß sodann das über die Inseln (32) hinausragende Isolationsmaterial entfernt und daß der nicht mit Folie versehene Teil des Körpers (26) bis zum Grund der Rillen entfernt wird.
    109609/1502
    ORIGINAL INSPECTED
DE19702039988 1969-08-18 1970-08-12 Halbleiteranordnung und Verfahren zu ihrer Herstellung Pending DE2039988A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US85082369A 1969-08-18 1969-08-18

Publications (1)

Publication Number Publication Date
DE2039988A1 true DE2039988A1 (de) 1971-02-25

Family

ID=25309199

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19702039988 Pending DE2039988A1 (de) 1969-08-18 1970-08-12 Halbleiteranordnung und Verfahren zu ihrer Herstellung

Country Status (5)

Country Link
US (1) US3579057A (de)
CA (1) CA934482A (de)
DE (1) DE2039988A1 (de)
FR (1) FR2058343B1 (de)
GB (1) GB1319079A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2632776A1 (fr) * 1988-06-10 1989-12-15 Thomson Hybrides Microondes Diode hyperfrequences de type pin et son procede de fabrication

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3884733A (en) * 1971-08-13 1975-05-20 Texas Instruments Inc Dielectric isolation process
US3962713A (en) * 1972-06-02 1976-06-08 Texas Instruments Incorporated Large value capacitor
NL7310279A (de) * 1972-07-31 1974-02-04
US3855608A (en) * 1972-10-24 1974-12-17 Motorola Inc Vertical channel junction field-effect transistors and method of manufacture
US4017885A (en) * 1973-10-25 1977-04-12 Texas Instruments Incorporated Large value capacitor
US3969746A (en) * 1973-12-10 1976-07-13 Texas Instruments Incorporated Vertical multijunction solar cell
US3909325A (en) * 1974-06-28 1975-09-30 Motorola Inc Polycrystalline etch
US3998673A (en) * 1974-08-16 1976-12-21 Pel Chow Method for forming electrically-isolated regions in integrated circuits utilizing selective epitaxial growth
GB1548520A (en) * 1976-08-27 1979-07-18 Tokyo Shibaura Electric Co Method of manufacturing a semiconductor device
US4066485A (en) * 1977-01-21 1978-01-03 Rca Corporation Method of fabricating a semiconductor device
US4140558A (en) * 1978-03-02 1979-02-20 Bell Telephone Laboratories, Incorporated Isolation of integrated circuits utilizing selective etching and diffusion
US4737470A (en) * 1984-12-19 1988-04-12 Texas Instruments Incorporated Method of making three dimensional structures of active and passive semiconductor components
US5116464A (en) * 1989-06-02 1992-05-26 Massachusetts Institute Of Technology Cesium hydroxide etch of a semiconductor crystal
US5169488A (en) * 1990-10-25 1992-12-08 International Business Machines Corporation Method of forming planarized, reusable calibration grids
DE4037202A1 (de) * 1990-11-22 1992-05-27 Asea Brown Boveri Verfahren zum herstellen von graeben in einem einkristallinen siliziumkoerper
JP3567052B2 (ja) * 1996-09-02 2004-09-15 三菱電機株式会社 半導体のマイクロマシニング方法
US6087263A (en) * 1998-01-29 2000-07-11 Micron Technology, Inc. Methods of forming integrated circuitry and integrated circuitry structures
JP3972919B2 (ja) * 2004-04-19 2007-09-05 コニカミノルタホールディングス株式会社 複屈折光学素子の製造方法
US8951317B1 (en) * 2009-04-27 2015-02-10 Us Synthetic Corporation Superabrasive elements including ceramic coatings and methods of leaching catalysts from superabrasive elements

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2554324A (en) * 1949-09-03 1951-05-22 Brush Dev Co Piezoelectric device of ammonium pentaborate crystal
NL213347A (de) * 1955-12-30
US3088556A (en) * 1957-12-09 1963-05-07 Bourcier Christian Marie Louis Shock absorbers
FR1373411A (fr) * 1962-10-30 1964-09-25 Ibm Procédé de fabrication de formes cristallines
GB1060474A (en) * 1963-03-27 1967-03-01 Siemens Ag The production of monocrystalline semiconductor bodies of silicon or germanium
US3425879A (en) * 1965-10-24 1969-02-04 Texas Instruments Inc Method of making shaped epitaxial deposits
NL144778B (nl) * 1966-12-20 1975-01-15 Western Electric Co Werkwijze voor het vervaardigen van een halfgeleiderinrichting door anisotroop etsen alsmede aldus vervaardigde inrichting.
GB1288278A (de) * 1968-12-31 1972-09-06

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2632776A1 (fr) * 1988-06-10 1989-12-15 Thomson Hybrides Microondes Diode hyperfrequences de type pin et son procede de fabrication

Also Published As

Publication number Publication date
GB1319079A (en) 1973-05-31
CA934482A (en) 1973-09-25
FR2058343B1 (de) 1976-03-05
US3579057A (en) 1971-05-18
FR2058343A1 (de) 1971-05-28

Similar Documents

Publication Publication Date Title
DE2039988A1 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE1439741C3 (de) Verfahren zur Herstellung einer Festkörperschaltung mit geringer Nebenschlußkapazität
DE68917614T2 (de) Verfahren zum Ausrichten und zur Herstellung eines Verbindungszapfens.
DE1266406B (de) Verfahren zum Herstellen mechanisch halternder und elektrisch leitender Anschluesse an kleinen Plaettchen, insbesondere an Halbleiterplaettchen
DE2502235A1 (de) Ladungskopplungs-halbleiteranordnung
DE2238450C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE19501557A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE2807138A1 (de) Verfahren zum herstellen eines halbleiterbauelements
DE1764378C3 (de) Integrierte Randschichtdiodenmatrix und Verfahren zu ihrer Herstellung
DE2249832C3 (de) Verfahren zum Herstellen einer Verdrahtungsschicht und Anwendung des Verfahrens zum Herstellen von Mehrschichtenverdrahtungen
DE2351943B2 (de) Integrierte MOS-Schaltung und Verfahren zu deren Herstellung
DE2115455B2 (de) Verfahren zum Herstellen individueller Halbleiterbauelemente unterschiedlicher elektrischer Leitfähigkeitscharakteristiken auf einem isolierenden Substrat
DE1589920A1 (de) Verfahren zum gegenseitigen elektrischen Isolieren verschiedener in einer integrierten oder monolithischen Halbleitervorrichtung zusammengefasster Schaltelemente
DE2451486C2 (de) Verfahren zum Herstellen von integrierten Halbleiteranordnungen
DE19501558B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE4342767A1 (de) Verfahren zur Herstellung einer quaderförmigen Vertiefung zur Aufnahme eines Bauelementes in einer Trägerplatte
DE1965408C3 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE2718781C2 (de) Verfahren zum Herstellen einer Mehrzahl von Halbleiterbauelementen
DE3542939C2 (de) Verfahren zur Herstellung eines Speicherbauelements
DE1910297A1 (de) Feldeffekttransistor mit isoliertem Gate und Verfahren zu dessen Herstellung
DE3123348A1 (de) Halbleiterbaustein und verfahren zu dessen herstellung
DE1944416C2 (de) Verfahren zum Herstellen von flächenhaften Transistoren lateraler Struktur und geringer Kapazität
DE2453528A1 (de) Maskierungsverfahren
DE68923047T2 (de) Verfahren zum Herstellen eines Kontaktes auf einer Halbleitereinrichtung und nach dem Verfahren hergestellte Halbleitereinrichtung.
DE2253001A1 (de) Verfahren zur herstellung von halbleiteranordnungen