DE1814747A1 - Verfahren zum Herstellen von Feldeffekttransistoren - Google Patents

Verfahren zum Herstellen von Feldeffekttransistoren

Info

Publication number
DE1814747A1
DE1814747A1 DE19681814747 DE1814747A DE1814747A1 DE 1814747 A1 DE1814747 A1 DE 1814747A1 DE 19681814747 DE19681814747 DE 19681814747 DE 1814747 A DE1814747 A DE 1814747A DE 1814747 A1 DE1814747 A1 DE 1814747A1
Authority
DE
Germany
Prior art keywords
layer
semiconductor body
source
drain
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19681814747
Other languages
English (en)
Other versions
DE1814747C2 (de
Inventor
Brown Dale Marius
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of DE1814747A1 publication Critical patent/DE1814747A1/de
Application granted granted Critical
Publication of DE1814747C2 publication Critical patent/DE1814747C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/003—Anneal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/043—Dual dielectric
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/053—Field effect transistors fets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/106—Masks, special
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/141—Self-alignment coat gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/145—Shaped junctions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/923—Diffusion through a layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Weting (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Description

18U747
5780
General Electric Company, Schenectady N.Y. / U.S.A.
Verfahren zum Herstellen von Feldeffekttransistoren
Die Erfindung bezieht sich auf die Herstellung von Feld- M effekttransistoren, bei denen Source (Quelle) und Drain (Senke) in an die Oberfläche grenzenden Abschnitten eines Halbleiterkörpers ausgebildet sind und bei denen die zwischen Source und Drain befindliche Oberfläche und damit der Kanal genau auf das Gate ausgerichtet ist, mittels dem die Leitfähigkeit des Kanals moduliert wird.
Bei der Herstellung von Feldeffekttransistoren besteht die größte Schwierigkeit darin, die pn-Übergänge von Source und Drain genau auf das Gate auszurichten. Es ist nämlich notwendig, daß der Kanal zwischen Source und Drain vollständig vom Gate überdeckt ist, d.h. Source und Drain sollten etwas in den vom Gate überdeckten Bereich hinein- i reichen. Zur Optimalisierung der Eigenschaften des Feld- . effekttransistors sollten jedoch die Überlappungsbereiche zwischen Gate und Source bzw. Drain möglichst klein gehalten werden. Bei bekannten Verfahren zur Herstellung von Feldeffekttransistoren wird die exakte Ausrichtung der pn-Ubergänge von Source und Drain auf das Gate im allgemeinen durch eine Vielzahl von Maskierungsschritten erreicht, wobei mindestens ein Maskierungsschritt zur Ausbildung von Source und Drain und mindestens ein weiterer MaBkierungBschritt zur Ausbildung des Gate notwendig ist.
009810/1161 BAOOWGiNM.
18U747
Eine solche Herstellungsmethode ist jedoch äußerst schwierig und zeitraubend, wenn sichergestellt werden soll, daß die bei diesen beiden Maskierungsschritten in den Masken ausgebildeten Fenster genau aufeinander ausgerichtet sind. Diese Schwierigkeiten werden noch dadurch erhöht, daß es in der modernen Halbleitertechnik üblich ist, integrierte Halbleiterbauelemente herzustellen, in denen die Feldeffekttransistoren nur einen Gesamtdurchmesser von wenigen hunderstel Millimeter besitzen.
Der Erfindung liegt daher die Aufgabe zugrunde, ein verbessertes Verfahren zum Herstellen von Peldeffekttransistoren anzugeben, durch das auf einfache, billige und schnelle Weise eine automatische, exakte Ausrichtung des Gate auf den an der Oberfläche befindlichen Kanal zwischen Source und Drain sichergestellt ist.
Bei einem Verfahren zum Herstellen von F~Ideffekttransistoren, bei dem das Gate automatisch auf die pn-Übergänge von Source und Drain ausgerichtet und von einem kristallinen Halbleiterkörper vom einen Leitungstyp mit einer planaren Breitseite ausgegangen wird, besteht die Erfindung darin, daß man auf der Breitseite des Halbleiterkörpers eine dünne, hochreine Isolierungsschicht ausbildet, auf dieser eine dicke Isolierungsschicht niederschlägt, die mit einen, in Halbleiterkörper den entgegengesetzten Leitungstyp vermittelnden Aktivator dotiert ist,und anschließend durch selektive Entfernung eines Teils der dicken Isolierungsschicht in dieser ein Muster mit vorgewählter Geometrie ausbildet, wobei die beseitigten Teile Gate-Penster darstellen,durch die der verbleibende Rest der dotierten Isolierungsschicht in voneinander getrennte Abschnitte geteilt ist, daß man ferner den Halbleiterkörper derart erhitzt, daß die aktivator-
00 9 810/1161
BAD ORIGINAL.
^- 18U747
atomeaus den stehengebliebenen Abschnitten der dotierten Isolierungsschicht unter Bildung je einer Source; una Drain durch die dünne Isolierungsschicht diffundieren, daß man anschließend in den. st,eJiengehliebenen Abschnitten uer dotierten Isolierungsschicht bis zu den Source- bzw., Drainzonen erstreckte Fenster: ausbildetT und daß man dann durch die verschiedenen fenster hindurch die Source- und Drainzonen kontaktiert bzw. das Gate ausbildet und danach die Source- und Drain-Kontakte sowie das Gate Gilt elektrischen Kontakten versieht.
Die Erfindung wird im folgenden anhand der beiliegenden % Abbildungen ausführlich beschrieben, wobei alle aus der .Beschreibung und den Abbildungen hervorgehenden Einzelheiten oder Merkmale zur Lösung, der Aufgabe im Sinne der Erfindung beitragen können una mit dem Willen zur Patentierung in die Anmeldung aufgenommen wurden.
Die Pig. 1 zeigt einen Arbeitsplan für ein Verfahren zum Herstellen von Feldeffekttransistoren nach einem Ausführungs.beispiel der Erfindung.. , .
Die Fig. 2a bis 2g zeigen daneben Schnitte durch diejenigen Halbleiterbauelemente, die sich jeweils nach dem entsprechen- Λ den,in Fig. 1 angegebenen Verfahreneschritt ergeben.
Die Pig. 3 und 4-, die den. Fig. 1 und 2 entsprechen, zeigen ein weiteres Ausführungsbeispiel der Erfindung.
Bei dem erfindungsgeraäßen Verfahren können die Feldeffekttransistoren aus einer Vielzahl von. bekannten Halbleitermaterialien hergestellt werden. Geeignet sind beispielsweise Germanium,. Silicium und Galliumarsenid. Bei den im folgenden beschriebenen Ausführungsbeispielen sind
0 09810/1161
18U7A7
die Feldeffekttransistoren aus Siliciumkörpern hergestellt, ohne daß die Erfindung auf die Verwendung von Silicium beschränkt ist.
Gemäß Fig. 1 und 2 wird bei einem ersten Aus-führungsbeispiel der Erfindung zum Herstellen von Feldeffekttransistoren zunächst durch geeignete Vorbehandlungen wie Läppen, Ätzen und Waschen ein Siliciumkörper mit der erwünschten kristallografischen Orientierung hergestellt. Der Halbleiterkörper wird mit einer ebenen Breitseite versehen, die beispielsweise
α eine (1,O,O)-Oberflache ist una so dimensioniert, daß seine Länge unu Breite im Vergleich zu seiner Dicke groß ist, damit gleichzeitig eine Vielzahl identischer Feldeffekttransistoren hergestellt werden kann ., die dann später voneinander getrennt werden. Der so hergestellte Siliciumkörper wird dann mit einem geeigneten Gate-Isolierungsmaterial überzogen. Als Gate-Isolierungsmaterialien eignen sich in bekannter Weise beispielsweise Siliciumdioxid und Siliciumoxynitrid, welches eine amorphe Silicium, Sauerstoff und Stickstoff enthaltende Zusammensetzung ist, die aus einem gasförmigen, Silan, Sauerstoff und Ammoniak enthaltenden Gasgemisch besteht und durch Pyrolyse auf einem erhitzten Siliciumsubstrat niedergeschlagen werden kann. Alle verwend-
P baren Materialien weis en bestimmte Vorteile auf. Für das erfindungsgemäße Verfahren ist es jedoch notwendig, daß das Gate-Isolierungsmaterial von diffundierenden Aktivatoratomen leicht durchdrungen werden kann, durch die dem Halbleiterkörper vorgewählte Leitungseigenschaften gegeben werden sollen. Als Aktivatoren kommen beispielsweise die Donatoren Arsen, Antimon und Phosphor sowie die Akzeptoren Aluminium, Gallium und indium infrage, wenn es sich um Germanium- und · Siliciumkörper handelt. Bei den im folgenden beschriebenen Au8führungsbeiepielen ist als Gate-Isolierungsraaterial • Siliciumdioxid verwendet, ohne dab die Erfindung auf dieses
009810/1161
BAD ORIGINAL
18T4747
Material beschränkt ist. Siliciumdioxid ist ein idealec Material für diesen Zweck, da auf der Oberfläche eines Silieiumkörpers unter Sauerstoff durch thermisches V/achstum hochreine Siliciumdioxidfilme aufgebracht werden können, die, wenn das ursprüngliche Silicium einen hohen Reinheitsgrad aufweist, d.h, im allgemeinen nur in einer Konzentration von etwa 10 Atomen/cm mit Verunreinigungen versehen ist, einen ähnlich hohen Reinheitsgrad besitzen una daher die pn-Übergänge von Source und Drain- gut schützen una wirksam passivieren. Ein besonderer Vorteil des erfindungsgemäßen Verfahrens besteht darin,: daß die hochreine, pas3ivierende Gate-Isolierungsschicht während des gesamten ner-Stellungsverfahrens auf der Halbleiteroberfläche verbleibt und somit die pn-Ubergänge vollständig passiviert und schützt.
Normalerweise wird auf einer ebenen Breitseite 11 eines Siliciumkörpers 10 eine etwa 1000 Ä dicke, themisch gewachsene, hochreine Schicht 12 aus Siliciumdioxid aufgebracht, indem der Sili-ciumkörper in einer trockenen Sauer-Stoffatmosphäre je nach Temperatur und kristallografi3cher Orientierung etwa eine halbe bis drei Stunden auf einer Temperatur von 1000 bis 1200 0C, vorzugsweise etwa 1100 0C gehalten wird. Die Schicht 12 ist außerordentlich gleichförmig und von hohem Reinheitsgrad, so daß sie in idealer Weise als Gate-Isolierungsmaterial für !Feldeffekttransistoren geeignet ist.
Nach Ausbildung der Schicht 12 wird auf ihr eine dicke Schicht aus einem geeigneten, mit Aktivatoren dotierten Isolierungsmaterial niedergeschlagen, die eine Dicke von 3000 bis 10 000 £ aufweist. Obwohl diese dicke Schicht 13 aus Siliciumoxynitrid oder anderen geeigneten Verbindungen bestehen kann, wird sie vorzugsweise auch aus Siliciumdioxid hergestellt, das aus einer geeigneten
009810/116! .
18H7A7
Atmosphäre pyrolytisch niedergeschlagen weraen kunn. V/enn der Halbleiterkörper 10 aus n-leitenüem Silicium besteht, dann ist die dicke Schicht 13 in geeigneter V/eise, unc* . zwar beispielsweise in einer Konzentration von 1 Gew.',> mit einem geeigneten Akzeptor wie Bor dotiert. Wenn aer halbleiterkörper 10 dagegen p-leitenci ist, dann ist die Schicht 13 in einer Konzentration von etwa ' uev/.^S ir.it einem geeigneten Donator wie beispielsweise Pnosphor dotiert.
Handelt es sich um einen Halbleiterkörper mit p-Leitung, der mit etwa 10 5 Atomen/cm Bor dotiert ist, aann kann eine etv/a 5000 % dicke Schicht aus mit Phosphor dotiertem Siliciumdioxid dadurch aufgebracht werden, daß der mit Siliciumdioxid überzogene Halbleiterkörper in einem Heaktionsgefäß auf eine Temperatur von etv/a 800 0G erhitzt und eine trockene, mit Äthylorthosilieat und "riäthylphosphat gesättigte Argonströmung über seine 0'. .'fläche geleitet wird. Hierzu werden beispielsv/eise trockene Argonblasen mit einer Strömungsgeschwindigkeit von etwa 0,2 α pro Stunde (7 Kubikfuß pro Stunde) durch Äthjlorthosilicat und mit einer Strömungsgeschwindigkeit von etwa 0,02 α pro Stunde (0,7 Kubikfuß pro Stunde) durch Triäthylphosphat geleitet. Diese beiden Ströme werden vermischt, und die Mischnng wird mit einer Strömungsgeschwindigkeit von etwa 0,22 nr pro Stunde (7,7 Kubikfuß pro Stunde) etwa fünf Minuten lang über den erhitzten Halbleiterkörper geleitet. Dabei bildet sich eine etwa 5000 S. dicke, für die erfindungsgemäßen Zwecke geeignete, mit Phosphor dotierte Siliciumd!oxidschicht.
Bei einer Abwandlung dieses Verfahrenssehrittes kann auch eine zusammengesetzte Schicht 13 dadurch ausgebildet werden, daß zunächst nur der mit Äthylorthosilicat :jsättigte
0 0 9 8 10/1161
BAD ORIGINAL
Argonstrom etwa eine Minute lang über den Halbleiterkörper geleitet wird, wobei zunächst eine etwa 1000 S dicke undotierte Siliciumdioxidschicht niedergeschlagen wird, und daß anschließend etwa vier Minuten lang der im letzten Abschnitt beschriebene Verfahrenssehritt durchgeführt wird, wobei sich eine 4000 S dicke, phosphordotierte Siliciumdioxidschicht ausbildet.
Nach der Herstellung der aus dotiertem Siliciumdioxid bestehenden Schicht 13 wird diese mit einem geeigneten, kommerziellen fotoresistiven Material überzogen. Auf fotolytografischem Wege wird dann in bekannter V/eise in einem mittleren Teil der fotoresistiven Schicht ein Fenster 14 ausgebildet, so daß zwei getrennte Seitenteile der Schicht 13 auf beiden Seiten des Fensters 14 abgedeckt sind, während der mittlere Teil nicht mit fotoresist!-. vem Material überzogen ist. Um dies zu erreichen, wird beispielsweise das Fenster 14 mit einer Maske bedeckt, während der mit dem fotoresistiven Material bedeckte Teil des Halbleiterkörpers in geeigneter Weise bestrahlt wird, um die freiliegenden Abschnitte zu fixieren. Anschließend wird der Halbleiterkörper in einen für fotoresistive Materialien.geeigneten Entwickler getaucht, durch den das fotoresistive Material im Bereich des Fensters 14 weggelöst wird, während zwei voneinander getrennte und nicht verbundene Abschnitte der Schicht 13 aus dotiertem Siliciumdioxid durch die fotoresistive Maske abgedeckt sind.
Bei dem in Flg. 1 und 2 dargestellten Ausführungsbeispiel wird somit ein lineares Bauelement ohne Kreissymmetrie hergestellt. Bei einer anderen Ausführungsform des erfindungs-
0 0 9 810/1161 BAD ORIGINAL
geraäßen Verfahrens könnte jedoch auch ein halbleiterbauelement mit Kreissymmetrie hergestellt werden, in diesem Fall würde das Fenster 14 rund sein und einen mittleren Abschnitt festlegen, der von einem peripheren Randabschnitt umgeben ist. Die einfachste ü-eometrie ist jedoch die, die in Fig. 2 dargestellt ist.
Wach der Herstellung des husters im fotoresistiven Material, d.h. nach Ausbildung des Fensters 14, durch welches die Schicht 13 freiliegt, wird der halbleiterkörper in ein geeignetes Ätzmittel für das Isolierungsmaterial getaucht. Bei Verwendung von Siliciumdioxid wird als Atzmittel bei-, spielsweise gepufferte Flußsäure (1 Teil konzentrierte HF auf 10 Teile einer 40$igen JMn.F-Lösung) verwendet. Der Ätzschritt wird sehr sorgfältig durchgeführt und ständig kontrolliert, um sicherzustellen, daß zwar die gesamte, aus dotiertem Siliciumdioxid bestehende Schicht entfernt, die passivierende Schicht 12, d.h. das Gate-isolierungsmaterial, jedoch nicht wesentlich beeinflußt wird. Man kann dies dadurch erreichen, daß man eine bestimmte Atzzeit festlegt, da die Ätzgeschwindigkeit bekannt ist und bei der Ätzung von Siliciumdioxid mit beispielsweise gepufferter Flußsäure 1000 A* pro Minute beträgt. Hei der Verwendung von dotiertem Siliciumdioxid ist außerdem die Färbung des unter dem Fenster 14 sichbaren Siliciumdioxids ein guter Anhaltspunkt, denn das mit Phosphor dotierte Siliciumdioxid ist blaugrün, während reines Siliciumdioxid eine tief kobaltblaue Färbung aufweist. Wenn daher die Färbung im Bereich des Fensters 14 in tiefes Blau ; umschlägt, dann wird der Ätzschritt abgebrochen.
In dieser letzteren Hinsicht ist die Verwendung einer zusammengesetzten Schicht 13 aus 1000 £ undotiertem Siliciumdioxid und 4000 A phosphordotiertem Siliciumdioxid von großem Vorteil. In diesem Falle kann nämlich der Atzschritt so lange ·
009810/1161
BAD ORIGINAL
ciurchgeführt werden, bis die ü'arbe nach tiefblau umschlägt, was anzeigt, daß das Atzmittel bis zu dem 1000 £ dicken, aus undotiertem ülas bestehenden Teil der Schicht 13 durchgedrungen ist. Der Atzschritt kann dann für weitere fünfzehn oder zwanzig Sekunden fortgesetzt werden, um sicherzustellen, dab zwar das gesamte dotierte Siliciumdioxid entfernt ist, die reine, thermisch gewachsene, passivierende Schicht 12 jedoch noch nicht erreicht ist, die im Idealfall auf keinen Pail geätzt wird.
Nach diesem Ä'tzschritt wird das fotoresistive Muster durch Spülen mit Trichlorethylen entfernt.
Anschließend an das Aufbringen der Schicht 13 und das Ausbilden der erwünschten Geometrie in dieser Schicht wird der Halbleiterkörper in einer Diffusionskammer auf eine Temperatur von 1000 bis 1200 0C erhitzt, damit die in der Schicht 13 enthaltenen Phosphor-Donatoren durch die Isolierungsschicht 12 in die an die Breitseite 11 grenzenden Zonen des Siliciumkörpers 11 diffundieren und sich Zonen 15 und 16 von entgegengesetztem Leitungstyp, d.h. n-leitende Zonen ausbilden, die mit Source und Drain bezeichnet werden« Source 15 und Drain 16 bilden zusammen mit dem restlichen p-leitenden Teil des Halbleiterkörpers 10 pn-Übergänge 17 und 18, die mit Source-Übergang und Drain-Übergang bezeichnet werden. Außer der vertikalen Diffusion durch die Breitseite 11 in'den Halbleiterkörper hinein tritt auch eine Querdiffusion auf, wodurch erreicht wird, daß der an die Breitseite 11 tretende Rand der pn-Übergänge 17 und 18 etwas unterhalb demjenigen Teil der Schicht 12 liegt, über weichem das Fenster H angeordnet ist.
Wenn beispielsweise eine 5000 Ä dicke, aus Siliciumdioxid bestehende Sohieht 13 durchgehend mit Phosphor dotiert ist, dann kann der Diffusionsschritt etwa 4ineaStunde andauern,
■ 009Ö10/1161
18U747
so daß die Phosphoratome etwa bis zu einer Tiefe von 2,5 Mikron durch die Breitseite 11 in den Siliciumkörper 10 eindringen.
Wenn gemäß der anderen Ausführungsform zunächst eine 1000 £ dicke, aus undotiertem Siliciumdioxid bestehende !Schicht niedergeschlagen wird, dann ist eine Diffusionszeit von etwa vier Stunden erforderlich, wenn die Phosphoratome etwa 2,5 Mikron in den Siliciumkörper 10 eindringen sollen.
Nach Auabildung von Source 15 unü Drain 16 ist es noch notwendig, diese mit Kontakten zu versehen und das Gate herzustellen, das die an die Breitseite tretend'en Ränder der Source- bzw. Drain-Ubergänge 17 bzw. 18 überlappen soll. Man erreicht dies zweckmäßigerweise dadurch, daß. man in der Schicht 13 über Drain una Source geeignet große Fenster 19 und 20 in der Schicht 13 ausbildet, durch die hindurch ausreichend große Bereiche von Source und Drain kontaktiert werden können. Wenn beispielsweise Source und Drain, in Richtung der Papierebene gesehen, relativ tief einü, dann wird es notwendig sein,oberhalb von Source und Drain in der Schicht 13 je einen langen Längsschlitz auszubilden. Wenn dagegen die Abmessungen von Source und Drain, in Richtung der Papierebene gesehen, relativ klein sind, dann brauchen in der Schicht 13 nur relativ kleine/. Fenster ausgebildet werden. Unabhängig von ihrer Länge sollten die Fenster jedoch nicht zu dicht an den Rändern des Fensters 14 liegen, damit die passivierende Schicht 12 im Bereich der an die Breitseite tretenden Ränder!der pn-Übergänge 17 und 18 unverletzt bleibt.
Die für die Kontakte notwendigen Fenster werden dadurch angebracht, daß der gesamte Halbleiterkörper mit einer Schicht aus fotoresistivem Material überzogen und nur an
009810/1161
BAD ORIGINAL
-11-
denjenigen Stellen maskiert wird, die den über Source und .Drain anzubringenden Fenstern mit der erwünschten Geometrie entsprechen.. Wach Bestrahlung und Entwicklung des fotoresist iven Materials ist der gesamte Halbleiterkörper außer im Bereich dieser Fenster mit fotoresistivem Material über-, zogen. Die Fenster 19 und 20 werden dann durch Eintauchen des Halbleiterkörpers ,in ein für aas Katerial der Schicht 13 geeignetes Atzmittel hergestellt.-Wenndie Schicht T3 aus Siliciumdioxid besteht, dann können die Fenster 19 una 20 d,urch Eintauchen des halbleiterkörptrs in gepufferte Flußsäurelösung hergestellt werden. Durch dieses Atzmittel wird Siliciumdioxid mit einer Geschwindigkeit von etwa · 1000 & pro Minute geätzt. Aus diesem Grunde muß ein Halbleiterkörper, der eine 5000 £ dicke Silieiumdioxidschicht 13 und eine 1000 S dicke Siliciumdioxidschicht 12 aufweist, sechs Minuten lang eingetaucht werden, wenn die Fenster 19 und 20 sich bis herab zur Breitseite 11 des Siliciumkörpers 10. ,erstrecken sollen. Der Halbleiterkörper kann auch etwas länger in das Ätzmittel eingetaucht werden, da gepufferte Flußsäure Silicium kaum merklich angreift und es notwendig ist, das gesamte Siliciumdioxid im Bereich der Sources und Drain-Fenster zu beseitigen. Nach dem Ätzen wird.der.Halbleiterkörper aus dem Ätzbad herausgenommen und abgespült.· Anschließend wird ein zur Füllung der ". Source-,und*Drain-Fenster ;19 und 20 geeignetes Material aufgedampft, aus welchem dann die Source- und Drain-Kontakte und das Gate gebildet werden. Zweckmäßigerweise kann der Halbleiterkörper jedoch an dieser Stelle des Verfahrens etwa zwei Stunden lang in .einer Wasserstoffatmosphäre bei 300 0C geglüht werden, uin in bekannter Weise die schnellen; Grenzflächenzustände zu beseitigen.
Zum Aufbringen der Source- und Drain-Kontakte und des G-ate wird der Halbleiterkörper in eine Aufdampfkammer gegeben,
009810/1181
18U747
in welcher auf seine Oberfläche eine etwa 2/10 Mikron dicke ' Aluminiuroschicht 21 aufgedampft wird, durch die während des Aufdampfschrittes die Fenster H bzw. 19 und 20 mit dem als Gate verwendeten Kontaktelement 22 bzw. mit Kontaktelementen 23 und 24 angefüllt werden. Das Aluminium wird etwa fünfzehn bis dreißig Sekunden lang im Vakuum aufgedampft. Anschließend wird die Aluminiuraschicht mit einem fotoresistiven Material überzogen, das mit einer geeigneten Maske abgedeckt wird, durch welche die gesamte Oberfläche des Halbleiterkörpers außer an denjenigen Stellen bedeckt ist, an denen die Source- und Drain-Kontakte sowie das Gate liegen sollen. Das foto-™ resistive Material wird anschließend bestrahlt und dadurch in den erwünschten Bereichen fixiert.
Nach dem Entwickeln der fotoresistiven Schicht wird der Halbleiterkörper in ein für Aluminium geeignetes Ätzmittel, beispielsweise ein Orthophosphorsäure-Ätzmittel eingetaucht, das im wesentlichen 76 Volumprozent Orthophosphorsäure, sechs Volumprozent Eisessigsäure, drei Volumprozent Salpetersäure und etwa fünfzehn Volumprozent Wasser enthält. Damit alles Aluminium entfernt wird und nur ein vergrößerter Source-Kontaktstreifen 25, ein vergrößerter Kontaktstreifen 26 und ein Gate-Kontaktstreifen 27 zurückbleiben, die gemäß Pig. 2g gefe geneinander elektrisch isoliert sind, wird der Halbleiterkör-, per etwa zwei Minuten lang in dieses Ätzmittel eingetaucht. Gemäß Pig. 2g bestehen Source 15 und Drain 16 aus an die Breitseite grenzenden, im Leitungstyp modifizierten und damit n-leitenden Zonen, durch welche pn-Übergänge 17 und 18 mit dem pleitenden Siliciumkörper 10 festgelegt sind. Die Übergänge sind an den Stellen, an denen sie an die Breitseite 11 des Halbleiterkörpers 10 treten, durch die Schicht 12 passiviert, die während des gesamten Herstellungsprozesses mit Ausnahme an denjenigen Stellen unverletzt bleibt, die zum Herstellen der Fenster 19 und 20 für die Source- und Drain-Kontakte weggeätzt werden müssen. Selbst hierdurch wird jedoch die Passivierung der pn-Übergänge in keiner Weise verschlechtert,
009810/1161 . ■ -
BAD ORIGINAL
18U747
da die Source- und Drain-Kontakte an Stellen angebracht werden, die von den an die Breitseite 11 tretenden Rändern der pn-Ubergänge 17 und 18 weit genug entfernt sind.
Hin wesentlicher Vorteil der Erfindung besteht darin, daß die an die Breitseite 11 tretenden Ränder der beiden pn-Übergänge 17 und 18 automatisch unterhalb dem Gate 22 angeordnet sind, so daß der an der Oberfläche liegende Kanal 28, der sich längs der Breitseite 11 zwischen Source 15 und Drain 16 ausbildet, vollständig vom Gate überdeckt, aber trotzdem von Gate elek- ^ trisch isoliert ist. Diese automatische Selbstausrichtung ist ideal und besonders dann notwendig, wenn es sich um Inhancement-Mode-Feldeffekttransistoren (Feldeffekttransistoren vom Anfachungstyp) handelt. Die Ausrichtung wird erfindungsgemäß auf einfache Weise dadurch erhalten, daß das Fenster 14» welches das Gate 22 festlegt und anschließend zur Herstellung des Gate mit ineta11 gefüllt wird, zu der gleichen Zeit bzw. im Zuge des gleichen Verfahrensschrittes hergestellt wird, bei dem auch durch Wegätzen der Schicht. 13 die Lage und die Geometrie von Source 15 und Drain 16 festgelegt werden/ia nämlich die bei diesem Ätzschritt stehenbleibenden Teile der dotierten Schicht 13 bei einem späteren Verfahrensschritt als Diffusionsquellen verwendet I werden, von denen aus die zur Herstellung von Source 15 und Drain 16 geeigneten Aktivatoren in den Halbleiterkörper diffundieren.
Erfindungsgemäß wird die Selbstausrichtung auf relativ einfache Weise dadurch erreicht, daß durch Ätzen einer einzigen, dicken Siliciumdioxidschicht der Gate-Bereich festgelegt wird. Nach Anbringen des Source-Kontaktstreifens 25, des Gate-Kontaktstreifens 27 und des Drain-Kontaktstreifens 26 werden dieae im Wärmedruckverfahren oder dergleichen mit elektrischen Anschlüssen versehen. In ähnlicher Weise kann die Basiszone des Feldeffekttransistors dadurch
009810/1161
18H7A7
-H-
kontakticrt werden, daß der Halbleiterkörper 10 an eine Bodenplatte anlegiert wird, wobei man zweckraäßigerweise ein mit Akzeptoren dotiertes Lot verwenüet, damit em nichtgleichrichtender Kontakt mit der Bodenplatte entsteht. Obgleich als Ausführungsbeispiel der Erfindung ein Verfahren beschrieben ist, bei welchem nur ein einziges Halbleiterbauelement hergestellt wird, läßt sich du3 erfinaungsgemäße Verfahren insbesondere auch dann anwenden, wenn gleichzeitig einige hunaert oder tausend Halbleiterbauelemente aus einem einzigen Halbleiterkörper hergestellt und anschließend voneinander getrennt werden.
Gemäß einem weiteren Ausführungsbeispiel der Erfindung werden Feldeffekttransistoren mit Selbstauorichtung wie beim Ausführungsbeispiol nach den Pig. 1 una 2 hergestellt, doch ist bei diesen das üate-Isolierungsmaterial zusätzlich mit einer Schutzschicht aus gegenüber Aktivatoren durchlässigen Siliciumnitrid überzogen.
üemäß den Fig. 3 und 4 wird bei der Herstellung eines derartigen Feldeffekttransistors von einem Siliciuokörper 30 ausgegangen, der dieselben Eigenschaften wie beim Ausführungsbeispiel nach den Pig. 1 und 2 aufweist. Auf diesem Halbleiterkörper wird eine 1000 £ dicke Siliciumdioxidschicht 32 aufgebracht, indem er in einer trockenen Sauerstoffatmosphäre je nach Temperatur und kristalografischer Orientierung eine halbe bis drei Stunden lang auf 1000 bis 1200 0C gehalten wird. Auf der Schicht 32 wird wie beim ersten Ausführungsbeispiel eine dicke Schicht aus dotiertem Siliciumdioxid niedergeschlagen, das bei Verwendung eines p-leitenden Halbleiterkörpers mit einem !Donator wie Phosphor oder bei Verwendung· eines n-leitenden Halbleiterkörpers mit einem Akzeptor wie Bor dotiert ist. Wie beim obigen Ausführungsbeispiel kann die Schicht 33 aus dotiertem Siliciumdioxid 5000 Ä dick sein und durch und durch mit Phosphor dotiert sein, indem man sie beispielsweise aus einer mit. Äthylorthosilicat und Triäthyl-
009810/1161
BAD ORIGINAL
18H747
" -15-
phosphat gesättigten Argons tr örnung und etwa fünf Minuten lang pyrolytisch abscheidet. Man kann jedoch auch zunächst eine 1000 S dicke Schicht aus undotiertern Siliciumdioxid aufbringen, indem man diese etwa 1 Minute lang aus einer mit Äthylorthosilicat gesättigten Argonströmung pyrolytisch abscheidet. Anschließend wird dann eine 4-000 S. dicke, mit Phosphor dotierte Siliciumdioxidschicht niedergeschlagen, die man aus einer mit Athylorthosilikat und Triäthylphosphat gesättigten Argonströmung gemäß dem obigen Beispiel etwa vier Minuten lang abscheidet.
Anschließend wird der Halbleiterkörper mit einer fotoresistiven Schicht überzogen. Die gesamte fotoresistive Schicht bis auf ein Fenster 34, durch das hindurch die zur Herstellung des Gate notwendige Ätzung vorgenommen wird, wird bestrahlt und entwickelt. Nach der Entwicklung des "KPH" wird der Halbleiterkörper in gepufferte HP-Lösung eingetaucht und etwa 5 Minuten lang geätzt, wobei sorgfältig auf den Zeitpunkt zu achten ist, zu dem die Färbung des Halbleiterkörpers im Bereich des Fensters 34 von der charakteristischen grünen oder blaugrünen Färbung des dotierten Siliciumdioxids in die tief kobaltblaue Färbung des undotierten Siliciumdioxids umschlägt. Wenn, wie oben erwähnt, die dicke Schicht 33 aus einer-dünnen Schicht aus undotiertem Siliciumdioxid und* einer dickeren Schicht aus dotiertem Siliciumdioxid zusammengesetzt ist, dann kann auch das blau erscheinende Siliciumdioxid geringfügig weggeätzt werden, damit sichergestellt ist, daß das gesamte dotierte Siliciumdioxid entfernt wird, ohne daß die Lösung in die hochreine, thermisch gewachsene Oxidschicht 32 eindring und sie irgendwie beschädigt.
Mach-.--diesem Ätzschritt bleiben lediglich zwei voneinander getrennte Abschnitte 35 und 36 der Schicht 33 stehen. Danach wird der Halbleiterkörper beispielsweise mit Trichloräthylen gespült, um das fotoresistive Material zu entfernen, in ein Reaktionsgefäß gegeben.
009810/1161
18U747-
üemäß dieser Ausführungsform der Erfindung wird der gesarate Halbleiterkörper im nächsten Schritt mit einer etwa 200 bis 500 Ä dünnen Schicht 37 aus Siliciumnitrid überzogen, indem er beispielsweise auf eine Temperatur von etwa 1000 0C erhitzt und eine Mischung aus Silan und Ammoniak etwa zwei bis drei Minuten über ihn geleitet wird. Die Schicht 37 aus pyrolytisch niedergeschlagenem Siliciumnitrid ist etwa 200 bis 300 £ dick una außerordentlich dicht und gleichförmig. Anstatt die Schicht pyrolytisch niederzuschlagen, kann man sie auch im Yakuum auf den kalten Halbleiterkörper aufdampfen oder mittels eines Triodengasentladungsgefäßes durch Zerstäubung aufbringen.
ivach Herstellung der Siliciurnnitrid-Schicht 37 wird der Halbleiterkörper auf etwa 1100 0C erhitzt und auf dieser Temperatur während einer Zeitspanne gehalten, die davon abhängt, ob die'Schicht 33 vollständig aus mit Phosphor dotiertem Siliciumdioxid oaer aus einer dünnen, undotierten und einer dicken, dotierten Siliciumdioxidschicht besteht. Die zweckmäßige Diffusionszeit beträgt infolgedessen beispielsweise eine bis vier Stunden. In dieser Zeit bilden sich bei einer Diffusionstiefe von 2,5 Micron eine Source 38 und eine Drain 39, da die Phosphoratome aus den Abschnitten 35 und 36 der Schicht 33 in den Halbleiterkörper diffundieren. Wie im oben beschriebenen Ausführungsbeispiel bilden sich zwischen dem restlichen Teilcbs Halbleiterkörper 30 und Source 38 bzw. Drain 39 pn-Übergänge 40 bzw. 41, deren an die Breitseite 31 tretenden Ränder unterhalb des Gate-Fensters 34 angeordnet sind.
Als nächstes werden in den Abschnitten 35 und 36 Fenster ausgebildet, die oberhalb von Source 38 und Drain 39 liegen. Aufgrund der Gegenwart der Schicht 37 aus Siliciumnitrid ist dies etwas komplizierter als bei dem oben beschriebenen Aueführungsbeispiel.
009810/1161
OBlGlNAI.
18U747
Die Penster können beispielsweise auf die folgende Weiae ausgebildet v/erden. Auf der gesamten Oberfläche der Schicht 37 aU3 siliciumnitrid wird ein etwa 1000 Jv dicker Holybdänfilm 42 ausgebildet. Dieser Molybdänfilm kann beispielsweise unter Verwendung eines Triodengasentladungsgefäßes und einer Molybdänzerstäubung3katode bei einem Argondruck von etwa 0,007 Torr aufgebracht werden. Bei einer etwa fünfminütigen Aufrechterhaltung der Gasentladung bildet sich dann ein 1000 R dicker Molybdänfilm. Der mit Molybdän überzogene Halbleiterkörper wird dann mit fotoresistivem Material überzogen, das unter Verwendung einer Maske derart gj entwickelt wird, daß es bis auf die erwünschten Fenster, die in den Abschnitten 35 und 36' ausgebildet werden ©Ilen, vollständig den Halbleiterkörper bedeckt. Danach wird der Halbleiterkörper zunächst in ein Kaliumferricyanid-Ätzbad eingetaucht, das beispielsweise 92 g Kaliumferricyanid (K5Pe(Cn)6), 20 g Kaliumhydroxid (KOH) und 300 g V/asser enthält. Die Eintauchzeit beträgt etwa 10 Sekunden, so daß der Molybdänfilm im Bereich der zu bildenden Source- und Drain-Penster entfernt wird. Anschließend wird der Halbleiterkörper mit destilliertem Wasser gewaschen und etwa zwei bis drei Minuten in konzentrierte Plußsäure eingetaucht, um im Bereich der Penster das Siliciumnitrid zu entfernen. Anschließend wird der Halbleiterkörper erneut mit destillier- " tem Wasser gewaschen und dann etwa s'echs Minuten lang in gepufferte Plußsäure eingetaucht, um die Abschnitte 35 und der Schicht 33 sowie die passivierende Schicht 32 im Bereich der Source- und Drain-Penster bis herab zur Breitseite des Siliciums wegzuätzen und Penster 43 und 44 auszubilden. Das sich nach diesem Verfahrensschritt ergebende Halbleiterbauelement ist in Pig. 4h dargestellt. Als nächstes können durch etwa zweistündiges Glühen unter Wasserstoff bei etwa 600 0C die schnellen Grenzflächenzustände beseitigt werden.
009810/1161
-10-
Nach Entfernung der fotoresistiven Mauke durch Wuschen deo Halbleiterkörpers nit beispielsweise Trichloräthjlon wird der Halbleiterkörper mit einer Aluminiumschieht überzogen, die wie beim oben beschriebenen Ausführungsbeispiel etwa fünf Minuten lang aufgedampft wird. Das Aluminium füllt dann die Fenster 43 und 44 aus und bedeckt die gesamte Oberfläche, einschließlich des Bereiches des Fensters 54 für das Gate, in Form einer etwa 0,5 Mikron dicken Schicht.
Auf die Aluminiumschicht wird dann eine fotoresistive Schicht aufgebracht, die derart belichtet und entwickelt wird, daß sie nur über denjenigen Bereichen der Aluminiumschicht liegt, die die Source- und Drain-Kontaktelemente 46, 47 sowie da3 Gate 50 bzw. deren vergrößerte Kontaktstreifen 48, 49 bilden sollen. Anschließend wird der Halbleiterkörper etwa fünf Minuten lang in em Orthophosphorsäure-Ätzmittel getaucht, um das überschüssige Aluminium zu entfernen. Hierbei bleiben lediglich die Kontaktstreifen 48 und 49» die mit den Kontaktelementen 46 und 47 in Kontakt sind, und das Gate 50 stehen. Die Kontaktstreifen und das Gate sind elektrisch voneinander isoliert, die mit den Kontaktelementen 46 und 47 in Kontakt sind. Im Wärmedruckverfahren können dann der Source-Kontaktstreifen, das Gate und der Drain-Kontaktstreifen mit elektrischen Anschlüssen 51, i?2 bzw. 53 versehen werden. Wie beim obigen Ausführungsbeispiel kann die .Basiszone des Feldeffekttranssitors dadurch kontaktiert werden, daß die freie Breit-: seite 54 des Halbleiterkörpers 30 an eine geeignete Bodenplatte anlegiert wird, wobei zur Herstellung eines nicht gleichrichtenden Kontaktes eine Legierung, beispielsweise mit. Indium dotiertes Gold, verwendet wird.
Anstatt die Ätzmaske auf der Siliciumnitridschicht aus Molybdän herzustellen, kann gemäß einer abgewandelten Ausfuhrungsform auch Siliciumdioxid verwendet werden. Hierzu kann nach dem obenbeschriebenen Verfahren Siliciumdioxid in Form einer 1000 Ä dicken Schicht pyrolytisch niederge-
009810/1161
schlagen werden. Die Verwendung von Siliciumdioxid ist insoweit vorteilhafter, als es nicht notwendig ist, aie Ätzmaske hinterher zu entfernen, wie es bei Verwendung von Molybdän erforderlich ist, da das Siliciumdioxid im Bedarfsfall stehengelassen werden kann·.
Bei dieser abgewandelten Ausführungsformwird nach der Herstellung aer Siliciumnitridschicht eine 1000 £ dicke Siliciumdioxidsehicht bei 800 0C etwa eine i^nute lang aus einer mit Äthylorthosilicat gesättigten Argonströnung pyrolytisch niedergeschlagen. Danach wird der Halbleiterkörper mit fotor-esistlveai Material überzogen, maskiert, belichtet und entwickelt. Anschließend wird nacheinander etwa eine Minute in gepufferter Plußsäure zur Beseitigung der freiliegenden Siliciumdioxidsehicht und etwa vier Minuten in einen Orthophosphorsäure-Atzmittel zur Beseitigung der SiliGiumnitridschicht geätzt. Die anschließenden Verfahrensschritte sind dann die gleichen wie oben, mit der Ausnahme, daß durch den letzten Atzschritt mit gepufferter Plußsäure auch die Silieiumdioxid-Ätzmaske entfernt una dann das Aluminium auf die Siliciumnitridschicht aufgedampft wird.
Das nach diesem Ausführungsbeispiel· der ürfinüung fertiggestellte Halbleiterbauelement ist schematisch in ?igur 4k dargestellt. Danach sind in dem Halbleiterkörper 30 eine Source 38 und eine Drain 39 ausgebildet, durch die pn-Ubergänge 40 und 41 festgelegt sind. Diese Übergänge treten unterhalb der passivierenden Schicht 32 an die Breitseite-31 des nalbleiterkörpcrs 30, una zwar an vom Gate 50 bedeckten Stellen. Das Ü-ate 50 ist aisätzlich vom Halbleiterkörper 30 durch eine Isolierungsschicht 55 getrennt, die ein Teil der ursprünglich niedergeschlagenen Siliciumnitridschicht: 37 ist· Diese zusätzliche Isolierung ist insbesondere während des Diffusionsschrittes nützlich,
009810/1161
181A747
während dem Source 38 und Drain 39 hergestellt werden. Durch sie wird verhindert, daß die Aktivatoratome aus der dotier—, ten Oxidschicht in die hochreine Gate-Isolierungsschicht diffundieren, die den Kanal bedeckt. Zwischen Source 38 und Drain 39 besteht ein an die Breitseite grenzender Kanal 56,der durch ein an das Gate 50 gelegtes elektrisches Potential moduliert werden kann. Da3 Gate 50 sowie die Source- und Drain-Kontaktelemente 46 und 47 sind mit verbreiterten Kontaktstreifen versehen, die in Pig. 4k bis 48 bzw. 49 bezeichnet 3ind. Diese sind breiter als die Kontaktstreifen bzw. das Gate selbst, damit sie leichter mit elektrischen Anschlüssen versehen werden können. Die eigentlichen Source- und Drain-Kontaktelemente sind dagegen in Querrichtung sehr klein.
In den oben beschriebenen Ausführungsbeispielen werden jeweils Feldeffekttransistoren mit η-Kanälen aus p-leitenden Halbleiterkörpern hergestellt, in welche aus phosphordotiertem Glas, das aus einer mit Triathylphosphat und Äthylorthosilicat gesättigten Argonströraung pyrolytisch abgeschieden wird, Phosphor eindiffundiert. In ähnlicher Weise können auch Feldeffekttransistoren mit p-Kanälen hergestellt werden, indem von η-leitenden Halbleiterkörpern mit einer Donatorkonzentration von beispielsweise etwa 10 Phosphoratome/cm ausgegangen wird. In diesen werden dann durch gesteuerte Diffusion von Boratomen p-leitende Source- und Drain-Zonen ausgebildet. Die zur Diffusion benötigten Boratome werden dadurch bereitgehalten, daß der Halbleiterkörper mit einer bördotierten Siliciumdioxidschicht überzogen wird, indem in derselben Weise wie beim Aufbringen einer mit Phosphor dotiertem Siliciumdioxidschicht vorgegangen wird. Zur · Herstellung der mit Bor dotierten Schicht kann beispielsweise eine mit Ä'thylorthosilicat und Triäthylborat gesättigte Argonströmung pyrolysiert werden.
009810/1161
OBlGlNAU
ira folgenden werden spezielle Ausführungsbeispiele beschrieben, auf die die Erfindung jedoch nicht beschränkt ist.
Beispiel 1
Ein linearer Feldeffekttransistor mit η-Kanal, der im wesentlichen die in Fig. 2g dargestellte Form aufweist und mit einer Kuntenlänge von etwa 0,25 mm (0,01 inch quadratisch ausgebildet ist, dessen Source und Drain bis zu'einer Tiefe von etwa 2,5 Mikron in die eine Breitseite eindiffundiert sind und dessen Gate etwa sechs Mikron breit ist und Drain und Source auf beiden· g Seiten zu etwa zwei Mikron überlappt, so daß der Kanal etwa zwei Mikron breit ist, wird auf die folgende Weise hergestellt. Ein hochreiner Siliciumkörper mit P-Leitung,
15 die ihm durch eine Borkonzentration von etwa 10 Atomen
"5
pro cm gegeben ist, wird derart geschnitten, daß seine eine Breitseite eine kristallografisch^ (1,0,0)-0rientierung aufweist. Die Breitseite wird geläppt und blankpoliert. Der Halbleiterkörper wird in eine Aufdampfkammer gegeben und etwa drei Stunden lang in einer trockenen Sauerstoffatmosphäre auf etwa 1000 0C gehalten, so daß sich auf ihm eine etwa 1000 Ä dicke, thermisch gewachsene Siliciumdioxidschicht ausbildet. Anschließend wird der Halbleiterkörper in der Aufdampfkammer bei Temperatur |
von 800 0C gehalten, während etwa eiie kinute lang eine Argonströmung über ihn geleitet wird, die vorher mit einer Strömungsgeschwindigkeit von 0,2 m pro Stunde (7 Kubikfuß pro Stunde) blasenförmig durch Athylorthosilicat geleitet worden ist. Wach etwa einer Mnute wird zusätzlich eine mit 0,02 m· pro Stunde durch Triäthylphosphat geleitete Argonströmung mit der ursprünglichen Strömung vermistht. Die resultierende Strömung wird etwa vier Minuten über den noch auf 800 0C erhitzten
009810/1161
18U747
Halbleiterkörper geleitet, so daß sich eine zusätzliche, 4000 R dicke, mit Phosphor dotierte Siliciurnäioxidschicrit niederschlägt. Der Halbleiterkörper wird dann aus der Auidampfkammer genommen und mit einer Schicht aus fotoresistivem Material überzogen, welche in einer derartigen uuorr.utrio maskiert, bestrahlt und entwickelt wira, aa3 aio gesamte Oberfläche außer einem mittleren, länglichen Greifen mit einer Breite von sechs Mkron bedeckt ist. Der Halbleiterkörper wird dann in eine gepufferte Fiußsäure enthaltendes Ätzmittel getaucht und unter dauernder 3eobachtung bzw. Kontrolle etwa fünf Iiinuten lang geätzt. Die nicht belichteten Abschnitte des Siliciumdioxiüs werden beobachtet und erscheinen zunächst in blaßblauer Färbung. iMach einer Atzdauer von etwa fünf Minuten schlägt die Färbung der Siliciumd!oxidschicht in tiefes Blau um. Das Atzen wird dann noch etwa zwanzig Sekunden forgesetzt, worauf der Halbleiterkörper aus dem Ätzbad herausgenommen wird. Anschließend wird zuia Entfernen der K?R-3chicht mit Trichloräthylen gespült.
Der Halbleiterkörper wird dann mit';destilliertem V/asser gewaschen, getrocknet und in einen Diffusionsofen gegeben. In diesem wird der Halbleiterkörper etwa vier Stunden lang auf einer Temperatur von 1100 0C gehalten, damit die, Aktivatoratome in die Source- una Drain-ünnen diffundieren.
Nach dem Diffusionsschritt wird der Halbleiterkörper mit einer fotoresistiven Schicht aus KPR überzogen und derart bestrahlt und entwick-elt, daß der gesarate iialbleiterkörper .außer im .Bereich zweier Längsstreifen maskiert iüt, d..e sich parallel zu dem anfangs hergestellten Fenster, das beim Ätzen der dotierten Siliciumdioxidschicht entsteht, etwa über die gesamte Länge des nalbleiterkörpers erstrecken. Jeder dieser freigelegten Streifen wird in die Mitte des
0098.10/1161
BAD
18H747
stehengebliebenen Abschnitts der Siliciumdioxidschicht angeordnet. Die Streifen besitzen eine Breite von etwa 0,075 nm (0,003 Zoll). Anschließend wird der Halbleiterkörper in ein gepufferte KLußsäure enthaltendes Ätzmittel getaucht und etwa sechs Kinuten geätzt. Anschließend wird der Halbleiterkörper wieder herausgenommen, zur Entfernung des KPiI mit Trichloräthylen gewaschen, anschließend mit destillierten Wasser abgespült und getrocknet. Schließlich wird der Halbleiterkörper zwei Stunden lang in Wasserstoff bei 300 0G geglüht.
Danach wird der Halbleiterkörper in eine Aufdampfkammer ^ gegeben, in welcher eine etwa 0,5 Mikron dicke Aluminiumschicht aufgedampft wird. Nach der Herausnahme aus dem Ofen wird der Halbleiterkörper mit einer Schicht· aus fotoresistivem Material, z.B. XPR, überzogen. Die fotoresistive Schicht wird derart maskiert, bestrahlt und entwickelt, daß alle außer denjenigen Abschnitten der Aluminiumschicht unmaskiert sind, die über dem Fenster in der zuerst geätzten, dotierten Siliciuradioxidschicht, einer daran angrenzenden, vergrößerten Kontaktierungszone, den beiden später geätzten, .0,075 mm (0,003 Zoll) breiten Penstern und je einer daran angrenzenden, vergrößerten Kontaktierungszone liegen. Anschließend wird | der Halbleiterkörper etwa dreißig Sekunden lang in ein Orthophosphorsäure-Ätzaittel eingetaucht, damit die freiliegenden Abschnitte der Aluminiumschicht entfernt werden. Anschließend wird mit destilliertem Wasser abgespült und zur Entfernung des restlichen fotoresistiven Materials mit Trichloräthylen gewaschen. Danach wird der Halbleiterkörper in die richtige Größe geschnitten, poliert und mittels eines mit Donator dotierten Gold-Lotes an einer Kupferplatte befestigt. Im Wärmedruckverfahren werden schließlich die verbreiterten Kontaktstreifen der Source-· und Druin-Kontakte sowie des Gate mit elektrischen
009810/1161
18U747
Anschlüssen versehen.
Beispiel 2
Es wird ähnlich wie in Beispiel 1 ein Feldeffekttransistor mit p-Kana-1 hergestellt, wobei als Au3gangsraaterial ein nleitender öiliciumkörper verwenuet wird, der in einer Konzentration von etwa 10 Atomen /ccr mit Phosphor dotiert ist. Zum Herstellen einer mit Bor dotierten Siliciumdioxidschicht wird eine, durch Triäthylborat anstatt durch TrI-äthylphosphat geleitete Argonströmung verwendet. Die anderen Verfahrensschritte entsprechen denen des Beispiels 1.
Beispiel 3
iis wird ein Feldeffekttransistor mit η-Kanal hergestellt, der mit Oxid und Nitrid passiviert ist und die gleiche Geometrie sowie denselben Halbleiterkörper wie der Feldeffekttransistor nach Beispiel 1 aufweist. Auf den Halbleiterkörper wird eine thermisch gewachsene, 1000 ß dicke Siliciumdioxidachicht sowie eine zusammengesetzte, 5000 Ä dicke, aus undotiertem und dotiertem Siliciumdioxid bestehende, pyrolytisch abgeschiedene Schicht aufgebracht. In dieser "wird wie in Beispiel 1 das richtige Muster ausgebildet.
iiach dem Herstellen der dotierten -Siliciumdioxidschicht, dem Ausbilden der gewünschten Geometrie und dem Diffusionsschritt wird eine dünne Schicht aus etwa 300 Ä Silicium- · nitrid bei einer Temperatur von 1000 0C etwa drei Minuten lang aus einer Silan und Ammoniak enthaltenden Atmosphäre pyrolytisch niedergeschlagen. Danach wird der Halbleiterkörper in ein Triodengasentladungsgefäß gegeben, in welchem Molybdän als Zerstäubungskatode verwendet wird. Die Zerstäubung wird fünf Minuten lang unter einer Argonatmosphäre von 0,015 Torr vorgenommen, damit sich auf der Nitridschicht eine etwa 1000 Ä dicke Molybdänschicht bildet.
009810/1161
BAD.
18U7A7
. Anschließend wird der Halbleiterkörper mit einer fotoresist iven Schicht überzogen, die derart maskiert, bestrahlt •und entwickelt wird, daßn2Sngliche Penster mit einer Breite von etwa 0,075 mm (0,003 Zoll) freibleiben, die in der Mitte über den stehengebliebenen Abschnitten der vorher in dem erwünschten Muster gebildeten Siliciumdioxidsciiicht angeordnet sind. Der Halbleiterkörper wird dann mit destiliertem Wasser gespült, getrocknet, etwa zehn Sekunden lang in ein Perricyanid-Ä'tzmittel eingetaucht, erneut mit destiliertem Wasser gewaschen und getrocknet. Anschließen wird der Halbleiterkörper etwa zwei Minuten lang in kon- M
zentrierte Plußsäure getaucht und dann v/ieder herausgenommen. Als nächstes schließt sich ein sechs-minütiger Ätzschritt in gepufferter HP-Lösung an, worauf der Halbleiterkörper erneut mit destilliertem Wasser gewaschen .und getrocknet wird. Anschließend wird der Halbleiterkörper in Trichloräthylen gewaschen, um das fotoresistive Muster zu entfernen, und anschließend etwa zehn Sekunden lang mit einem Perricyanid-Ätzmittel behandeltB um die stehengebliebene Molybdänschicht zu entfernen und die Nitridschicht sowie die eingeätzten Source- und Drain-Penster freizulegen. Als nächstes wird der Halbleiterkörper etwa zwei Stunden lang bei 600 0C in.Wasserstoff geglüht. i
Danach, wird der Halbleiterkörper mit destilliertem Wasser gespült, getrocknet und in eine Aufdampfkammer gegeben, in welcher ein etwa 0,5 Mikron dicker Aluminiumfilm aufgedampft wird, der die eingeätzten fenster ausfüllt.
Nach dem Aufdampfen des Aluminiums wird der Halbleiterkörper mit einer fotoresistiven Schicht überzogen und derart maskiert, bestrahlt und entwickelt, daß nur ein mittlerer, das Gate bildender Abschnitt sowie zwei an den Seiten liegende, die Source- und Drain-Xontaktelement und die vergrößerten Kontaktstreifen bildende Abschnitte abgedeckt sind. Die nach
den Seiten 009810/1161
18H747
verbreiterten Kontaktstreifen liefen teilweise über der Siliciumnitridschicht. Sie sind jedoch nicht go groß, daß sie mit dem Gate oder dem Kontaktstreifen das Gute in Kontakt kommen können. Der Halbleiterkörper wird anschließend etwa fünf Minuten lang in ein Orthophosphorsäure-Atzrüittel eingetaucht, um die unerwünschten Teile des Aluniniumfilci3 zu entfernen. Danach wird der Halbleiterkörper aus cieci Ätzbad herausgenommen, zum Entfernen der stehengebliebenen Teile des fotoresistiven Materials mit Trichloräthylen behandelt, anschließend mit destilliertem 7/asser abgespult und getrocknet. Danach wird der Halbleiterkörper mittels eines mit einem Akzeptor dotierten Gold-lotes an eine Kupferplatte anlegiert. Abschließend werden die Üource- und Drain-Kontakte so -wie das Gate im V/är ce druckverfahr en mit elektrischen Anschlüssen versehen.
Beispiel 4
Es wird nach Beispiel 3 ein Feldeffekttransistor mit p-Kanal hergestellt, wobei ,jedoch als Ausgangsmaterial ein
15 /3
η-leitender, in eiier Konzentration von etwa 10 Atomen/cm mit Phosphor dotierter Silieiumkörper verwendet wird.
•Außerdem wird die Atfgonströiaung mit einer Strömungsgeschwingigkeit von 0,02 α pro Stunde (0,7 Kubikfuß pro Stunde) nicht durch Triäthy!phosphat, sondern zur Herstellung einer mit Bor dotierten, dicken Siliciumdioxidschicht durch Triäthylborat geleitet. Im übrigen werden die im Beispiel 3 angeführten Verfahrensschritte durchgeführt, d.h. es wird ein !Feldeffekttransistor mit p-Kanal hergestellt, welcher eine Oxid- und Nitridisolierung für das Gate aufweist.
009810/1161
181Α7Λ7
BcJGplül· 5
üs wird .wie im ueispiel 3 bis einschließlich der Abscheidung der Siliciumnitridschicht vorgegangen. Anschließend wird der Halbleiterkörper in eine Auf au nipf kammer gegeben, in welcher etwa eine Minute lang eine mit Äthylorthosilicut gesättigte Argonströmung mit ainer Strömungsgeschwindigkeit von 0,2 m / Stunde (7 Kubikfuß/Stunde) über den auf 800 0C erhitzten Halbleiterkörper geleitet v/ird, um ihn mit einer 1000 ° dicken Siliciundioxidschicht zu überziehen. Anschließend wird aer Halbleiterkörper mit einem fotoresistiven I-Iaterial '% überzogen und derart belichtet und entwickelt, daß eine Maske mit Source- und Drain-Fenstern entsteht, die parallel zum G-ate-Penster angeordnet und 0,075 nm (0,003 Zoll) breit sind. Der Halbleiterkörper wird dann zur llntfernung des Siliciumdioxids im Bereich der Source- und Drain-Fenster etwa eine Minute lang in gepufferte PluSsäare getaucht, anschließend abgespült und mit einem Unterphosphorsäure-Atzmittel etwa vier Hinuten lang behandelt, uss an aen gleichen Stellen das Siliciumglied zu entfernen. Anschließend wird der Halbleiterkörper gewaschen und sechs Kinuten lang mit gepufferter Flußsäure behandelt, um die Source- und Drain-Fenster bis zu den Source- und Drain-Zonen zu verlängern. Die übrigen g Verfahrensschritte sind bis zur Fertigstellung des Feldeffekttransistors die gleichen wie in Beispiel 3.
009810/1161

Claims (8)

18U7A7 Patentansprüche
1. Verfahren zum Herstellen von Feldeffekttransistoren mit automatisch richtig auf den Kanal ausgerichtetem Gate, bei dem. von einem kristallinen Halbleiterkörper von einem Leitungstyp mit einer planaren Breitseite ausgegangen wird, dadurch gekennzeichne t , daß man auf der Breitseite des Halbleiterkörpers eine dünne, hochreine Isolierungsschicht ausbildet, auf dieser eine dicke Isolierungsschicht niederschlägt, die mit einem, im Halbleiterkörper den entgegengesetzten Leitungstyp vermittelnden Aktivator dotiert ist, und anschließend durch selektive Entfernung eines Teils der dicken Isolierungsschicht in dieser ein Muster mit vorgewählter Geometrie ausbildet, wobei die beseitigten Teile Gate-Fenster darstellen, durch die der verbleibende Rest der dotierten Isolierungsschicht in voneinander getrennte Abschnitte geteilt ist, daß man ferner den Halbleiterkörper derart erhitzt, daß die Aktivatoratome aus den stehengebliebenen Abschnitten der dotierten Isolierungsschicht unter Bildung je einer Source und Drain durch die dünne Isolierungsschicht diffundieren, daß man anschließend in den stehengebliebenen Abschnitten der dotierten Iso-Iierung3schicht bis zu den Source- bzw. Drain-Zonen erstreckte Fenster ausbildet, und daß man dann durch die verschiedenen Fenster hindurch die Source- und Drainzonen kontaktiert bzw. das Gate ausbildet und danach die Source- und Drain-Kontakte sowie das Gate mit elektrischen Kontakten versieht.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet , daß die dicke Isolierungsschicht aus einer dünneren, undotierten und einer dickeren dotierten Schicht Gesteht und daß zur Herstellung des Fensters für das Gate die dotierte Schicht und nur ein kleiner Teil der undotierten Schicht entfernt wird.
009810/1 161 BAD OBIGlNAL
18U747
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet , daß bei Verwendung eine3 Siliciumkörpers sowohl die dünne als auch die dicke Isolierungsschicht aus Siliciumdioxid besteht.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet , daß die dünne Siliciumdioxidschicht durch thermisches Wachstum in einer Sauerstoffatmosphäre hergestellt wird.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch ge kenn zeichnet, daß die in einem Muster aufgebrachte dicke Isolierungsschicht vor dem Diffusionsschritt mit einer Siliciumnitridschicht überzogen wird.
6. Verfahren nach Anspruch 5, dadurch gekenn-' zeichnet , daß auf der Siliciumnitridschicht eine Ätzmaske ausgebildet wird, die das Herstellen von Source- und Drain-Penstern durch Ätzen ermöglicht, ohne da^ dadurch der Rest der Isolierungsschichten beschädigt wird.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet , daß für die Ätzmaske Molybdän verwendet wird.
8. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß fair die Ätzmaske Siliciumdioxid verwandet wird.
009810/1161
DE1814747A 1967-12-18 1968-12-14 Verfahren zum Herstellen von Feldefekttransistoren Expired DE1814747C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US69148367A 1967-12-18 1967-12-18

Publications (2)

Publication Number Publication Date
DE1814747A1 true DE1814747A1 (de) 1970-03-05
DE1814747C2 DE1814747C2 (de) 1981-10-08

Family

ID=24776712

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1814747A Expired DE1814747C2 (de) 1967-12-18 1968-12-14 Verfahren zum Herstellen von Feldefekttransistoren

Country Status (7)

Country Link
US (1) US3541676A (de)
CH (1) CH490739A (de)
DE (1) DE1814747C2 (de)
FR (1) FR1599294A (de)
GB (1) GB1253820A (de)
NL (1) NL162790C (de)
SE (1) SE335578B (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3804681A (en) * 1967-04-18 1974-04-16 Ibm Method for making a schottky-barrier field effect transistor
NL96608C (de) * 1969-10-03
US3670403A (en) * 1970-03-19 1972-06-20 Gen Electric Three masking step process for fabricating insulated gate field effect transistors
US3730787A (en) * 1970-08-26 1973-05-01 Bell Telephone Labor Inc Method of fabricating semiconductor integrated circuits using deposited doped oxides as a source of dopant impurities
US3824677A (en) * 1970-12-01 1974-07-23 Licentia Gmbh Method of manufacturing a field effect transistor
US3967981A (en) * 1971-01-14 1976-07-06 Shumpei Yamazaki Method for manufacturing a semiconductor field effort transistor
US3751314A (en) * 1971-07-01 1973-08-07 Bell Telephone Labor Inc Silicon semiconductor device processing
US3775197A (en) * 1972-01-05 1973-11-27 A Sahagun Method to produce high concentrations of dopant in silicon
US3798081A (en) * 1972-02-14 1974-03-19 Ibm Method for diffusing as into silicon from a solid phase
US4048350A (en) * 1975-09-19 1977-09-13 International Business Machines Corporation Semiconductor device having reduced surface leakage and methods of manufacture
US4317276A (en) * 1980-06-12 1982-03-02 Teletype Corporation Method of manufacturing an insulated gate field-effect transistor therefore in a silicon wafer

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1373247A (fr) * 1962-09-07 1964-09-25 Rca Corp Dispositif semiconducteur et procédé pour la fabrication de ce dispositif
FR1480732A (fr) * 1965-05-21 1967-05-12 Ibm Méthode de fabrication des transistors à effet de champ et à grille isolée

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3200019A (en) * 1962-01-19 1965-08-10 Rca Corp Method for making a semiconductor device
NL297601A (de) * 1962-09-07 Rca Corp
US3165430A (en) * 1963-01-21 1965-01-12 Siliconix Inc Method of ultra-fine semiconductor manufacture
US3447238A (en) * 1965-08-09 1969-06-03 Raytheon Co Method of making a field effect transistor by diffusion,coating with an oxide and placing a metal layer on the oxide
US3426422A (en) * 1965-10-23 1969-02-11 Fairchild Camera Instr Co Method of making stable semiconductor devices
US3438873A (en) * 1966-05-11 1969-04-15 Bell Telephone Labor Inc Anodic treatment to alter solubility of dielectric films

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1373247A (fr) * 1962-09-07 1964-09-25 Rca Corp Dispositif semiconducteur et procédé pour la fabrication de ce dispositif
FR1480732A (fr) * 1965-05-21 1967-05-12 Ibm Méthode de fabrication des transistors à effet de champ et à grille isolée

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IEEE International Convention Record, Teil 5,1965,S. 44-52 *

Also Published As

Publication number Publication date
US3541676A (en) 1970-11-24
GB1253820A (en) 1971-11-17
FR1599294A (de) 1970-07-15
NL162790C (nl) 1980-06-16
NL6818214A (de) 1969-06-20
DE1814747C2 (de) 1981-10-08
CH490739A (de) 1970-05-15
SE335578B (de) 1971-06-01
NL162790B (nl) 1980-01-15

Similar Documents

Publication Publication Date Title
DE1614283C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1589810C3 (de) Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2745857C2 (de)
DE1764281C3 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE2707693C3 (de) Verfahren zum Herstellen von dotierten Zonen einer bestimmten Leitungsart in einem Halbleitersubstrat mittels Ionenimplantation
DE2229457B2 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE1764056B1 (de) Verfahren zum herstellen einer halbleiteranordnung
DE2004576A1 (de) Feldeffekt-Transistor mit isolierter Steuerelektrode und Verfahren zu dessen Herstellung
DE2915024C2 (de) Verfahren zum Herstellen eines MOS-Transistors
DE7233274U (de) Polykristalline siliciumelektrode fuer halbleiteranordnungen
DE2615754C2 (de)
DE2641752A1 (de) Verfahren zur herstellung eines feldeffekttransistors
DE2019655C2 (de) Verfahren zur Eindiffundierung eines den Leitungstyp verändernden Aktivators in einen Oberflächenbereich eines Halbleiterkörpers
DE2615438A1 (de) Verfahren zur herstellung von schaltungskomponenten integrierter schaltungen in einem siliziumsubstrat
DE2225374B2 (de) Verfahren zum herstellen eines mos-feldeffekttransistors
DE1814747A1 (de) Verfahren zum Herstellen von Feldeffekttransistoren
DE2449012A1 (de) Verfahren zur herstellung von dielektrisch isolierten halbleiterbereichen
DE2103468A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1961634A1 (de) Verfahren zur Herstellung eines Misfet
DE1803024A1 (de) Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE1803028A1 (de) Feldeffekttransistor und Verfahren zum Herstellen des Transistors
DE1564423B2 (de) Verfahren zum herstellen eines doppeltdiffundierten transistor sowie nach diesem verfahren hergestellter transistor
DE2111633A1 (de) Verfahren zur Herstellung eines Oberflaechen-Feldeffekt-Transistors
DE2054535B2 (de) Verfahren zur Herstellung von Feldeffekt-Halbleiteranordnungen in einem Halbleiterplättchen
DE1789204C2 (de) Verfahren zur Herstellung eines Halbleiterbauelements

Legal Events

Date Code Title Description
D2 Grant after examination
8320 Willingness to grant licences declared (paragraph 23)
8328 Change in the person/name/address of the agent

Free format text: SCHUELER, H., DIPL.-CHEM. DR.RER.NAT., PAT.-ANW., 6000 FRANKFURT