DE1961634A1 - Verfahren zur Herstellung eines Misfet - Google Patents

Verfahren zur Herstellung eines Misfet

Info

Publication number
DE1961634A1
DE1961634A1 DE19691961634 DE1961634A DE1961634A1 DE 1961634 A1 DE1961634 A1 DE 1961634A1 DE 19691961634 DE19691961634 DE 19691961634 DE 1961634 A DE1961634 A DE 1961634A DE 1961634 A1 DE1961634 A1 DE 1961634A1
Authority
DE
Germany
Prior art keywords
layer
blocks
base body
silicon
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19691961634
Other languages
English (en)
Other versions
DE1961634B2 (de
Inventor
Brown Georg Axel Brown
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of DE1961634A1 publication Critical patent/DE1961634A1/de
Publication of DE1961634B2 publication Critical patent/DE1961634B2/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/03—Diffusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/141—Self-alignment coat gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Weting (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

DR-ING. DIPL.-tNQ. M. PC. DICI-.-PHYS. OR. DIPL.-PHY». HÖGER-STELLRECHT-GRIESSBACH-HAECKER PATENTANWÄLTE IN STUTTGART
A 37 762 b . 196 163A
la - 71
2.Dezember 1969
Texas Instruments Incorporated 13500 North Central Expressway-Dallas, Texas, USA
Verfahren zur Herstellung eines MISFET
Die Erfindung betrifft ein Verfahren zur Herstellung eines Metall-Isolator-Halbleiter-Feldeffekttransistors, und insbesondere befaßt sie sich mit der Herstellung eines "selfregistered" MISFET.
Bei der Herstellung derartiger Feldeffekttransistoren, die häufig auch als "isolated gate" Feldeffekttransistoren atigesprochen werden, traten stets Schwierigkeiten bei der Stabilisierung der Vorrichtung im Laufe des Herstellungsverfahrens und bei der Erzeugung qualitativ hochwertiger C-ate-Bereiche auf. Insbesondere war es schwierig, derartige Transistoren herzustellen, die frei von vergiftenden Alkalimetallionen u.dgl. waren,
009828/1111
A 37 762 b - 2 -
2.Dezember 1969
Der Erfindung lag daher die Aufgabe zugrunde, ein Herstellungsverfahren für HISPETS anzugeben, durch das Vorrichtungen mit hoher Qualität und guter Stabilität erzeugt werden können, und diese Aufgabe wird gemäß der Erfindung dadurch gelöst, daß auf einen Halbleiter-Grundkörper zunächst im Abstand voneinander zwei dotierte Blöckchen erzeugt v/erden, worauf die Oberflächen des Grundkörpers und der Blöckchen mit einer ersten Sperrschicht überzogen werden, daß dann im Bereich zwischen den Blöckchen die Sperrschicht entfernt und in diesem Bereich der Grundkörper mit einer dünnen dielektrischen Schicht abgedeckt wird, daß dann auf die erste eine zweite Sperrschicht gelegt wird, die die dielektrische Schicht abdeckt und so einen dielektrischen Bereich für die Gate-Elektrode des Transistors bildet, worauf Soorce- und Drain-Bereiche des Transistors dadurch gebildet werden, daß Verunreinigungen aus den Blöckchen in darunterliegende Bereiche des Grundkörpers hineindiffundiert werden, wobei die erste Sperrschicht ein Herausdiffundieren in -andere Richtungen verhindert und die zweite Sperrschicht etwaige öffnungen zwischen der dielektrischen Schicht und der ersten Sperrschicht verschließt. Durch das erfindungsgemäße Verfahren lassen sich nicht nur die vorstehend geschilderten Nachteile vermeiden, sondern die Kanalbereiche der Transistoren sind selbstregistrierend, und der Gate-Bereich bleibt frei von irgendwelchen schädlichen Verunreinigungen. Außerdem läßt sich das erfindungsgemäße Verfahren leicht und wirtschaftlich durchführen.
Weitere Einzelheiten und Merkmale der Erfindung ergeben sich aus den beigefügten Ansprüchen und/oder aus der nachfolgenden ; Beschreibung, die der Erläuterung eines Ausführungsbeispiels der Erfindung anhand der ebenfalls beigefügten Zeichnung dient; es zeigen:
-3-
0098 28/1111
A 37 762 b - 3 -
2,Dezember I969
Pig. 1 einen schematischen Schnitt durch ein Silicium-Plättchen, auf dessen Oberfläche eine dotierte Silicium-Dioxydschicht erzeugt worden ist;
Fig. 2 das Plättchen nach dem Maskieren der Ätzen
derart, daß die Silicium-Dioxydschicht bis auf zwei im Abstand voneinander angeordnete Siliciuni-Dioxydblöckchen entfernt wird;
Fig. 3 das Silicium-Plättchen nach dem Überziehen seiner einen Oberfläche und derjenigen der Blöckchen mit einer Silicium-Nitridschicht;
Fig. 4 das Plättchen, wie es die Fig. 3 zeigt, nach dem selektiven Abätzen der Siliciun-Nitridschicht im Bereich außerhalb der Blöckchen;
Fig. 5 das Plättchen nach dem Entfernen einer dünnen Schicht des eigentlichen Silicium-Plättchens zwischen den Blöckchen;
Fig. 6 das Plättchen nach der Bildung einer Silicium-Dioxydschicht auf dem eigentlichen Plättchen zwischen den Blöckchen;
Fig. 7 das Silicium-Plättchen der Fig. 6 nach dem Überziehen mit einer zweiten Silicium-Nitridschicht und dem nachfolgenden Hineindiffundieren der Dotierungsstoffe in das Silicium-Plättchen;
Fig. 8 die Vorrichtung der Fig. 7 nach der Erzeugung einer Kaske auf ihrer Oberfläche;
Fig. 9 die Vorrichtung nach einec Ätzschritt, und Fig.10 die in Fig. 9 gezeigte Vorrichtung nach der
Bildung eines Metallfilxis für Soorce-, Drain- und Gate-Kontakte des Transistors.
In allen Figuren wurden für einander entsprechende Teile dieselben Bezugszeichen verwendet.
009828/1 1 1 1
A 37 762 b - 4 -
2.Dezember 1969
Das Ausgangsmaterial soll tei dem dargestellten Ausführungsbeispiel ein Silicium-Plättchen 11 sein, das verhältnismäßig leicht η-dotiert ist,z.B. mit einer Konzentration von ungefähr 1016 Atomen pro Kubikzentimeter. Dieses Plättchen könnte von einem Silicium-Sinkristall unter einem Winkel von 3 bis 5° gegenüber der 111-Orientierung abgesägt worden sein. Selbstverständlich könnte als Ausgangsmaterial aber auch eine andere Halbleiterscheibe Verwendung finden. Auf dem Silicium-Plättchen 11 wird eine Silicium-Dioxydschicht 13 niedergeschlagen, die verhältnismäßig stark dotiert ist, beispielsweise mit 10 ^ oder 10 Atomen pro Kubikzentimeter, und zwar soll die Schicht 13 p-Verurireinigungen, wie beispielsweise Bor, enthalten. Sie kann ungefähr ein /U. dick sein und läßt sich vorteilhafterweise durch ein Verfahren erzeugen, wie es in der USA-Patentschrift 3 341 381 beschrieben wurde.
Es schließt sich ein üblicher Schritt an, nämlich das Abdecken mit einer Photoresist-Maske mit anschließendem Ätzen - beides ist nicht dargestellt -, so daß die Silicium-Dioxydschicht 13 beispielsweise mit gepufferter Flußsäure-Lösung bis auf zwei Blöckchen 13a und 13b entfernt wird (siehe Pig. 2). Nach dem Abspülen mit Wasser oder einem anderen geeigneten Lösungsmittel wird eine dünne Silicium-llitridschicht 15 mit einer Dicke von ungefähr 1000 Angström in üblicher Weise aufgebracht, z.B. im Gasplattierverfahren aus einer Mischung aus Silicium-V/asserstoffen und Ammoniak in einer wasserstoffhaltigen Atmosphäre bei einer Temperatur von ungefähr 850° C. Pig. 3 zeigt dann den Aufbau, und die so erzeugte Vorrichtung wird dann durch anodisches Ätzen· selektiv geätzt, wie dies beispielsweise von Schmidt und Wonsidler, J. Electrochem. Soc. 114 Kr. 6, 603 (1967) beschrieben worden ist; verwendet wird ein säuerstoffhaltiger
-5-009828/1111
TS61634
A 37 762 b * - 5 -
b - 71
2.Dezember 1969
Elektrolyt, um denjenigen Teil der Silicium-iTitridschicht 15 zu entfernen, der zwischen den Blöckchen 13a und 13b liegt. Auf diese Weise wird eine Eanaloberflache des Silicium-Plättchens 11 freigelegt (siehe Fig. 4), ohne daß die Siliciumnitrid schicht in den angrenzenden Bereichen entfernt wird, da die Silicium-Dioxydblöckchen unter der Silicium-Nitridschicht als dielektrische Galvanisierungsmasken dienen.
Die in Pig. 4 gezeigte Vorrichtung wird dann vorzugsweise mit dampfförmigem HCl in Wasserstoff geätzt, um sämtliches eventuell verunreinigtes Silicium im Kanalbereich 17 zu entfernen, wobei gleichzeitig eventuelle Verunreinigungen auf der Oberfläche der Silicium-Nitridschicht entfernt werden. Dabei wird auch eine dünne Oberflächenschicht abgeätzt, deren Dicke zwischen einigen hundert bis zu tausend Angström liegt. Die Silicium-Nitridschicht 15 schützt die Oberflächen der Blöckchen 13a und 13b (siehe Fig. 5) und verhindert auch, daß der Salzsäuredampf Blöckchen hinterschneidet. Zweckmäßigerweise wird dieser Schritt in einem Reaktionsgefäß durchgeführt, das anschließend mit einem inerten Gas, wie beispielsweise Stickstoff oder Argon, durchgespült wird, worauf im Kanalbereich eine dünne Silicium-Dioxydschieht 19 gebildet wird (siehe Fig. 6). Vorzugsweise erhitzt man dazu die in Fig. 5 gezeigte Vorrichtung in einer oxydierenden Atmosphäre während ungefähr 30 Minuten auf eine Temperatur von ungefähr 1000° C, so daß durch thermische Oxydation eine etwa 500 oder 1000 Angström dicke Oxydschicht erzeugt wird. Auch dieser Schritt ist in dem vorstehend erwähnten Reaktionsgefäß durchzuführen, um das Eindringen von Verunreinigungen, beispielsweise von·Alkalimetallionen, insbesondere von Natrium, zu verhindern, deren Einfluß auf die Eigenschaften und Stabilität des Transistors äußerst nachteilig ist. Während sich die in Fig. 6 gezeigte Vorrichtung noch in dem erwähnten Reaktionsgefäß befindet,
-6-
' 009828/1111
A 37 762 b - 6 -
b - 71 '
2.Dezember 1969
wird dieses durchgespült und mit einer Mischung aus Silicium-Wasserstoff, Ammoniak und Wasserstoff gefüllt sowie auf 850°C gebracht. Dann wird eine weitere Silicium-Nitridschicht niedergeschlagen, die in Fig. 7 mit 21 bezeichnet wurde. Diese Schicht ist glatt und bedeckt auch die Siliciutn-Dioxydschicht 19 im Kanalbereich 17. Infolgedessen verschließt sie sämtliche Risse, Poren oder Spalten zwischen den aneinandergrenzenden Kanten oder Grenzflächen der Silicium-Dioxydschicht 19 und der ersten Silicium-Nitridschicht 15, wodurch in Zukunft sonst möglicherweise auftretende Gate-Kurzschlüsse im Transistor ver- * mieden werden. Das verwendete Reaktionsgefäß kann entweder hochfrequenzbeheizt sein und kalte Wände haben, es kann sich aber auch um einen Reaktor mit heißen V/änden handeln. Zweckmäßigerweise wurden seine Innenflächen im Laufe der Ausübung des Herstellungsverfahrens mit einer Silicium-Hitridschicht bedeckt, um das Herauswandern von Natriumionen oder anderen Verunreinigungen aus den Wänden des Reaktionsgefäßes in das Innere zu verhindern.
Die Vorrichtung wird dann auf ungefähr 110O0C erhitzt und auf dieser Temperatur während ungefähr 2 Stunden gehalten, so daß die p-Verunreinigungen aus den Blöckchen 13a und 13b in das eigentliche Silicium-Plättchen diffundieren, wodurch Soorce- und Drain-Zonen 23a und 23b unmittelbar unter den Blöckchen 13a und 13b entstehen (siehe Pig. 7). Die Tiefe dieser Zonen liegt bei einem typischen Fall zwischen 2 und 5jLc » während des Diffusionsprozesses dienen die Silicium-Nitridschichten 15 und 21 als Sperrschichten oder Kasken, die verhindern, daß die Verunreinigungen aus den Blöckchen / nach außen wandern. Die Anordnung der Soorce- und Drain-Zonen bezüglich des Gate-Bereiches ist bei diesem Aufbau festgelegt, da der Gate-Bereich durch den Zwischenraum zwischen den Blöckchen 13a und 13b festgelegt wird.
-7-
009828/1 1 1 1
A 37 762 b · - 7 -
2.Dezember
An8chlie3end wird eine Oxydmaske 25 über die gesamte Oberfläche der zweiten Silicium-Nitridschicht gelegt, beispielsweise durch die Zersetzung eines Siloxan-Daopfes, und die Dicke der Maske 25 beträgt bei einem typischen Fall 1000 bis 2000 Angstrom. Im üblichen Photoresist-Kaskier- und -Ätzverfahren werden dann in der Maske 25 Fenster 25a und 25b gebildet (siehe Fig. 8), worauf diejenigen Bereiche der Silicium-Nitridschichten 15 und 21, die unterhalb dieser Fenster liegen, mittels heißer Phosphorsäure oder einem ähnlichen Ätzmittel entfernt werden. Mit Hilfe eines üblichen Ätzmittels für Silicium-Dioxyd, wie beispielsweise gepufferter Flußsäure, werden dann die unterhalb der Fenster liegenden Bereiche der Blöckchen 13a und 13b entfernt, so daß ein Teil der Oberfläche der Soorce- und Drain-Zonen 23a und 23b des Silicium-Plättchens 11 zu Tage tritt (siehe Fi*. 9). Es empfiehlt sich, die nicht dargestellte, zur Bildung der Fenster 25a und 25b in der Maske 25 verwendete Photo^esist-Kaske abzuziehen, so daß die aus Silicium-Dioxyd bestehende Maske 25 ebenfalls abgeätzt wird, wenn man die Öffnungen durch die Blöckchen 13a und 13b aus Silicium-Dioxyd ätzt. Die Silicium-Nitridschichten dienen ale Xtzstop im Gate-Bereich.
Es ist aber auch möglich, die Soorce- und Drain-Zonen ohne Mehrfachätzung und ohne die vorhergehende Bildung der SiIicium-Dioxyd-IIaske 25 freizulegen, wenn man die Einfachätzmittellösung verwendet, die in einer älteren Anmeldung beschrieben istj dabei wird zunächst eine Maske gebildet, die gegenüber diesem Ätzmittel beständig ist und auf der Silicium-Nitridschicht 21 liegt. Das Ätzmittel entfernt dann nacheinander beide Silicium-Nitridschichten 21 und 15 und dann die nicht abgedeckten mittleren Bereiche der Blöckchen 13a und 13b, Da die Bildung der Siliexum-Dioxydschicht 19 im Kanalbereich (siehe Fig. 6) in nasser oder trockener oxydierender Umgebung
-8-
009828/1111
A 37 762 b - 8 -
2.Dezember 19^9
bei ungefähr 100O0C stattfindet, kann die Oberfläche der Silicium-Nitridschicht 15 in einen extrem dünnen Oxydfilm umgewandelt werden. In diesem Fall ist die Verwendung eines einzigen Ätzmittels besonders vorteilhaft, da dieser Oxydfilm an der Grenzfläche zwischen den Silicium-Nitridschichten 21 und 15 im Bereich unter den Penstern zu weniger Schwierigkeiten· beim Abätzen beider Nitridschichten mittels heißer Phosphorsäure führen kann. Das heißt, daß der Ätzvorgang der heißen Phosphorsäure durch einen solchen Oxydfilm gestoppt bzw. verzögert wird, da er mit Hilfe eines besonderen Ätzmittels für * Oxydschichten entfernt werden muß. Der mit Hilfe eines einzigen Ätzmittels durchgeführte Ätzvorgang, durch den die beiden Silicium-Nitridschichten und die Silicium-Dioxydschichten mit ungefähr derselben Geschwindigkeit abgeätzt werden, wird durch diesen Oxydfilm nicht beeinträchtigt.
Pig. 10 zeigt die Vorrichtung gemäß Pig. 9 nach dem in üblicher Weise erfolgten Aufbringen metallischer Elektroden, nämlich eines Sooree-Kontakts 27a, eines Drain-Kontakts 2?b und eines Gate-Kontakts 29. Die Fig. 1Ö stellt also einen p-Kanal MISPET dar. Verwendet man jedoch ein schwach dotiertes, p-leitendes 'Silicium-Plättchen als Ausgangsmaterial und bildet die Blöckchen 13a und .13b aus Silicium-Dioxyd, das n-Verunreinigungen enthält, so entsteht ein η-Kanal MISPET.
Möglich wäre es noch, eine verhältnismäßig dicke Silicium-Dioxydschicht - die Dicke kann beispielsweise zwischen 1 und 2^c liegen - über ausgewählte Oberflächenbereiche der Vorrichtung zu legen, nachdem die Kontakte gebildet worden sind. Derart dicke Oxydfilme dienen dazu, erwünschte Kapazitäten unter Verbindungsleitungen o.dgl. zu erzeugen, wenn die letzteren zuletzt bei der Herstellung einer integrierten Schaltung gebildet werden.
009828/1111
A 37 762 b · - 9 -
2.Dezember 1969
Die Kanalzone, die unter dem von der Silicium-Dioxydschicht und der darüber liegenden Silicium-Nitridschicht 21 gebildeten Gate-Dielektrikum liegt, bleibt bei dem erfindungsgemäßen Verfahren frei von jeglichen unerwünschten Verunreinigungen) wie beispielsweise llatriumionen, so daß ein qualitativ äußerst hochwertiger und stabilder MISPET entsteht.
Selbstverständlich sind die in der Zeichnung dargestellten Dickenverhältnisse nicht repräsentativ für den tatsächlichen Aufbau eines erfindungsgemäßen Transistors, denn die verschiedenen Schichtdicken können zwischen einigen wenigen hundert Angstrom und 0,25 Millimeter oder mehr liegen, so daß' die Dicken auch nicht relativ zueinander maßstabsgerecht dargestellt werden können.
-10-
009828/1111

Claims (1)

  1. A 37 762 b
    b - 135
    5. Dez. 1969
    Patentansprüche
    Verfahren zur Herstellung eines Metall-Isolator-Halbleiter-Feldeffekttransistors (MISFET), dadurch gekennzeichnet, daß auf einen Halbleiter-Grundkörper (11) zunächst im Abstand voneinander zwei dotierte Blöckchen (13a,13b) erzeugt werden, worauf die Oberflächen des Grundkörpers und der Blöckchen mit einer ersten Sperr-
    ^ schicht (15) überzogen werden, daß dann im Bereich zwischen den Blöckchen die Sperrschicht entfernt und in diesem Bereich der Grundkörper mit einer dünnen dielektrischen Schicht (19) abgedeckt wird, daß dann auf die erste eine zweite Sperrschicht (21) gelegt wird, die die dielektrische Schicht abdeckt und so einen dielektrischen Bereich für die Gate-Elektrode des Transistors bildet, worauf Source- und Drain- Bereiche des Transistors dadurch gebildet werden, daß Verunreinigungen aus den Blöckchen ir darunterliegende Bereiche des Grundkör-per-a hineindiffundiert werden, wobei die erste Sperrschicht ein Heraasdiffundieren in andere Richtungen verhindert und die zweite Sperrschicht etwaige öffnungen zwischen der dielektrischen Schicht und der ersten Sperrschicht verschließt.
    2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß ein Silizium-Grundkörper verwendet wird, auf den dotierte SiOp-Blöckchen und Siliziumnitrid-Sperrschichten sowie eine Siliziumdioxydschicht als dielektrische Schicht aufgebracht werden.
    - 11 -
    009828/111 1
    A 37 762 b
    b - 135 - 11 -
    5. Dez. 1969
    3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß vor dem Aufbringen der dielektrischen Schicht eine dünne Schicht des Grundkörpers zwischen den Blöckchen entfernt wird.
    4. Verfahren nach Anspruch 3> dadurch gekennzeichnet, daß das Entfernen der dünnen Schicht des Grundkörpers zwischen den Blöckchen, das Aufbringen der dielektrischen Schicht und der «weiten Sperrschicht nacheinander in einem einzigen Reaktionsgefäß durchgeführt wird, ohne daß dazwischen die Vorrichtung dem Gefäß entnommen wird.
    5· Verfahren nach einem oder mehreren der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die erste Sperrschicht zwischen den BlS?,kshen dufztz £ modisches Xtzen entfernt wird.
    6. Verfahren nach einem oder mehreren der Ansprüche 3-5, dadurch gekennzeichnet, daß die Silizium-Grundkörperschicht zwischen den Blöckchen durch Xtzen mit Salzsäuredampf entfernt wird.
    7· Verfahren nach einem oder mehreren der vorstehenden Ansprüche, dadurch gekennzeichnet, daß in weiteren Schritten eine Maske (25) auf die zweite Sperrschicht gelegt wird, die Fenster (25a,25b) über einem Teil der Oberfläche der Blöckchen hat, worauf unter diesen Fenstern die beiden Sperrschichten und das Material der Blöckchen entfernt wird und so die Drain- und Source-Bereiche des Transistors teilweise freigelegt werden, und daß schließlich nach mindestens teilweisem Freilegen der dielektrischen Schicht auf dieser sowie auf den Drain- und Source-Bereichen zur Bildung von Kontakten ein Metallfilm niedergeschlagen wird
    009828/1111
    - 12 -
    1 96 1 63A
    A 37 762 b
    b - 135 - 12 -
    5. Dez. 1969
    8. Verfahren nach einem oder mehreren der vorstehenden An- . Sprüche, dadurch gekennzeichnet, daß zur Herstellung eines p-Kanal-MISFETS ein verhältnismäßig wenig n-dotiertes Slliziumplättchen als Grundkörper verwendet wird und die Source- und Drain-Bereiche verhältnismäßig stark p-dotiert werden.
    9· Verfahren nach einem oder mehreren der Ansprüche 1-7, dadurch gekennzeichnet, daß zur Herstellung eines n-Kanal-MISPETS ein verhältnismäßig wenig p-dotiertes Slliziumplättchen als Grundkörper verwendet wird und die Source- und Drain-Bereiche verhältnismäßig stark η-dotiert werden.
    10. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß
    die Siliziumdioxydschicht zwischen den Blöckchen durch
    Erhitzen des Grundkörpers in einer oxydierenden Atmosphäre erzeugt wird.
    009828/1111
    Leerseite
DE19691961634 1968-12-30 1969-12-09 Verfahren zum herstellen eines metall isolator halbleiter feldeffekttransistors Withdrawn DE1961634B2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US78776968A 1968-12-30 1968-12-30

Publications (2)

Publication Number Publication Date
DE1961634A1 true DE1961634A1 (de) 1970-07-09
DE1961634B2 DE1961634B2 (de) 1972-01-13

Family

ID=25142467

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19691961634 Withdrawn DE1961634B2 (de) 1968-12-30 1969-12-09 Verfahren zum herstellen eines metall isolator halbleiter feldeffekttransistors

Country Status (6)

Country Link
US (1) US3574010A (de)
JP (1) JPS4811511B1 (de)
DE (1) DE1961634B2 (de)
FR (1) FR2027308B1 (de)
GB (1) GB1266243A (de)
NL (1) NL6917012A (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2021923B2 (de) * 1970-05-05 1976-07-22 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zum herstellen eines feldeffekttransistors mit isolierter gateelektrode
JPS4926747B1 (de) * 1970-10-09 1974-07-11
US3841926A (en) * 1973-01-02 1974-10-15 Ibm Integrated circuit fabrication process
CA1008564A (en) * 1974-04-18 1977-04-12 Robert L. Luce Method of mos circuit fabrication
US4003126A (en) * 1974-09-12 1977-01-18 Canadian Patents And Development Limited Method of making metal oxide semiconductor devices
FR2294544A1 (fr) * 1974-12-13 1976-07-09 Thomson Csf Procede de fabrication, en circuit integre, de transistors a effet de champ destines a fonctionner en tres haute frequence, et structure ou dispositifs obtenus
US4043025A (en) * 1975-05-08 1977-08-23 National Semiconductor Corporation Self-aligned CMOS process for bulk silicon and insulating substrate device
US3975220A (en) * 1975-09-05 1976-08-17 International Business Machines Corporation Diffusion control for controlling parasitic capacitor effects in single FET structure arrays
JPS5326017U (de) * 1976-08-13 1978-03-06
US4190466A (en) * 1977-12-22 1980-02-26 International Business Machines Corporation Method for making a bipolar transistor structure utilizing self-passivating diffusion sources
US4222164A (en) * 1978-12-29 1980-09-16 International Business Machines Corporation Method of fabrication of self-aligned metal-semiconductor field effect transistors
DE2926874A1 (de) * 1979-07-03 1981-01-22 Siemens Ag Verfahren zum herstellen von niederohmigen, diffundierten bereichen bei der silizium-gate-technologie
US4263066A (en) * 1980-06-09 1981-04-21 Varian Associates, Inc. Process for concurrent formation of base diffusion and p+ profile from single source predeposition
US4317276A (en) * 1980-06-12 1982-03-02 Teletype Corporation Method of manufacturing an insulated gate field-effect transistor therefore in a silicon wafer
US4389768A (en) * 1981-04-17 1983-06-28 International Business Machines Corporation Self-aligned process for fabricating gallium arsenide metal-semiconductor field effect transistors
JPS5825788U (ja) * 1981-08-17 1983-02-18 三菱自動車工業株式会社 トラツクの車体構造
DE102006030261B4 (de) * 2006-06-30 2011-01-20 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung einer Drain/Source-Erweiterungsstruktur eines Feldeffekttransistors mit reduzierter Bordiffusion und Transistor

Also Published As

Publication number Publication date
FR2027308A1 (de) 1970-09-25
FR2027308B1 (de) 1973-10-19
US3574010A (en) 1971-04-06
NL6917012A (de) 1970-07-02
GB1266243A (de) 1972-03-08
JPS4811511B1 (de) 1973-04-13
DE1961634B2 (de) 1972-01-13

Similar Documents

Publication Publication Date Title
DE1961634A1 (de) Verfahren zur Herstellung eines Misfet
DE3334624C2 (de)
DE2915024C2 (de) Verfahren zum Herstellen eines MOS-Transistors
DE2641752C3 (de) Verfahren zur Herstellung eines Feldeffekttransistors
DE2845460A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
EP0046886A2 (de) Verfahren zur Herstellung integrierter dynamischer RAM-Eintransistorspeicherzellen
DE3026682A1 (de) Verfahren zum herstellen eines mos-transistors
DE2449012A1 (de) Verfahren zur herstellung von dielektrisch isolierten halbleiterbereichen
DE2807138A1 (de) Verfahren zum herstellen eines halbleiterbauelements
DE2249832C3 (de) Verfahren zum Herstellen einer Verdrahtungsschicht und Anwendung des Verfahrens zum Herstellen von Mehrschichtenverdrahtungen
DE2225374B2 (de) Verfahren zum herstellen eines mos-feldeffekttransistors
DE1803024A1 (de) Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE1803028A1 (de) Feldeffekttransistor und Verfahren zum Herstellen des Transistors
DE2817236A1 (de) Integrierte schaltung
DE4446850A1 (de) Verfahren zur Herstellung eines Transistors für eine Halbleitervorrichtung
DE1814747A1 (de) Verfahren zum Herstellen von Feldeffekttransistoren
DE2111633A1 (de) Verfahren zur Herstellung eines Oberflaechen-Feldeffekt-Transistors
EP0028786B1 (de) Ionenimplantationsverfahren
DE2911726C2 (de) Verfahren zur Herstellung eines Feldeffekttransistors
DE2927227C2 (de) Verfahren zur Herstellung von Halbleiter-Bauelementen
EP0257328A1 (de) Verfahren zur Stabilisierung von pn-Übergängen
DE2738493A1 (de) Verfahren zur herstellung von halbleitervorrichtungen
DE2930780C2 (de) Verfahren zur Herstellung eines VMOS-Transistors
DE1789204C2 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE2224468A1 (de) Verfahren zum aetzen von vorzugsweise glas- bzw. siliciumdioxydschichten

Legal Events

Date Code Title Description
E77 Valid patent as to the heymanns-index 1977
EHJ Ceased/non-payment of the annual fee