DE2334427A1 - Baugruppe fuer ein lsi-plaettchen und herstellungsverfahren - Google Patents

Baugruppe fuer ein lsi-plaettchen und herstellungsverfahren

Info

Publication number
DE2334427A1
DE2334427A1 DE19732334427 DE2334427A DE2334427A1 DE 2334427 A1 DE2334427 A1 DE 2334427A1 DE 19732334427 DE19732334427 DE 19732334427 DE 2334427 A DE2334427 A DE 2334427A DE 2334427 A1 DE2334427 A1 DE 2334427A1
Authority
DE
Germany
Prior art keywords
base plate
conductor pattern
conductors
assembly according
planar surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19732334427
Other languages
English (en)
Inventor
Robert James Beall
John Joseph Zasio
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu IT Holdings Inc
Original Assignee
Amdahl Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Amdahl Corp filed Critical Amdahl Corp
Publication of DE2334427A1 publication Critical patent/DE2334427A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H01L2224/32505—Material outside the bonding interface, e.g. in the bulk of the layer connector
    • H01L2224/32506—Material outside the bonding interface, e.g. in the bulk of the layer connector comprising an eutectic alloy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01043—Technetium [Tc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01088—Radium [Ra]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12033—Gunn diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49163—Manufacturing circuit on or in base with sintering of base

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

Amdahl Corporation, Sunnyvale, Kalif. (T.St.A.)
Baugruppe für ein LSI-Plättchen und Herstellungsverfahren.
J?ür diese Anmeldung wird die Priorität aus der entsprechenden IT. S ο-Anmeldung Serial Mo. 270 448 vom 10. Juli 1972 in Anspruch genommen.
Die Erfindung "betrifft eine Baugruppe für .ein LSI-Plättchen mit mehreren, um den Umfang herum angeordneten Eontaktfeldern.
Bekannte Ausführungen von Baugruppen für LSI-Plättehen haben nicht nur einen unnötig komplizierten Aufhau, sondern lassen sich auch, nur schwierig und mit erheblichem Zeitaufwand einbauen. Außerdem sind die Kühlmöglichkeiten und die Anschlußmöglichkeiten für Eingänge und Ausgänge beschränkt. Es besteht daher ein Bedarf an einer neuartigen und verbesserten Baugruppe für LSI-Plättchen. Derartige Plättchen enthalten eine Vielzahl von Schaltungselementen in integrier ter Bauweise (LSI = Large Scale Integration).
Der Erfindung liegt somit die Aufgabe zugrunde, eine anpassungsfähigere Baugruppe für LSI-Plättchen und ein ent-
309885/1007
-Z-
sprechendes Herstellungsverfahren für eine derartige Baugruppe zu schaffen, welche insbesondere den Einbau eines LSI-Plättchens mit sehr vielen Kontaktfeldern, leichtes überprüfen der Baugruppe, Anpassen der Kühlung an die für das Plättchen benötigte Verlustleistung, einfache Verarbeitbarkeit, wirksame Wärmeableitung und Verlötung der Leiter durch wiederfließfähiges Lötmittel gestatten.
Die zu diesem Zweck vorgeschlagene Baugruppe für ein LSI-Plättchen mit mehreren, um den Umfang herum angeordneten IContaktfeldern ist erfindungsgemäß gekennzeichnet durch einen Träger mit einer aus einem isolierenden Werkstoff bestehenden Grundplatte und einer zur Aufnahme eines LSI-Plättchens dienenden, angenähert planaren Oberfläche, einem auf der der planaren Oberfläche abgewandten Seite der Grundplatte befestigten stiftförmigen Kühlkörper und durch mehrere, an der Grundplatte befestigte und von dieser nach außen und oben vorstehende Leiter. Entsprechend einem weiteren Merkmal weist die Grandplatte oberhalb der planaren Oberfläche einen zur Aufnahme des Plättchens bestimmten freien Raum auf, der vermittels einer an der Grundplatte befestigbaren, zur hermetischen Abdichtung des freien Raums dienenden Abdeckung verschließbar ist.
Der stiftförmige Kühlkörper ist auf der dem Plättchen gegenüberliegenden Seite der Grundplatte befestigt und bildet daher einen Teil des Trägers. Auf den stiftförmigen Kühlkörper sind je nach Verlustleistung des Plättchens eine oder mehrere Kühlrippen, aufsteckbar." Die- Leiter sind
309885/1007
von der Grundplatte nach außen geführt und ragen mit ihren äußeren Enden über diese und losgelöst von dem Träger in einer von dem LSI-Plättchen wegweisenden Richtung vor» Die inneren Enden der Leiter sind auf der Grundplatte befestigt und nach innen bis dicht an den zur Aufnahme des LSI-Plättchens bestimmten freien Haum herangeführt.
Die Grundplatte ist zur leichteren Prüfung des Trägers mit einem äußeren Massesammelleiter versehen.
Das zur Herstellung einer derartigen Baugruppe vorgeschlagene Verfahren ist erfindungsgemäß dadurch gekennzeichnet, daß aus keramischem Rohmaterial mehrere Teile hergestellt werden, auf einem Teil durch Siebdruck ein metallisches Leitermuster aufgebracht, die Teile vermittels eines Haftmittels aneinander befestigt und dann durch Brennen zu einer einzigen keramischen Grundplatte mit einer planaren Überfläche zusammengefaßt werden, wobei das Leitermuster an den innenliegenden Enden bis dicht an die planare Oberfläche herangeführt ist, dann Leiter mit äußeren "Enden des Leitermusters verbunden werden und auf der der planaren Oberfläche abgewandten Seite der Grundplatte ein stiftforiniger Kühlkörper mit der Grundplatte verbunden wird.
"Weitere merkmale und' die Vorteile des Erfindungsgegenstände werden im nachfolgenden anhand des in den Zeichnungen dargestellten bevorzugten Ausiührun&sbeispiels näher erläutert.
309885/1007
Figuren 1-19 sind isometrische bzw. Querschnittsansichten und Teildraufsichten und zeigen die verschiedenen ' Verfahrensschritte bei der Herstellung einer erfindungsgemäßen Baugruppe.
Pig. 20 ist eine Draufsicht auf eine erfindungsgemäße Baugruppe, wobei einige Elemente nicht oder nur teilweise dargestellt sind.
Fig. 21 ist ein Querschnitt durch die Baugruppe von Fig. 20 entlang der Linie 21-21.
Die erfindungsgemäße Baugruppe 21 besteht aus einem Träger 22, der einen freien Raum 23 bildet, welcher zur Aufnahme eines LSI-Plättchens 24 insbesondere der in einer weiteren Anmeldung derselben Anmelderin vom gleichen Datum Aktenzeichen Titel: "LSI-Plätt-
chen und Verfahren zur Herstellung derselbeii" (entsprechend der UoS.-Anmeldung Serial No. 270 449 vom 10. Juli 1972) beschriebenen Ausführung dient. Wie in dieser weiteren Patentanmeldung im einzelnen ausgeführt, weist das LSI-Plättchen eine Vielzahl von Transistoren und Widerständen auf, die durch zwei Metallschichten miteinander und mit 76 Signal-Eingangs- oder Ausgangs-Kontaktfeidern 26, zwei großflächigen Massefeldern 27» zwei großflächigen Spannungs-Kontaktfeldern und vier kleinen Massekontaktfeldern 29, d.h. insgesamt 84 Kontaktfeldern verbunden sind, von denen auf jeder Seite des vierseitigen Plättchens 21 Kontaktfelder angeordnet sind. Die vier größeren Kontaktfelder haben
309885/1007
Abmessungen von 101 χ 355/um, die kleineren Eontaktfelder von 101 χ 1-01 /um und die Abstände zwischen Kontaktfeldern betragen 51 /Um. Vermittels einer Abdeckung 31 läßt sich der das LSI-Plättchen 24 enthaltende freie.Haum 23 hermetisch abdichten«
Die Yerfabrensschritte zur Herstellung des Trägers 22 sind in den Figuren 1-19 veranschaulicht. Wie aus Pig. 1 ersichtlich, besteht der Träger aus einer keramischen Grundplatte 36 aus drei Teilen 37» 3ö und 39 aus einem keramischen Rohmaterial wie z.B. 94^-iger Tonerde0 Der Teil 37 ist wie aus Fig. 1 ersichtlich quadratisch, kann jedoch ggf. jede andere gewünschte Formgebung aufweisen. Eine Ecke 41 ist mit einer Einkerbung versehen oder zum Zwecke der korrekten Ausrichtung in sonstiger Weise gekennzeichnet« In dem keramischen Rohmaterial werden in einem- gegenseitigen Abstand zwei Löcher 43 angebracht, beispielsweise vermittels einer Nadel. Der Teil 3β hat die gleiche Größe und Formgebung wie der Teil 37 und weist ebenfalls eine eingekerbte oder in sonstiger Weise gekennzeichnete Ecke 44 auf. In dem Teil 3ö sind zwei Lochpaare 46 und 47 beispielsweise vermittels einer !Tadel ausgebildet. Die Löcher 47 befinden sich an solchen Stellen, daß sie sich mit den Löchern 43 in dem Teil 37 zur Deckung bringen lassen. Die Lochpaare 46 und 47 sind so zueinander ausgerichtet, daß eine durch die Löcher 46 verlaufende Gerade eine durch die Löcher 47 verlaufende Gerade unter einem rechten Winkel schneidet.
309885/1007
In der Mitte des Teils 38 befindet sich eine quadratische Ausnehmung 48, welche den zur Aufnahme des IiSI-Plättchens 24 dienenden Raum 23 vorgibt. Der Teil 39 hat gleiche formgebung wie die Teile 37 und 3ö, ist jedoch etwas Kleiner und daher innerhalb der Löcher 46 und 47 aiii den Teil 3g aufsetzbar. Der Teil 39 weist ebenfalls eine quadratische Ausnehmung 49 auf, die jedoch wesentlich größer ist als
die Ausnehmung 4ü.
Die Teile 37, 38 und 39 werden nach Herstellung im
Siebdruck mit einem Metallack wie z.B. Wolframlack beschichtet. Wie aus Pig. 2 ersichtlich, wird der Wolframlack auf die Oberseite des Teils 37 in einer allgemein mittigen Haftfläche 51 aufgebracht. Der Wolframlack bildet dabei zwei von der mittigen Haftfläche 51 ausgehende Verlängerungen 52, die bis zu den Löchern 46 in dem Teil 38 geführt sind, welche ihrerseits ebenfalls mit Wolframlack ausgefüllt sind. Die Löcher 43 sind gleichfalls mit Wolframlack ausgefüllt.
Auf die Oberseite des Teils 3ö wird ein Leitermuster 53 durch Siebdruck aufgebracht. Wie ersichtlich, umfaßt
das Leitermuster 53 vier breite Leiter, welche über die
Löcher 46 und 47 in dem Teil 3o verlaufen, welche ebenfalls mit Wolframlack ausgefüllt sind. Wie aus Pig. 2 weiterhin ersichtlich, wird die Oberseite des Teils 39 ebenfalls
mit Wolframlack 54 beschichtete Auf die Unterseite des
Teils 37 wird mit Wolframlack im Siebdruck ein Muster ,aufgebracht, welches aus einem um den äußeren Umfang des Teils
309885/1007
herumlaufenden, rechteckförmigen Maes es amme He it er 56 und einer mittig angeordneten, kreisrunden Fläche 57 "besteht, die durch Verbindungselemente 58 mit dem Massesammelleiter 56 verbunden ist.
Nachdem sämtliche Teile im Siebdruck in der beschriebenen Weise mit Wolframlack beschichtet worden sind, wird auf die Teile 37, 3o und 39 eine Aufschlämmung aus keramischem Material 5S aufgesprüht, welche die Zwischenräume zwischen den Leitern des Leitermusters 53 ausfüllt. Dann werden die drei, zunächst voneinander getrennten Teile 37, 33 und 39 durch Laminieren zu einer einzigen'Grundplatte 36 miteinander vereinigt, wozu die Teile in eine Presse mit einem oberen Stempel 61 und einem unteren Stempel 62 eingelegt werden. Während die Stempel 61 und 62 einen Druck auf die Teile 37, 3ö und 39 ausüben, weiden diese angenähert eine halbe Stunde lang bei einer Temperatur von beispielsweise etwa 1600 0C gebrannt, wodurch eine aus einem Stück bestehende Grundplatte gebildet wird, deren Teile hermetisch zueinander abgedichtet sind. Während des bei hoher Temperatur erfolgenden Brennvorgangs wird das Wolfram in das keramiscae Material eingebrannt. Die Aufschlämmung aus keramischem Material enthält keine organischen Substanzen und wird daher nicht verbrannt, sondern füllt die Zwischenräume zwischen den Leitern aus und bildet dabei die vorgenannte hermetische .abdichtung. Zur Herstellung wird ein Wolframlack verwendet, weil nur ein feuerfestes Metall die zum Brennen des kerami-
309985/1007
sehen Materials benötigten hohen Brenntemperaturen von 1600 C aushalten kann.
Das freiliegende Wolfram wird dann wie aus Pig. 6 ersichtlich galvanisch mit Nickel beschichtet, so daß sämtliche Wolframflächen eine Nickelbeschichtung 63 tragen. Anschließend wird eine kreisrunde Schablone 64, die aus beliebigen Werkstoffen und beispielsweise aus Silber und Kupfer besteht, sowie ein stiftförmiger, zylindrischer Kühlkörper 66 von beispielsweise 12-,7 mm Länge und 5»1 nun Durchmesser beispielsweise aus vernickeltem Molybdän hergestellt. Der Kühlkörper 66 wird vermittels der Schablone 64 an der kreisrunden Fläche 57 (durch Hartlöten) angelötet, wobei ein Silber-Kupfer-Eutektikum entsteht.
Eine beispielsweise aus Silber oder einer Legierung aus Silber und Kupfer bestehende Leiterschablone 67 wird dann auf die äußeren Enden des Leitermusters"53 am äußeren Umfang der Grundplatte 36 aufgebracht, wie aus Pig. 9 ersichtlich ist. Diese Leiterschablone 67 wird dann in bekannter Weise mit dem Leitermuster 53 verlötet. Als nächstes wird ein Leiterrahmen 68 von allgemein rechteckiger.Formgebung und mit einer Vielzahl nach innen geführter, langgestreckter und zueinander paralleler Leiter 6y entsprechend Fig. 11 in der Weise aufgelegt, daß die inneren Enden der Leiter 69 die Lelterschablone 67 in der in Fig. 10 dargestellten Weise überlagern. Der Leiterrahmen 63 besteht bei-
309885/1007
spielsweise aus dem unter der Bezeichnung "Kovar" "bekannten Werkstoff. Die Leiter 69 und der Leiterrahmen 68 werden dann in bekannter Weise hei einer Temperatur von 800 - 900 0C mit der Leiterschablone 67 verlötet, wobei ein Kohlenstoffgewicht 71 dazu dient, die Leiter 69 in ihrer Lage zu halten (Pig. 10). ,
Andererseits kann der stiftförmige Kühlkörper 66 auch erst dann mit der Grundplatte verlötet werden, nachdem der Leiterrahmen 68 bereits mit dieser verlötet worden ist. Bach Ausführung sämtlicher Lötvorgänge werden sämtliche freiliegenden Metallteile des in ]?ig. 10 dargestellten Gebildes galvanisch, mit Nickel und anschließend mit Gold besch.icb.tet.
Der stiftf örmige Kühlkörper 66 ist im Querschnitt;_ zylindrisch, und gestattet das Aufstecken eines oder mehrerer, scheibenförmiger Kühlrippen 94· Die Anzahl der jeweils aufgesteckten Kühlrippen wird an die von dem LSI-Plättcaen 24 benötigte Verlustleistung angepaßt. Wenn mehrere Kühlrippen 94 benötigt werden, werden diese in gleichen-gegenseitigen Atefcänden aufgesteckt. Die Kühlrippen 94 können beispielsweise wie in Mg. 8 dargestellt geteilt sein, d.h.. einen radial verlaufenden Schlitz 93 aufweisen, wobei der Innendurchmesser der kreisrunden Ausnehmung der Kühlrippen etwas kleiner bemessen ist als der Außendurchmesser der Kühlrippen, so daß diese durch. Spannung auf dem Kühlkörper
309885/1007
-AO-
geaalten sind.
Als nächstes werden die Ecken des Leiterrahmens 63 etwa entlang den strichpunktierten Linien 73 von Pig. 11 abgeschnitten. Das in Pig. 11 dargestellte Gebilde wird dann in eine (nicht dargestellte) Leiterbiegelehre eingelegt, vermittels welcher die äußeren Enden der Leiter 6y des Leiterrahmens nach oben und außen abgebogen werden, so daß diese im Querschnitt gesehen eine Z-förmige Formgebung annehmen, wobei der mittlere Abschnitt wie aus Pig. 12 ersichtlich schräg nach außen geneigt ist. Lm Anschluß an das Abbiegen der Leiter entsprechend Pig. 12 wird jeder zweite Leiter 69 wie in Pig. 13 angedeutet von dem Leiterrahmen 69 abgetrennt und eine Durchgangsprüfung dieser Leiter ausgeführt, um die einwandfreie Beschaffenheit festzustellen. Wenn sämtliche Leiter einwandfrei sind, ist der Träger bereit zur Aufnahme eines LSI-Plättchens.
Zum Einlegen eines Plättchens in den träger 22 wird zunächst eine beispielsweise aus Gold bestehende Schablone
76 in die Ausnehmung 77 auf die Haftfläche 51 des Trägers 22 eingelegt (Piguren 11 und 15). Ein Plättchen 24 der beispielsweise in der oben genannten weiteren Patentanmeldung oder einer anderen Ausführung kann dann in die Ausnehmung
77 eingelegt werden.
Wie in dieser weiteren Patentanmeldung im einzelnen ausgeführt, besteht das Plättchen aus einem Halbleiterkör-
309835/1007
per, wobei die einzelnen Elemente auf einer Seite desselben ausgebildet sind. Der Halbleiterkörper wird mit der den Elementen abgewandten Seite auf die Goldschablone 76 gelegt. Dann wird der Träger 22 auf eine Temperatur von beispielsweise 450 0G erhitzt. Durcb. Erhitzung des Trägers auf die Temperatur von angenähert 450 0C bilden die Schablone und das Plättchen 24 in der Ausnehmung 77 ein Silizium-Gold-Eutektikum, durch welches die Rückseite des Halbleiterkörpers fest mit der Schablone 76 und der auf der Grundplatte 36 aufgebrachten Haftfläche 51 verbunden werden (Mg. 16).
309885/1007

Claims (1)

  1. — I C. -
    Patentansprüche
    M ./Baugruppe für ein LSI-Plättchen mit mehreren, um den Umfang herum angeordneten Kontaktfeldern, gekennzeichnet durch einen !Träger (22) mit einer aus einem isolierenden Werkstoff bestehenden Grundplatte (36-63) und einer zur Aufnahme eines LSI-Plättchens (24) dienenden, angenähert planaren Oberfläche, einem auf der der planaren Oberfläche abgewandten Seite der Grundplatte befestigten stiftförmigen Kühlkörper (66) und durch mehrere, an der Grundplatte befestigte und von dieser nach außen und oben vorstehende Leiter (69).
    2. Baugruppe nach Anspruch 1, dadurch gekennzeichnet, daß die Grundplatte oberhalb der planaren Oberfläche einen zur Aufnahme des Plättchens bestimmten freien Raum (23) aufweist, der vermittels einer an der Grundplatte befestigbaren, zur hermetischen Abdichtung des freien Raums dienenden Abdeckung (31) verschließbar ist.
    3. Baugruppe nach Anspruch 2, dadurch gekennzeichnet, daß die Leiter (69) von der Grundplatte nach außen geführt sind und über die Abdeckung nach oben vorstehen.
    4. Baugruppe nach einem der Ansprüche 1-3» dadurch gekennzeichnet, daß auf der Grundplatte ein nach innen bis dicht an die planare Oberfläche geführtes Leitermuster (53) ausgebildet und mit den Leitern (69) verbunden ist.
    303885/1007
    5. Baugruppe nach Anspruch 4, dadurch gekennzeichnet, daß die leiter (69) mit dem Leitermuster (53) verlötet sind.
    6. Baugruppe nach, einem.der Ansprüche 1 - 5t dadurch gekennzeichnet, daß auf der Seite der Grundplatte, an welcher der stiftförmige Kühlkörper (66) befestigt ist, ein um den äußeren umfang der Grundplatte herum laufender Massesammelleiter (56) ausgebildet ist.
    7. Baugruppe nach einem der Ansprüche 1-6, dadurch gekennzeichnet, daß der stiftförmige Kühlkörper (66) mehrere Kühlrippen (94) trägt.
    8. Baugruppe nach Anspruch 7» dadurch gekennzeichnet, daß die Kühlrippen (94) abnehmbar auf de,η stiftförmigen Kühlkörper (66) aufgesteckt sind.
    9. Baugruppe nach Anspruch 8, dadurch gekennzeichnet, daß die Kühlrippen (94) aus mehreren, in gegenseitigen Abständen auf den stiftförmigen Kühlkörper aufgesteckten und durch Haltevorrichtungen gesicherten, allgemein kreisförmigen Kühlrippen bestehen.
    10. Baugruppe nach Anspruch 9» dadurch gekennzeichnet, daß die Haltevorrichtungen für die Kühlrippen aus Schlitzen (93) in den Kühlrippen in Verbindung mit leicht unterdimensionierten Kühlrippenausnehmungen bestehen.
    11. Baugruppe nach einem der Ansprüche 1-10, dadurch
    309885/1007
    gekennzeichnet, daß die Leiter aus jeweils wenigstens einem breiten Leiter und einer Vielzahl schmaler Leiter auf beiden Seiten der Baugruppe bestehen.
    12. Verfahren zur Herstellung einer Baugruppe für ein LSI-Plättchen nach einem oder mehreren der Ansprüche 1-11, dadurch gekennzeichnet, daß aus keramischem Eohmaterial mehrere Teile (37, 38, 39) hergestellt werden, auf einem Teil (38) durch Siebdruck ein metallisches Leitermuster
    (53) aufgebracht, die Teile vermittels eines Haftmittels aneinander befestigt und dann durch Brennen zu einer einzigen keramischen Grundplatte mit einer planaren Oberfläche zusammengefaßt werden, wobei das Leitermuster an den innen liegenden Enden bis dichS an die planare Oberfläche herangeführt ist, dann Leiter (69) mit den äußeren Enden des Leitermusters verbunden werden und auf der der planaren Oberfläche abgewandten Seite der Grundplatte ein stiftfö'rmiger Kühlkörper (66) mit der Grundplatte verbunden wird.
    13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß auf der Unterseite des untersten Teils (37) der Grundplatte ein als Massesammelleiter (56) bestimmtes Leitersystem ausgebildet wird.
    H. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß das Leitermuster (53) aus Wolfram oder einer Wolframverbindung hergestellt wird.
    309885/1007
    15. Verfahren nach. Anspruch. Hi dadurch gekennzeichnet, daß die Grundplatte nach. Fertigstellung an dem Wolfram-Leitermuster galvanisch, mit einer nrickerbeseh.icb.tung (63), und diese wiederum mit einer galvanischen Goldbesehichtung verseilen wird.
    16. Verfahren nach, einem der Ansprüche 12 - 15', dadurch, gekennzeichnet, daß in dem untersten Teil (37) und dem das Leitermuster (53) aufweisenden Teil (38) jeweils Löcher (43, 46, 47) ausgebildet und mit einem als Leiterwege zwischen dem Leitermuster (56) und dem Massesammelleiter (56) dienenden Metallack (54) ausgefüllt werden.
    17. Verfahren nach, einem der Ansprüche 12 - 16, dadurch. gekennzeich.net, daß an dem Leitermuster (53) eine Leiterschablone (67) befestigt wird und die Leiter (69) mit der Schablone verlötet werden.
    18. Verfahren nach, einem der Ansprüche 12 - 17t dadurch, gekennzeichnet, daß die Leiter (69) in eine von der planaren Oberfläche nach, außen und oben wegstehende !Formgebung gebracht werden.
    19. Verfahren nach einem der Ansprüche 12 - 18, dadurch gekennzeichnet, daß auf eine mittige Fläche (57) des untersten Teils (37) der Grundplatte (36) ein Metalllack aufgebracht wird.
    309885/1007
    -A6 -
    2ü. Verfahren nach einem der .ansprüch.e 12 - Ij, dadurch, gekennzeichnet, dais auf den stiftförmi^en Kühlkörper (66) wenigstens eine Kühlrippe (y4) aufgesteckt wird.
    309885/ 1007
    Leerseite
DE19732334427 1972-07-10 1973-07-06 Baugruppe fuer ein lsi-plaettchen und herstellungsverfahren Ceased DE2334427A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US27044872A 1972-07-10 1972-07-10
US348239A US3872583A (en) 1972-07-10 1973-04-05 LSI chip package and method

Publications (1)

Publication Number Publication Date
DE2334427A1 true DE2334427A1 (de) 1974-01-31

Family

ID=26954305

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19732334427 Ceased DE2334427A1 (de) 1972-07-10 1973-07-06 Baugruppe fuer ein lsi-plaettchen und herstellungsverfahren

Country Status (9)

Country Link
US (1) US3872583A (de)
AU (1) AU468119B2 (de)
BE (1) BE801910A (de)
CA (1) CA1001324A (de)
CH (2) CH588770A5 (de)
DE (1) DE2334427A1 (de)
FR (1) FR2192376B1 (de)
GB (2) GB1443364A (de)
NL (1) NL7309189A (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3026183A1 (de) * 1979-07-10 1981-02-19 Nippon Electric Co Gehaeuse fuer integrierte logikschaltkreise
DE3146796A1 (de) * 1980-11-28 1982-06-16 Western Electric Co., Inc., 10038 New York, N.Y. "verkapselung fuer ein halbleiterchip mit integrierter schaltung"
DE3511722A1 (de) * 1984-04-02 1985-10-03 Burroughs Corp. (n.d. Ges. des Staates Delaware), Detroit, Mich. Elektromechanische baugruppe fuer integrierte schaltkreismatrizen
US4680075A (en) * 1986-01-21 1987-07-14 Unisys Corporation Thermoplastic plug method of fabricating an integrated circuit package having bonding pads in a stepped cavity

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1514595A (en) * 1975-03-03 1978-06-14 Hughes Aircraft Co Package for hermetically sealing electronic circuits
JPS5210678A (en) * 1975-07-15 1977-01-27 Kyocera Corp Ic package
JPS5756527Y2 (de) * 1977-02-25 1982-12-04
EP0001890B1 (de) * 1977-10-12 1981-07-22 The Secretary of State for Defence in Her Britannic Majesty's Government of the United Kingdom of Great Britain and Massnahmen zur Verbesserung von Gehäusen für integrierte Mikrowellen-Schaltungsanordnungen
DE2857170A1 (de) * 1977-11-18 1980-12-04 Fujitsu Ltd Semiconductor device
US4285002A (en) * 1978-01-19 1981-08-18 International Computers Limited Integrated circuit package
US4246697A (en) * 1978-04-06 1981-01-27 Motorola, Inc. Method of manufacturing RF power semiconductor package
JPS5615059U (de) * 1979-07-11 1981-02-09
DE3030763A1 (de) * 1979-08-17 1981-03-26 Amdahl Corp., Sunnyvale, Calif. Packung fuer eine integrierte schaltung in plaettchenform
US4338621A (en) * 1980-02-04 1982-07-06 Burroughs Corporation Hermetic integrated circuit package for high density high power applications
FR2476960A1 (fr) * 1980-02-26 1981-08-28 Thomson Csf Procede d'encapsulation hermetique de composants electroniques a tres haute frequence, comportant la pose de traversees metalliques, dispositif realise par un tel procede
WO1981003734A1 (en) * 1980-06-19 1981-12-24 Digital Equipment Corp Heat pin integrated circuit packaging
US4387388A (en) * 1980-07-14 1983-06-07 Ncr Corporation Package and connector receptacle
US4410927A (en) * 1982-01-21 1983-10-18 Olin Corporation Casing for an electrical component having improved strength and heat transfer characteristics
US4866571A (en) * 1982-06-21 1989-09-12 Olin Corporation Semiconductor package
US5014159A (en) * 1982-04-19 1991-05-07 Olin Corporation Semiconductor package
JPS58186951A (ja) * 1982-04-24 1983-11-01 Toshiba Corp 電子部品のパッケ−ジング方法
DE3382726D1 (de) * 1982-06-30 1994-01-27 Fujitsu Ltd Integrierte Halbleiterschaltungsanordnung.
US4608592A (en) * 1982-07-09 1986-08-26 Nec Corporation Semiconductor device provided with a package for a semiconductor element having a plurality of electrodes to be applied with substantially same voltage
JPS5987893A (ja) * 1982-11-12 1984-05-21 株式会社日立製作所 配線基板とその製造方法およびそれを用いた半導体装置
US4513355A (en) * 1983-06-15 1985-04-23 Motorola, Inc. Metallization and bonding means and method for VLSI packages
US4631572A (en) * 1983-09-27 1986-12-23 Trw Inc. Multiple path signal distribution to large scale integration chips
US4716124A (en) * 1984-06-04 1987-12-29 General Electric Company Tape automated manufacture of power semiconductor devices
US4730232A (en) * 1986-06-25 1988-03-08 Westinghouse Electric Corp. High density microelectronic packaging module for high speed chips
US4758927A (en) * 1987-01-21 1988-07-19 Tektronix, Inc. Method of mounting a substrate structure to a circuit board
US5008734A (en) * 1989-12-20 1991-04-16 National Semiconductor Corporation Stadium-stepped package for an integrated circuit with air dielectric
US5371321A (en) * 1992-07-22 1994-12-06 Vlsi Technology, Inc. Package structure and method for reducing bond wire inductance
US5280413A (en) * 1992-09-17 1994-01-18 Ceridian Corporation Hermetically sealed circuit modules having conductive cap anchors
US5325268A (en) * 1993-01-28 1994-06-28 National Semiconductor Corporation Interconnector for a multi-chip module or package
US6172412B1 (en) * 1993-10-08 2001-01-09 Stratedge Corporation High frequency microelectronics package
US5753972A (en) * 1993-10-08 1998-05-19 Stratedge Corporation Microelectronics package
US5736783A (en) * 1993-10-08 1998-04-07 Stratedge Corporation. High frequency microelectronics package
US5465008A (en) * 1993-10-08 1995-11-07 Stratedge Corporation Ceramic microelectronics package
US5508888A (en) * 1994-05-09 1996-04-16 At&T Global Information Solutions Company Electronic component lead protector
US5808875A (en) * 1996-03-29 1998-09-15 Intel Corporation Integrated circuit solder-rack interconnect module
US6301122B1 (en) 1996-06-13 2001-10-09 Matsushita Electric Industrial Co., Ltd. Radio frequency module with thermally and electrically coupled metal film on insulating substrate
CN114407513B (zh) * 2022-01-06 2023-08-01 Tcl华星光电技术有限公司 印刷网及其制备方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB863897A (en) * 1958-05-15 1961-03-29 Gen Electric Co Ltd Improvements in or relating to rectifier assemblies
DE1900539A1 (de) * 1968-01-10 1969-07-17 Western Electric Co Leistungsverstaerker
DE1956501A1 (de) * 1968-11-06 1970-06-11 Olivetti & Co Spa Gehaeuse fuer integrierte Halbleiter-Schaltungen
DE1958175A1 (de) * 1969-03-03 1970-09-10 North American Rockwell Elektronische Baugruppe
DE1949731A1 (de) * 1969-10-02 1971-04-15 Bbc Brown Boveri & Cie Halbleiterelement mit kombinierten Loet-Druckkontakten
DE1690292B1 (de) * 1966-07-29 1971-06-09 Texas Instruments Inc Verfahren zum einbauen einer mit vielen zuleitungen versehenen halbleitervorrichtung und eine nach diesem hergestellte einbauvorric htung
DE1764263A1 (de) * 1968-05-06 1971-06-16 Siemens Ag Gut waermeableitendes Flachgehaeuse fuer Halbleitersysteme
US3665592A (en) * 1970-03-18 1972-05-30 Vernitron Corp Ceramic package for an integrated circuit
DE1904118B2 (de) * 1968-01-29 1972-06-22 Hitachi, Ltd , Tokio Elektrodenanschluss fuer ein integriertes halbleiterbauelement

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3549784A (en) * 1968-02-01 1970-12-22 American Lava Corp Ceramic-metallic composite substrate
US3608197A (en) * 1968-07-17 1971-09-28 David Lloyd Mcivor Carpet knife and guide
US3566958A (en) * 1968-12-18 1971-03-02 Gen Systems Inc Heat sink for electrical devices
JPS4810904B1 (de) * 1969-03-12 1973-04-09
US3566959A (en) * 1969-07-17 1971-03-02 Controlled Power Corp Heat sink
US3601522A (en) * 1970-06-18 1971-08-24 American Lava Corp Composite ceramic package breakaway notch
US3683241A (en) * 1971-03-08 1972-08-08 Communications Transistor Corp Radio frequency transistor package
US3760090A (en) * 1971-08-19 1973-09-18 Globe Union Inc Electronic circuit package and method for making same
GB1327352A (en) * 1971-10-02 1973-08-22 Kyoto Ceramic Semiconductor device

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB863897A (en) * 1958-05-15 1961-03-29 Gen Electric Co Ltd Improvements in or relating to rectifier assemblies
DE1690292B1 (de) * 1966-07-29 1971-06-09 Texas Instruments Inc Verfahren zum einbauen einer mit vielen zuleitungen versehenen halbleitervorrichtung und eine nach diesem hergestellte einbauvorric htung
DE1900539A1 (de) * 1968-01-10 1969-07-17 Western Electric Co Leistungsverstaerker
DE1904118B2 (de) * 1968-01-29 1972-06-22 Hitachi, Ltd , Tokio Elektrodenanschluss fuer ein integriertes halbleiterbauelement
DE1764263A1 (de) * 1968-05-06 1971-06-16 Siemens Ag Gut waermeableitendes Flachgehaeuse fuer Halbleitersysteme
DE1956501A1 (de) * 1968-11-06 1970-06-11 Olivetti & Co Spa Gehaeuse fuer integrierte Halbleiter-Schaltungen
DE1958175A1 (de) * 1969-03-03 1970-09-10 North American Rockwell Elektronische Baugruppe
DE1949731A1 (de) * 1969-10-02 1971-04-15 Bbc Brown Boveri & Cie Halbleiterelement mit kombinierten Loet-Druckkontakten
US3665592A (en) * 1970-03-18 1972-05-30 Vernitron Corp Ceramic package for an integrated circuit

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3026183A1 (de) * 1979-07-10 1981-02-19 Nippon Electric Co Gehaeuse fuer integrierte logikschaltkreise
DE3146796A1 (de) * 1980-11-28 1982-06-16 Western Electric Co., Inc., 10038 New York, N.Y. "verkapselung fuer ein halbleiterchip mit integrierter schaltung"
DE3511722A1 (de) * 1984-04-02 1985-10-03 Burroughs Corp. (n.d. Ges. des Staates Delaware), Detroit, Mich. Elektromechanische baugruppe fuer integrierte schaltkreismatrizen
US4680075A (en) * 1986-01-21 1987-07-14 Unisys Corporation Thermoplastic plug method of fabricating an integrated circuit package having bonding pads in a stepped cavity

Also Published As

Publication number Publication date
CH590558A5 (de) 1977-08-15
AU468119B2 (en) 1976-01-08
GB1443364A (en) 1976-07-21
GB1443362A (en) 1976-07-21
FR2192376B1 (de) 1977-10-14
NL7309189A (de) 1974-01-14
US3872583A (en) 1975-03-25
AU5794773A (en) 1975-01-16
FR2192376A1 (de) 1974-02-08
CA1001324A (en) 1976-12-07
BE801910A (fr) 1973-11-05
CH588770A5 (de) 1977-06-15

Similar Documents

Publication Publication Date Title
DE2334427A1 (de) Baugruppe fuer ein lsi-plaettchen und herstellungsverfahren
DE102006004788B4 (de) Halbleiterbauelement und Fertigungsverfahren für dieses
DE2554965C2 (de)
EP0627875B1 (de) Verfahren zum Herstellen eines Metall-Keramik-Substrates
DE1615957B2 (de) Anordnung mit mehreren Festkörperschaltungsplättchen
DE3401404A1 (de) Halbleiterbauelement
EP0283590A2 (de) Elektrische Bauelemente
DE102015202256B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung und Positionslehre
DE2101028C2 (de) Verfahren zum Herstellen einer Mehrzahl von Halbleiterbauelementen
DE2855838A1 (de) Traegerstreifen fuer runde anschlussstifte und verfahren zur herstellung von traegerstreifen
DE3234744C2 (de) Einrichten zum Halten mehrerer, jeweils mit integrierten Schaltkreisen versehenen Halbleiterplättchen beim Kontaktieren mit auf einem filmförmigen Substrat ausgebildeten Streifenleitern
DE3445690C2 (de) Verfahren zur Herstellung einer Trägerplatte für eine gedruckte Schaltung
DE3635375A1 (de) Systemtraeger fuer elektronische bauelemente
DE4129964C2 (de) Verfahren zur Herstellung einer elektrisch leitenden Befestigung einer integrierten Schaltung auf einer gedruckten Schaltung
DE102014109766B3 (de) Verfahren zum Herstellen eines Substratadapters, Substratadapter und Verfahren zum Kontaktieren eines Halbleiterelements
DE2328798A1 (de) Halbleiteranordnung
DE3219055A1 (de) Verfahren zur herstellung eines filmtraegers mit leiterstrukturen
DE3123844A1 (de) Bauanordnung fuer halbleiterbauelemente
DE2742882C2 (de) Elektronisches Bauelement
EP0193128A2 (de) Filmmontierter Schaltkreis und Verfahren zu seiner Herstellung
EP0184608B1 (de) Verfahren zur Herstellung mechanisch trennbarer Vielfach-Verbindungen für den elektrischen Anschluss mikroelektronischer Bauelemente und nach diesem Verfahren hergestellte Vielfach-Verbindungen
DE2543651A1 (de) Halbleitersubstrat
DE102018215688A1 (de) Leiterplatte und Planer Transformatorgebiet der Erfindung
DE1285581C2 (de) Traeger mit einer Mikroschaltung und Verfahren zu seiner Herstellung
DE2042463C2 (de) Befestigungsvorrichtung zum Anbringen von äußeren Halbleiterzuleitungen

Legal Events

Date Code Title Description
8131 Rejection