DE3123844A1 - Bauanordnung fuer halbleiterbauelemente - Google Patents

Bauanordnung fuer halbleiterbauelemente

Info

Publication number
DE3123844A1
DE3123844A1 DE19813123844 DE3123844A DE3123844A1 DE 3123844 A1 DE3123844 A1 DE 3123844A1 DE 19813123844 DE19813123844 DE 19813123844 DE 3123844 A DE3123844 A DE 3123844A DE 3123844 A1 DE3123844 A1 DE 3123844A1
Authority
DE
Germany
Prior art keywords
base plate
assembly according
metallization pattern
mil
assembly
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19813123844
Other languages
English (en)
Inventor
William S. 94022 Los Altos Calif. Phy
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Camera and Instrument Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Camera and Instrument Corp filed Critical Fairchild Camera and Instrument Corp
Publication of DE3123844A1 publication Critical patent/DE3123844A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Description

dr.-ing. FRIEDRICH B. FlSCKER .:.'..* ■..":.' '.45000.'4C-CrLN 5o3 ί 2 3 8.4 4
PATENTANWALT SAARSTRASSE 71
- 4 - F 8164
Fairchild Camera and Instrument
Corporation
464 Ellis Street
Mountain View, California 94042, VStA
Bauanordnung für Halbleiterbauelemente
Die Erfindung betrifft eine Bauanordnung für Halbleiterbauelemente.
In der Elektronikindustrie besteht Bedarf für eine kostengünstige Bauanordnung für Halbleiterbauelemente, die in großen Stückzahlen hergestellt werden kann. Insbesondere soll die Bauanordnung auch die Anforderungen des automatischen Drahtbondens erfüllen.
Bekannte Halbleiterbauanordnungen,· wie beispielsweise seitengelötete Schichtanordnungen oder herkömmliche Anordnungen mit keramischer Unterlage, entsprechen nicht den gestellten Anforderungen. Seitengelötete Schichtanordnungen werden den Anforderungen des'automatischen Drahtbondens gerecht, jedoch sind sie vergleichsweise kostspielig in der Herstellung. Herkömmliche Anordnungen mit keramischer Unterlage sind dagegen preiswert in der Herstellung, jedoch erfüllen sie nicht die Anforderungen des automatischen Drahtbondens.
Bei seitengelöteten Schichtanordnungen wird eine aus mehreren keramischen Schichten bestehende Unterlage verwendet. Die den
oberen Teil der Unterlage bildenden zwei oder drei Schienten weisen im allgemeinen eine zentrale Öffnung auf, die, ausgehend von der oberen Schicht, an Größe abnimmt. Dadurch entsteht eine treppenförmige Aussparung im oberen Teil der mehrschichtigen Unterlage. Die Aussparung dient als Aufnahme für das Halbleiterplättchen, und es sind auch Anschlußstellen für die zum Bonden erforderlichen Mittel vorhanden. Diese Mittel, beispielsweise Golddraht, verbinden das Plättchen mit einem Leitungsrahmen, der vorzugsweise mit der Unterlage durch Hartlötung verbunden ist.
Wie bereits festgestellt, sind die hohen Kosten ein wesentlicher Nachteil der Schichtanordnungen. Darüberhinaus ver- . sperrt die treppenförmige Ausbildung der Aussparung die Sicht des Bedienungspersonals bei der Herstellung der Drahtbondung. Dies verzögert die Produktion erheblich, insbesondere bei Einrichtungen mit hoher Leitungsdichte, bei denen die Bond-Anschlußstellen relativ nah beieinander liegen.
Keramische (gedruckte) Bauanordnungen herkömmlicher Art verwenden eine gepreßte keramische Unterlage, an der ein vorgefertigter Leitungsrahmen mit gestanzten Bondfingern befestigt ist. Obwohl vorteilhaft für bestimmte Anwendungsfälle, besitzt diese Ausbildung eine Reihe von Nachteilen. Einer dieser Wachteile ist, daß der gestanzte Leitungsrahmen kostspielige Werkzeuge erfordert. Ein zweiter Nachteil ist, daß das Fehlen einer Steuerung bei dem Stanzvorgang eine relativ große Aussparung erforderlich macht. Ein weiterer Nachteil ist, daß die Planaritat und Lage der gestanzten Bondfinger sich während der Befestigung verändern, weil die während der
Befestigung erforderlichen Nacherhitztemperaturen den Leitungsrahmen zu Verformungen in den X-, Y-, Θ- und Z-Richtungen veranlassen. Dar üb erhinaus ergeben die gestanzten Bondfinger nicht die Lagegenauigkeit, die für die automatische Drahfbondung benötigt wird.
Die vorliegende Erfindung beseitigt die aufgeführten Nachteile, und sie ermöglicht, eine kostengünstige Halbleiter-Bauanordnung zu schaffen, die den Anforderungen der automatischen Drahtbondung genügt.
Bei einer Ausführungsform der Erfindung besitzt die Bauanordnung eine gepreßte keramische Unterlage mit einem Lötanschlußstellengebiet an der Peripherie. Ein Leitungsrahmen mit einer Vielzahl von Leitungen i'st an die Grundplatte hartgelötet und endet an dem Lötanschlußstellengebiet. Auf der Grundplatte ist ein Metallisierungsmuster gebildet, um die Leitungen über Bondmittel, z.B. Drähte, mit dem Plättchen zu verbinden. Bei einer bevorzugten Ausfuhrungsform wird das Metallisierungsmuster auf der Grundplatte mittels Siebdruck in einer für die Anforderungen der automatischen Drahtbondung geeigneten Weise gebildet.
Die Bauanordnung gemäß der vorliegenden Erfindung läßt sich sowohl bei dual-einzeiligen (Dual-In-Line) Gehäusen als auch bei anderen Formaten, z.B. Flachausführungen (flat packs) und Chipträgern, anwenden.
Im Falle von leitungslosen Chipträgern enthält die Bauanordnung lediglich eine gepreßte keramische Unterlage mit einem mittels Siebdruck darauf gebildeten Metallisierungsmuster. Das Metallisierungsmuster wird mit einem auf der Unterlage angebrachten Plättchen über Bondmittel verbunden.
Die Erfindung wird nachfolgend an Hand der Zeichnungen näher beschrieben.
Fig. 1 ist eine Draufsicht auf eine Halbleiterbauanordnung gemäß der vorliegenden Erfindung;
Fig. 2 ist eine Vorderansicht der Halbleiterbauanordnung nach Fig. 1;
Fig. 3 ist ein Schnitt der Halbleiterbauanordnung nach der Linie 3-3 der Fig. 1;
Fig. 4 zeigt eine perspektivische Ansicht einer Ecke der Halbleiterbauanordnung nach den Fig. 1-3, und sie zeigt ein herausnehmbares Verbindungsteil 26, das Leiter 24 miteinander verbindet.
Fig. 1—3 zeigen eine kostengünstige Halbleiterbauanordnung 10 mit einer gepreßten keramischen Grundplatte 12. Die Grundplatte 12 ist in einer einzigen Schicht unter Verwendung eines keramischen Pulvers isostatisch gepreßt. Das keramische Pulver enthält etwa 80 - 95 % Aluminiumoxid, vorzugsweise feinkörmige Tonerde. Feinkörnige Tonerde erlaubt ein Drucken auf die gepreßte Keramik mit hohem Auflösungsvermögen.
Die Grundplatte 12 besitzt eine Einrichtung zum Anbringen eines Halbleiterplättchens 16. Fig. 1 zeigt eine vorzugsweise rechteckige, innen angeordnete Aussparung 14 zur Aufnahme des Halbleiterplättchens 16. Die Aussparung 14 kann mit einer Schicht aus einem Edelmetall metallisiert sein, um einen niedrigen Kontaktwiderstand zu bieten. Wenn die Aussparung 14 metallisiert wird, so geschieht dies vorzugsweise mit Hilfe eines Sieb- oder Punkt-Dickfilms. Ein Minimum an Größe der Aussparung wird für hohe Leitungszahlen benötigt.
Wie in Fig. 1 dargestellt ist, ist ein Metallisierungsmuster 18 auf der keramischen Grundplatte 12 mittels Siebdruck unter Verwendung einer hitzebeständigen Metalltinte aufgebracht. Das Metallisierungsmuster 18 wird vorzugsweise unter Verwendung einer hitzebeständigen Molybdäntinte erzeugt.
Nach der noch zu beschreibenden Plattierung mit Nickel kann das Metallisierungsmuster 18 sowohl ein Anschlußstellengebiet 22 an der Peripherie der Grundplatte 12 zum Anlöten des Leitungsrahmens 20 an die Grundplatte 12 als auch ein angrenzendes Bondfingermuster darstellen. Ein Bondmittel 28, vorzugsweise Gold- oder Aluminiumdraht, verbindet das Metallisierungsmuster 18 mit dem Plättchen 16. Das Metallisierungsmuster 18 verbindet somit die Leitungen 24 des Rahmens 20 mit dem Plättchen 16 über die Bondmittel 28.
Die Bauanordnung gemäß der vorliegenden Erfindung erlaubt die Verwendung einer Vielzahl von Plättchenausbildungen, wobei es für jede neue Ausbildung nur des Auswechselns eines einzigen kostengünstigen Siebes bedarf. Dies ist ein wesentlicher Unterschied gegenüber der Verwendung von Leitungsrahmen mit gestanzten Bondfingern, bei denen eine vollständige Werkzeugneuausstattung erforderlich ist.
Sämtliche Metällgebiete, mit Ausnahme des in der Plättchenbefestigungs-Aussparung 14 befindlichen Gebietes sind nikkelplattiert, vorzugsweise stromlos nickelplattiert. Die Bauanordnung 10 benötigt somit kein Edelmetall in den Bondoder Rahmengebieten. Das Bonden erfolgt zum Nickel hin.
Der einfache Leitungsrahmen 20 ist vorgeformt und endet bei . dem Anschlußstellengebiet 22 an der Peripherie der Grundplat-
te 12. Da der Leitungsrahmen 20 im Gegensatz zu bekannten Anordnungen keine Bondfinger aufweist, sondern vielmehr mit dem Plättchen 16 mittels des Metallisierungsmusters 18 verbunden ist, können wesentlich einfachere Werkzeuge für die Herstellung des Rahmens 20 verwendet werden. Ein einziges Stanzeinsatzmuster kann für alle Leiter 24 verwendet werden. Das einfache Muster erlaubt weiterhin die Verwendung desselben Stanzeinsatzes für alle Leiterzahlen.
Der Leitungsrahmen 20 ist bei einer erheblich höheren Temperatur als sie in nachfolgenden Herstellungsschritten auftritt an die keramische Grundplatte 12 hartgelötet. Dies verhindert eine Bewegung des Rahmens 20 bei den anschließenden Schritten. Eine hohe Dichte wird dadurch erreicht, daß man einen Mittenabstand der Leitungsanschlüsse von etwa 125 * - 1Q~3 cm (50 mil) wählt.
Wie in Fig. 4 dargestellt, kann bei einigen Anwendungen, insbesondere solchen mit hoher Dichte der Leitungsanschlüsse, die Rahmenausrichtung und die gegenseitige Anordnung der Leitungen unter Verwendung eines Verbindungsteils 26 erfol-. gen, das nach dem Löten der Leitungen 24 des Rahmens 20 an •die keramische Grundplatte 12 entfernt werden kann. Das Verbindungsteil 26 ist gekerbt, perforiert oder mit sonstigen Mitteln versehen, die seine Entfernung nach dem Löten der Leitungen 24 an die Grundplatte 12 erleichtern.
Bei einer bevorzugten Ausführungsform, die den Anforderungen des automatischen Drahtbond.ens entspricht, werden folgende Präzisionsbedingungen eingehalten: Das Metallisierungsmuster 18 hat eine Mindest-Bondfingerbreite von etwa 35 · 10"^ cm (14 mil), die Lage der Bondfinger hat eine Genauigkeit von
i 2,5 · 10 5 cm (1 mil) in der X-, Y- und Θ-Achse, und die Planarität in der Z-Achse liegt innerhalb von 2,5 · 10~3 cm (1 mil).
Über der Aussparung 14, in der das Halbleiterplättchen 16 untergebracht ist, wird eine (nicht dargestellte) Dichtung angeordnet."Die Dichtung kann entweder eine Epoxid- oder eine Glasfritte sein, die in der Lage ist, in neutraler Atmosphäre abzudichten. Eine neutrale Atmosphäre verhindert die Oxidation von Nickel. Wird ein Epoxidüberzug verwendet, so wird der Film bei niedrigen Temperaturen ausgehärtet.
Alternativ kann eine Dichtung aus einem organischen Polyamid, das Temperaturen von mehr als 5000C aushalten kann, verwendet werden. Die Polyamiddichtung ist nichtleitend.
Als Abschluß kann auch eine Metallschmelzdichtung (nicht dargestellt) vorgesehen werden. Eine solche Schmelzdichtung kann dadurch hergestellt werden, daß zuerst eine dünne Tonerdeschicht mit einer Stärke von 7t5 - 12,5 · 10"-5 cm (3 - 5 mil) auf die freiliegenden Strukturen aufgebracht wird. Anschließend wird die Tonerdeschicht gebrannt. Ein Metalldichtungsring wird über die gebrannte Tonerde gesiebt. Die Metalldichtung wird dann auf den Metallring aufgebracht.
Die beschriebene Ausführungsform stellt eine Dual-In-Line-Anordnung dar. Die technische Lehre gemäß der Erfindung gilt aber gleichermaßen auch für andere Arten der Bauanordnung, z.B. für Flachgehäuse (flat pack) und Chipträger (chip carrier) mit und ohne Leiter. Im Falle des Chipträgers mit Leiter können die Anschlußstellen zur Anpassung an einen Standard JEDEC footprint entweder vor- oder nachgeformt sein. Im Falle des leiterlosen Chipträgers besitzt die Bau-
anordnung lediglich eine gepreßte Keramikunterlage mit einem darauf ausgebildeten Metallisierungsmuster. Das Metallisierungsmuster ist mit einem Halbleiterplättchen verbunden, das auf der Grundplatte durch Bondmittel gehalten ist.
Wesentliche Vorteile der Halbleiteranordnung gemäß der Erfindung sind der günstige Stückpreis und die Tatsache, daß ihre Ausbildung den Anforderungen des automatischen Drahtbondens entspricht.
Die Einfachheit des verwendeten Leitungsrahmens ermöglicht in vorteilhafter Weise eine erhebliche Flexibilität im Bezug auf Änderungen des Entwurfes bzw. der Konstruktion bei minimalem apparativen bzw. Werkzeugaufwand. Durch den kompakten Auf bau ist eine hohe Packungsdichte erreichbar.
Die Erfindung ist nicht auf die beschriebenen und dargestellten Ausführungsformen beschränkt; Abänderungen und weitere Ausbildungen sind im Rahmen fachmännischen Handelns möglich.
.-•/2-. t
Leerseite

Claims (16)

  1. A * » α „
    3 123344
    FRIEDRICH B. FISCHER -....· .."T." -50'OO.fcöLN 50
    PATENTANWALT SAARSTRASSE 71
    f F 8164
    Fairchild Camera and Instrument
    Corporation
    Ellis Street
    Mountain View, California 94042, VStA
    Bauanordnung für Halbleiterbauelemente
    A η s ρ r ü c he
    Cy. Bauanordnung für Halbleiterbauelemente, gekennzeichnet durch
    - eine keramische Grundplatte mit Befestigungsmitteln für das Halbleiterplättchen, wobei die Grundplatte ein Lötanschlußstellengebiet an ihrer Peripherie besitzt,
    - einen Leitungsrahmen mit einer Vielzahl von Leitungen, die mit der Grundplatte durch Hartlötung verbunden sind und bei dem Lötanschlußstellengebiet enden, und -""ein auf der Grundplatte ausgebildetes Metallisierungs— muster zur Verbindung der Leitungen mit dem Plättchen durch Bondmittel.
  2. 2. Bauanordnung nach Anspruch 1, dadurch gekennzeichnet, daß das Gehäuse ein Dual-in-Line-Gehäuse ist.
  3. 3. Bauanordnung nach Anspruch 1, dadurch gekennzeichnet, daß das Gehäuse als mit Leitern versehener Chipträger ausgebildet ist.
    — 2 ·- - -· .· . F 8164
  4. 4. Bauanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die keramische Grundplatte aus einer einzigen gepreßten Schicht unter Verwendung eines keramischen Pulvers mit etwa 80 - 95 % Aluminiumoxid besteht.
  5. 5. Bauanordnung nach Anspruch 4, dadurch gekennzeichnet, daß das Aluminiumoxid feinkörnige Tonerde ist.
  6. 6. Bauanordnung nach Anspruch 1, dadurch gekennzeichnet, daß das Metallisierungsmuster aus einer hitzebeständigen Metalltinte hergestellt ist.
  7. 7- Bauanordnung nach Anspruch 6, dadurch gekennzeichnet, daß die Metalltinte eine hitzebeständige Molybdäntinte ist.
  8. 8. Bauanordnung nach Anspruch 6, dadurch gekennzeichnet, daß die hitzebeständige Metalltinte mit einem bondfähigen Metall plattiert ist.
  9. 9. Bauanordnung nach Anspruch 8, dadurch gekennzeichnet, daß die bondfähige Metallplattierung aus Nickel besteht.
  10. 10. Bauanordnung nach Anspruch 9, dadurch gekennzeichnet, daß das verwendete Nickel durch stromlose Vernickelung gebildet ist.
  11. 11. Bauanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Leitungsrahmen ein entfernbares Verbindungsteil aufweist, das zwischen den Leitungen zur Verbindung der Leitungen während des Hartlötens des Rahmens an die Grundplatte dient.
  12. 12. Bauanordnung nach Anspruch 1, dadurch gekennzeichnet,.daß das Metallisierungsmuster eine Mindestbondfingerbreite von 35.10"3 cm (14 mil) hat.
  13. 13» Bauanordnung nach Anspruch 12, dadurch gekennzeichnet, daß die Lage der Bondfinger in der X-, Y- und Θ-Achse eine Genauigkeit von - 2,5 * 10~^cm (1 mil) hat.
  14. 14. Bauanordnung nach Anspruch 13, dadurch gekennzeichnet, daß die Planaritat der Verbindungsfinger in der Z-Achse innerhalb von 2,5 ' ΙΟ"5 cm (1 mil) liegt.
  15. 15. Bauanordnung nach Anspruch 14, dadurch gekennzeichnet, daß der Mittenabstand der Leitungen etwa 125 * 10~^ cm (50 mil) ist.
  16. 16. Leitungsloser Chipträger, gekennzeichnet durch
    - eine keramische Grundplatte mit Mitteln zur Befestigung eines Halbleiterplättchens an der Grundplatte, und
    - ein auf der Grundplatte ausgebildetes Metallisierungsmuster zur Verbindung der Leitungen mit der Grundplatte durch Bonden.
DE19813123844 1980-07-02 1981-06-16 Bauanordnung fuer halbleiterbauelemente Withdrawn DE3123844A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US16545780A 1980-07-02 1980-07-02

Publications (1)

Publication Number Publication Date
DE3123844A1 true DE3123844A1 (de) 1982-04-08

Family

ID=22598970

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19813123844 Withdrawn DE3123844A1 (de) 1980-07-02 1981-06-16 Bauanordnung fuer halbleiterbauelemente

Country Status (6)

Country Link
JP (1) JPS5745263A (de)
DE (1) DE3123844A1 (de)
FR (1) FR2486307A1 (de)
GB (1) GB2079534A (de)
IT (1) IT8167917A0 (de)
NL (1) NL8102871A (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3380082D1 (en) * 1982-10-21 1989-07-20 Abbott Lab A method of establishing electrical connections at a semiconductor device
US4547795A (en) * 1983-03-24 1985-10-15 Bourns, Inc. Leadless chip carrier with frangible shorting bars
JPS6263455A (ja) * 1985-09-13 1987-03-20 Hitachi Cable Ltd リ−ドフレ−ムの製造方法
JPS6422043U (de) * 1987-07-30 1989-02-03
US4987475A (en) * 1988-02-29 1991-01-22 Digital Equipment Corporation Alignment of leads for ceramic integrated circuit packages
JPH02501179A (ja) * 1988-02-29 1990-04-19 ディジタル　イクイプメント　コーポレーション セラミック集積回路パッケージのリードを整列するシステム
FR2750798B1 (fr) * 1996-07-02 1998-11-06 Sgs Thomson Microelectronics Boitier a faible cout pour circuits integres fabriques en petite quantite

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1288982A (de) * 1968-11-06 1972-09-13
US3550766A (en) * 1969-03-03 1970-12-29 David Nixen Flat electronic package assembly
GB1258870A (de) * 1969-09-29 1971-12-30
US3760090A (en) * 1971-08-19 1973-09-18 Globe Union Inc Electronic circuit package and method for making same

Also Published As

Publication number Publication date
NL8102871A (nl) 1982-02-01
FR2486307A1 (fr) 1982-01-08
IT8167917A0 (it) 1981-07-01
JPS5745263A (en) 1982-03-15
GB2079534A (en) 1982-01-20

Similar Documents

Publication Publication Date Title
DE10295972B4 (de) Nicht in einer Form hergestellte Packung für eine Halbleiteranordnung und Verfahren zur Herstellung
DE102007017831B4 (de) Halbleitermodul und ein Verfahren zur Herstellung eines Halbleitermoduls
DE3686457T2 (de) Verfahren zum herstellen eines halbleiterapparates mit zwei halbleiteranordnungen.
DE69938582T2 (de) Halbleiterbauelement, seine herstellung, leiterplatte und elektronischer apparat
DE19781558B4 (de) Schaltungskomponente für ein IC-Gehäuse und Verfahren zu deren Herstellung
DE69334180T2 (de) Verfahren zur herstellung eines halbleiterbauelements mit mindestens einem chip und entsprechendes bauelement.
DE2334427A1 (de) Baugruppe fuer ein lsi-plaettchen und herstellungsverfahren
DE102015102866A1 (de) Elektrischer Anschlusskontakt für ein keramisches Bauelement, keramisches Bauelement und Bauelementanordnung
DE19811870B4 (de) Thermistorelement
DE10033977A1 (de) Zwischenverbindungsstruktur zum Einsatz von Halbleiterchips auf Schichtträgern
DE3428881A1 (de) Verfahren zum herstellen einer integrierten schaltungsvorrichtung
DE3511722A1 (de) Elektromechanische baugruppe fuer integrierte schaltkreismatrizen
DE1956501C3 (de) Integrierte Schaltungsanordnung
DE4133598C2 (de) Anordnung mit einem auf einem Substrat oberflächenmontierten Chip mit einer integrierten Schaltung und Verfahren zu seiner Herstellung
DE3123844A1 (de) Bauanordnung fuer halbleiterbauelemente
EP1286144B1 (de) Verfahren zur Herstellung einer Hybriden Hochtemperaturerfassungseinrichtung
DE3635375C2 (de)
DE1213922C2 (de) Verfahren zur Herstellung einer leicht benetzbaren Metallschicht auf einer keramischen Unterlage fuer Halbleiterbauelemente
DE10110151B4 (de) Verdrahtungssubstrat, Verfahren zum Herstellen desselben und elektronische Vorrichtung, die dasselbe verwendet
DE19814388B4 (de) Thermistorelemente mit Erhöhungen für eine Oberflächenbefestigung
DE3930858C2 (de) Modulaufbau
DE2615758A1 (de) Verfahren zur herstellung einer anordnung fuer das packen monolithisch integrierter schaltungen
DE19830158C2 (de) Zwischenträgersubstrat mit hoher Verdrahtungsdichte für elektronische Bauelemente
DE2249209A1 (de) Leiterrahmen zur verwendung in gehaeusen fuer halbleiterbauelemente
DE3545560A1 (de) Elektrischer druckpassungssockel fuer eine direkte verbindung mit einem halbleiterchip

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee