JPH02501179A - セラミック集積回路パッケージのリードを整列するシステム - Google Patents
セラミック集積回路パッケージのリードを整列するシステムInfo
- Publication number
- JPH02501179A JPH02501179A JP50331189A JP50331189A JPH02501179A JP H02501179 A JPH02501179 A JP H02501179A JP 50331189 A JP50331189 A JP 50331189A JP 50331189 A JP50331189 A JP 50331189A JP H02501179 A JPH02501179 A JP H02501179A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- leads
- package
- lead frame
- aligned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。
Description
【発明の詳細な説明】
セラミック集積回路パッケージの
リードを整列するシステム
31戸鉱汰I一
本発明は、セラミックの集積回路(以下ICという)パッケージの接続パッドに
リードをろう付けする間にこれらのリードを整列することに係る。
友丘皮帆
リードなしICパッケージのろう付はパッドにろう付けされるべきリードは、リ
ードがフレーム平面内を内方に突出しているリードフレームにより、ろう付はパ
ッド上に配置されてそれにろう付けされる。このようなリードの片持梁構成では
、ろう付はパッドに取り付けられるべきリードの端において土0゜005インチ
という位置設定裕度を改善することが困難である。
セラミックパッケージにおいて細かいピッチでリードを接続する場合には、接続
部における位置設定裕度が±0.002インチであるのが望ましい。これを達成
するために1つの方法が提案されているが、このような方法は、比較的経費がか
かる上に。
全く効果的なものではなく、このようにリードピッチの小さいパッケージにおけ
るろう付はパッドの間隔が中心から中心までで0.025インチしかないことか
ら考えると非常に複雑なものとなる。別の公知の提案においては、全てのリード
をそれらの先端において結合するスナップ式取外しの結合バーが取り上げられて
いる。ろう付はパッドにおいては、この結合バーがセラミックパッケージの上に
延びてろう付は後にパチンとはずされる。各リードは、結合バーとの接続部にお
いて縮径されていて、結合バーを容易にパチンと外せるようになっている。この
構成の欠点は、この結合バーにより、ろう付はパッドにろう付けするために露出
されたままとなるリード片が2つしかないことであり、リードの端は、結合バー
に接続されるために、ろう付は接合部の部分を形成することができない、更に、
この構成取り扱い及びスペース利用の問題を招く、更に、この結合バーの考え方
では、結合バーを取り去るために特殊な取り扱いが必要とされると共に、結合バ
ーがセラミックパッケージを越えて延びるような形状にしてこれを容易に取り外
せるようにしなければならないためにリードフレームを製造するという付加的な
段階も必要とされる。又、結合バーを取り除くという上記の特殊な取り扱いにも
、付加的な段階が含まれることになる。
リードを接続するのにリードフレームが使用され、リードがモールドされたプラ
スチックパッケージを通して延びてそこに収容されたチップまで延び、リードフ
レームの平面内でリードを相互接続するためのダムバーを使用し、これがパッケ
ージの射出成形中にプラスチックの流れを制限するダムとして働くようなプラス
チックICパッケージの製造方法が知られている。
これは、2つのモールド半部分がそれらの間の開口を通して突出するリードと互
いにクランプされ、リードとモールド半部分との間にギャップを残すようにし、
モールド中にこれらのギャップを通してプラスチックを射出できるようにするた
めに必要とされる。上記のダムバーは、これによって著しいプラスチックの流れ
が生じないようにする0次いで、ダムバーは、パンチ操作によって取り除かれ、
パッケージから突出する少量の射出プラスチックも取り除かれる。
21B欠股1一
本発明の目的は、ピッチの細かいセラミックICパッケージのろう付はパッドに
リードがろう付けされる間にリードの端間に所望の位置設定裕度を与えると共に
、このろう付けによって生じる熱の放熱性を向上することのできる改良されたリ
ード整列システムを提供することである。
本発明の1つの特徴によれば、セラミックのICパッケージにリードを取り付け
る間にこれらリードの整列及び揃え状態を定めるための整列システムにおいて、
リードフレームと、このリードフレームに支持されてこのリードフレームから内
方にリード終端接続部まで延びる複数のリードとを具備し、上記のリード終端接
続部は、これを上記ICパッケージ上のリード取り付は点と整列させてそこに取
り付けるように配置されており、更に、上記リードを上記終端接続部と上記リー
ドフレームとの間でその終端接続部の付近において相互接続するウェブバーとを
具備することを特徴とする整列システムが提供される。
本発明の第2の特徴によれば、セラミックのICパッケージにリードを取り付け
る間にこれらリードの整列及び揃え状態を定めるための整列システムに組み合わ
されるセラミックICパッケージにおいて、リードフレームと、このリードフレ
ームに支持されてこのリードフレームから内方にリード終端接続部まで延びる複
数のリードとを具備し、上記リード終端接続部は。
これを上記ICパッケージ上のリード取り付は点と整列させてそこに取り付ける
ように配置されており、更に、上記リードを上記終端接続部と上記リードフレー
ムとの間でその終端接続部の付近において相互接続するウェブバーとを具備し、
上記リード終端接続部が上記取り付は点に取り付けられることを特徴とするセラ
ミックICパッケージが提供される。
本発明の第3の特徴によれば、リードフレームにより支持されたリードのリード
終端接続部と、セラミックICパッケージ上の取り付は点との所望の整列及び揃
えを与える方法において、上記リードを上記終端接続部と上記リードフレームと
の間でその終端接続部の付近において相互接続し、上記終端接続部を上記取り付
は点と整列及び揃えるようにもっていき、このように整列及び揃えられている間
に、上記リード終端接続部を上記取り付は点に取り付け、そしてその後、上記相
互接続部を取り除くという段階を具備することを特徴とする方法が提供される。
本発明の第4の特徴によれば、前記の方法によって形成された製品が提供される
。
本発明は、ピッチの細かいセラミックICパッケージのろう付はパッドにろう付
けするためのリード端の位置設定裕度を向上する。これにより、パッケージに対
するリードの、そして隣接するリード同志の整列状態を改善することができる。
このようにろう付は点におけるリードの整列状態の改善により、出来上がった装
置を表面取り付けする際にプリント回路板の界面における真の位置設定即ちリー
ドの整列状態が改善されることになる。更に、ウェブバー構成体は、ろう付はプ
ロセスによって発生された熱の放熱性を高めると共に、冷却中のそりを減少する
6本発明は、好ましくは、フレーム、リード及びウェブバーが一体的である平ら
なリードフレーム構造を用いてこれらの改善を果たす、これにより、経済的に製
造され、簡単で、非常に効果的な構成体が提供される。
図面の簡単な説明
第1図は1本発明によりリードフレーム及びウェブバーを細かいリードピッチセ
ラミックICパッケージにろう付けした後の平面図、
第2図は、第1図に示したリードフレームの1つの隅の拡大図、そして
第3図は、第2図の3−311Aに沿った断面図である。
寒胤匹
以下、添付図面を参照して本発明の好ましい実施例を詳細に説明する。
添付図面を参照すると、平面が方形の細かいリードピッチのセラミックICパッ
ケージ1は、その面2上のその4つの縁の各々の付近に一列のパッド3を支持し
ている。これらろう付はパッドは、中心間隔が0.025インチ上0.002イ
ンチで均一に離間されている。パッケージ1内で、これらろう付はパッドは、該
パッケージに収容されるIC9に適するように、接続部8(第3図)によって接
続される。複数のり−ド4は、ろう付はパッドで終っていてこれらパッドにろう
付けされ、各リードは側面と端の両方においてその終端部にろう付けされる。
パッケージ1の4つの辺の各々に関連したり−ド4は、互いに平行で、1つの平
面内に存在し、そしてパッケージの関連する辺に直角に延びる。これらのリード
は、ワシントンエレクトリックコーポレーションによりN0VORという商標で
市販されているような金又はニッケルメッキの鉄−ニッケルーコバルト合金であ
るのが好ましい、これらのリードは、その外端、即ちろう付はパッドにろう付け
される端とは離れた端において、リード4の平面に存在するリードフレーム5に
よって支持される。このフレーム5は、パッケージlの全ての4辺から出る全て
のリードを一緒に接続し、ろう付はパッドへのろう付けを含む組み立て中にリー
ドを接続し且つ支持する。パッケージ1の4つの辺に隣接して、リード4及びリ
ードフレーム5の平面内に存在するウェブバー6は全てのリードを相互接続する
。このウェブバーは、パッケージの各辺に1つづつの4つの部分より成り。
これら4つのウェブバ一部分は、パッケージlの隅において接合されている。リ
ードフレーム5、リード4及びウェブバー6は一体的であり、そして典型的には
、セラミックパッケージの製造プロセスとは完全に別の段階としてエツチングす
ることにより形成される。この一体向な構造体を製造する方法は当業者によく知
られている。
リードフレームはろう付はパッドからおよそ0.285インチ離間されており、
一方、ウェブバー6はろう付は点からおよそ0.060インチ腫間され、これに
より、ろう付はパッドに対するリード4の端子内端の整列及び揃え状態が改善さ
れる。
ろう付は操作の準備として、リード4.リードフレーム5及びウェブバー6より
成る一体的な構造体は、ろう付はパッドと整列及び揃え状態にされそしてその整
列状態に保たれ、この間に、リード4の端子内端は、800ないし1000℃の
炉温度でセラミックパッケージlのろう付はパッドにろう付けされる。
ろう付けがなされた後に、ウェブバーはパンチ切断ツールを使用して機械的に取
り除かれる。切断ツールは、リードフレーム5内のツール穴7によりウェブバー
を正確に取り除くためにリードと整列される。それに続いて、リードがリードフ
レームから切断されそして組み立て中にそれらが整列する平面から変形されて、
かもめの翼の形態にされ、パッケージ1をプリント回路板に容易に表面取り付け
できるようにされる。
セラミックICパッケージの表面取り付けは、プリント回路板上のランドに対し
上記整形されたリードを半田付けのために正確に整列及び揃えることによって容
易に行なえるようにされる。ランドに対してリードが正確に配置されることによ
り、表面取り付けの成功率が増大し、ひいては、プリント回路板組立体の収率も
増大される。リードの整形後に本発明によって与えられるリード同志の厳密な裕
度どり(真の位置設定)は、プリント回路板上の整列及び揃え条件を満たすのに
必要不可欠なものである。
ウェブバー6を用いる本発明以前の技術では、あるリードと次のリードとの関係
は、0.25インチ±0.005インチであった。ウェブバー6をろう付はパッ
ドからおよそ0.6.0インチ離して配置した状態では、0.025インチ±0
.002インチという非常に望ましいそして厳密な裕度が可能である。
ろう付は点でのリードの位置設定が改善されることにより、外側のウェブバーを
取り去りそしてプリント回路板に取り付けるようにリードを整形するときにリー
ドに端に厳密な裕度が得られることになる。
国際調査報告
国際調査報告
LIS 890り727
SA 27376
Claims (10)
- 1.セラミフクのICパッケージにリードを取り付ける間にこれらリードの整列 及び揃え状態を定めるための整列システムにおいて、リードフレーム(5)と、 このリードフレームに支持されてこのリードフレームから内方にリード終端接続 部まで延びる複数のリード(4)とを具備し、上記のリード終端接続部は、これ を上記ICパッケージ(1)上のリード取り付け点(3)と整列させてそこに取 り付けるように配置されており、更に、上記リードを上記終端接続部と上記リー ドフレームとの間でその終端接続部の付近において相互接続するウェブバー(6 )を具備することを特徴とする整列システム。
- 2.上記リードフレーム、上記リード及び上記ウェブバーは一体的な平面構造で あり、上記リードフレーム(5)は、好ましくは、長方形であって、複数のリー ド(4)を有し、これらのリードは、上記リードフレーム(5)の4つの辺の各 々から互いに平行に延びていて.長方形の上記パッケージ(1)の4つの辺の各 々にあるリード取り付け点(3)と各々整列及び揃えるようにされる請求項1に 記載の整列システム。
- 3.上記取り付け点はろう付けパッド(3)でありそして上記システムは、ろう 付けによって取り付けがなされる間に上記リード終端部を上記パッドと整列及び 揃えるためのものである請求項2に記載の整列システム。
- 4.上記ウェブバー(6)は上記ろう付けパッド(3)からおよそ0.060イ ンチ離間された請求項3に記載の整列システム。
- 5.上記複数のリードの各々に関連したウェブバー(6)は、上記リード(4) を上記取リ付け点に取り付ける間に上記パッケージ(1)を取り巻くために長方 形のウェブバーフレームを形成するよう接合される請求項2に記載の整列システ ム。
- 6.セラミックのICパッケージにリードを取り付ける間にこれらリードの整列 及び揃え状態を定めるための整列システムに組み合わされるセラミックICパッ ケージにおいて、リードフレーム(5)と、このリードフレームに支持されてこ のリードフレームから内方にリード終端接続部まで延びる複数のリード(4)と を具備し、上記リード終端接続部は、これを上記ICパッケージ(1)上のリー ド取り付け点(3)と整列させてそこに取り付けるように配置されており、更に 、上記リード(4)を上記終端接続部と上記リードフレーム(5)との間でその 終端接続部の付近において相互接続するウェブバー(6)とを具備し、上記リー ド終端部が上記取り付け点に取り付けられることを特徴とするセラミックICパ ッケージ。
- 7.上記リードフレーム、上記リード及び上記ウェブバーは一体的な平面構造で あり、上記リードフレーム(5)は、好ましくは、長方形であって、複数のリー ド(4)を有し、これらのリードは、上記リードフレームの4つの辺の各々から 互いに平行に延びていて、長方形の上記パッケージ(1)の4つの辺の各々にあ るリード取り付け点(3)と各々整列及び揃えるようにされる請求項6に記載の セラミックICパッケージ。
- 8.リードフレームにより支持されたリードのリード終端接続部と、セラミック ICパッケージ上の取り付け点との所望の整列及び揃えを与える方法において、 上記リードを上記終端接続部と上記リードフレームとの間でその終端接続部の付 近において相互接続し、上記終端接続部を上記取り付け点と整列及び揃えるよう にもっていき、このように整列及び揃えられている間に、好ましくはろう付けに より、上記リード終端接続部を上記取り付け点に取り付け、そしてその後、好ま しくはパンチ操作によって、上記相互接続部を取り除くという段階を具備するこ とを特徴とする方法。
- 9.上記取り付けに続いてリードフレームを取り除く段階を備えた請求項8に記 載の方法。
- 10.上記取り付けに続いてプリント回路板上の取り付け点と整列及び揃えるよ うにリードを整形する段階を備えた請求項8に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16191488A | 1988-02-29 | 1988-02-29 | |
US161,914 | 1988-02-29 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02501179A true JPH02501179A (ja) | 1990-04-19 |
Family
ID=22583341
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP50331189A Pending JPH02501179A (ja) | 1988-02-29 | 1989-02-22 | セラミック集積回路パッケージのリードを整列するシステム |
Country Status (4)
Country | Link |
---|---|
EP (1) | EP0357759A1 (ja) |
JP (1) | JPH02501179A (ja) |
CA (1) | CA1292326C (ja) |
WO (1) | WO1989008324A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1998030072A1 (en) * | 1996-12-30 | 1998-07-09 | Derochemont L Pierre Doing Bus | Ceramic composite wiring structures for semiconductor devices and method of manufacture |
US6323549B1 (en) | 1996-08-29 | 2001-11-27 | L. Pierre deRochemont | Ceramic composite wiring structures for semiconductor devices and method of manufacture |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS613434A (ja) * | 1984-06-15 | 1986-01-09 | Ricoh Co Ltd | 半導体装置の製造方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4289922A (en) * | 1979-09-04 | 1981-09-15 | Plessey Incorporated | Integrated circuit package and lead frame |
GB2079534A (en) * | 1980-07-02 | 1982-01-20 | Fairchild Camera Instr Co | Package for semiconductor devices |
US4626478A (en) * | 1984-03-22 | 1986-12-02 | Unitrode Corporation | Electronic circuit device components having integral spacers providing uniform thickness bonding film |
-
1989
- 1989-02-22 JP JP50331189A patent/JPH02501179A/ja active Pending
- 1989-02-22 EP EP19890903582 patent/EP0357759A1/en not_active Ceased
- 1989-02-22 WO PCT/US1989/000727 patent/WO1989008324A1/en not_active Application Discontinuation
- 1989-02-27 CA CA000592906A patent/CA1292326C/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS613434A (ja) * | 1984-06-15 | 1986-01-09 | Ricoh Co Ltd | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
WO1989008324A1 (en) | 1989-09-08 |
CA1292326C (en) | 1991-11-19 |
EP0357759A1 (en) | 1990-03-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4987475A (en) | Alignment of leads for ceramic integrated circuit packages | |
JP2533511B2 (ja) | 電子部品の接続構造とその製造方法 | |
US5484964A (en) | Surface mounting pin grid arrays | |
JPS6376314A (ja) | 複合型回路部品及びその製造方法 | |
JPH0563020B2 (ja) | ||
KR101321190B1 (ko) | Mosfet bga용 절곡 프레임 캐리어 | |
US6617200B2 (en) | System and method for fabricating a semiconductor device | |
JPH041501B2 (ja) | ||
JP2954110B2 (ja) | Csp型半導体装置及びその製造方法 | |
JPH02501179A (ja) | セラミック集積回路パッケージのリードを整列するシステム | |
JP2527562Y2 (ja) | 基板接続構造 | |
JPH04280696A (ja) | 高集積半導体装置 | |
JPH06252326A (ja) | 多端子部品、配線基板、多端子部品の実装構造 | |
JPH01120856A (ja) | リードフレーム | |
JP2549996B2 (ja) | リードフレームおよびこれを用いた集積回路パッケージの製造方法 | |
JP2529171B2 (ja) | 半導体チップの保持と該半導体チップのリ―ドフレ―ムのリ―ドへのボンディングをするための汎用リ―ドフレ―ムキャリアとインサ―ト | |
JP3451516B2 (ja) | 電子部品およびその製造方法並びにろう付け方法 | |
JPH023266Y2 (ja) | ||
JPS5917855B2 (ja) | 半導体支持体および半導体支持体を用いた半導体装置の製造方法 | |
JP2536568B2 (ja) | リ―ドフレ―ム | |
JPH0442934Y2 (ja) | ||
JP2944591B2 (ja) | 半導体装置およびその製造方法 | |
JP2707744B2 (ja) | フィルムキャリアを用いた半導体素子の実装方法 | |
JPS602777B2 (ja) | 電子装置用リ−ドフレ−ム | |
JPS63160262A (ja) | リ−ドフレ−ムおよびそれを用いた半導体装置 |