JP2707744B2 - フィルムキャリアを用いた半導体素子の実装方法 - Google Patents
フィルムキャリアを用いた半導体素子の実装方法Info
- Publication number
- JP2707744B2 JP2707744B2 JP1187867A JP18786789A JP2707744B2 JP 2707744 B2 JP2707744 B2 JP 2707744B2 JP 1187867 A JP1187867 A JP 1187867A JP 18786789 A JP18786789 A JP 18786789A JP 2707744 B2 JP2707744 B2 JP 2707744B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- film carrier
- lead
- leads
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は半導体フィルムキャリアを使用した半導体素
子の実装方法に関するものである。
子の実装方法に関するものである。
従来の技術 近年、ICチップ等、高密度多端子を有する半導体素子
を高い信頼性で配線基板上に接続する手段として、フィ
ルムキャリアを用いたフィルムキャリア方式がきわめて
優れた接続手段として採用され、例えば、液晶パネル，
サーマルヘッド，電卓等の半導体素子の実装手段として
広く用いられている。
を高い信頼性で配線基板上に接続する手段として、フィ
ルムキャリアを用いたフィルムキャリア方式がきわめて
優れた接続手段として採用され、例えば、液晶パネル，
サーマルヘッド，電卓等の半導体素子の実装手段として
広く用いられている。
第３図a,bはフィルムキャリアの一例を説明するため
の拡大平面図、および、その断面図である。同図に於
て、１は優れた耐熱性を有する厚さ約125μｍ程度のポ
リイミドフィルムを35mm幅のテープ状に切断して形成さ
れたポリイミドテープであり、このテープ１の両端部長
方向には多数個のスプロケットホール２がプレス成形に
より所定間隔離間して形成されている。この場合、この
ホール２は、リールに巻き取る際のガイドとして用いら
れる。また、このテープ２の中央部には、プレス成形に
より半導体素子を装着する所定形状の窓３、また、窓３
の周囲には、アウターリード装着用の窓４が形成され、
さらにこのテープ１の上面に、上記窓４を橋絡し、か
つ、先端が、上記窓３に突出したリード５が接着剤によ
り接合されている。このリード５は、厚さ約35μｍ程度
のCu箔上に、Snの無電解メッキが施されたものである。
の拡大平面図、および、その断面図である。同図に於
て、１は優れた耐熱性を有する厚さ約125μｍ程度のポ
リイミドフィルムを35mm幅のテープ状に切断して形成さ
れたポリイミドテープであり、このテープ１の両端部長
方向には多数個のスプロケットホール２がプレス成形に
より所定間隔離間して形成されている。この場合、この
ホール２は、リールに巻き取る際のガイドとして用いら
れる。また、このテープ２の中央部には、プレス成形に
より半導体素子を装着する所定形状の窓３、また、窓３
の周囲には、アウターリード装着用の窓４が形成され、
さらにこのテープ１の上面に、上記窓４を橋絡し、か
つ、先端が、上記窓３に突出したリード５が接着剤によ
り接合されている。このリード５は、厚さ約35μｍ程度
のCu箔上に、Snの無電解メッキが施されたものである。
このように構成されたフィルムキャリアは、テープ１
の窓３から突出した各リード５の先端部5bと点線で示す
半導体素子のAuバンプとの位置を合わせておき、図示し
ないボンディングツールをリード５の先端部5b上におろ
して圧力をかけ、さらに同時に加熱を行うと、Au−Sn合
金が生成された半導体素子がテープ１にボンディングさ
れ、ツールを取り除いた後、ボンディングされた半導体
素子がテープ１とともに拾い上げられて半導体素子がテ
ープに実装されることになる。
の窓３から突出した各リード５の先端部5bと点線で示す
半導体素子のAuバンプとの位置を合わせておき、図示し
ないボンディングツールをリード５の先端部5b上におろ
して圧力をかけ、さらに同時に加熱を行うと、Au−Sn合
金が生成された半導体素子がテープ１にボンディングさ
れ、ツールを取り除いた後、ボンディングされた半導体
素子がテープ１とともに拾い上げられて半導体素子がテ
ープに実装されることになる。
その後テープ上に実装された半導体素子は、保護樹脂
を塗布され、硬化が行われる。
を塗布され、硬化が行われる。
樹脂硬化の終了した半導体素子は、リード５の他端に
形成されたテストパッド5aに針を立てられ、半導体素子
の動作検査が行われる。前記検査により良品と判断され
た半導体素子は、窓４の部分において半導体素子とアウ
ターリード部を含めたモジュールとしてテープ１から打
ち抜かれる。
形成されたテストパッド5aに針を立てられ、半導体素子
の動作検査が行われる。前記検査により良品と判断され
た半導体素子は、窓４の部分において半導体素子とアウ
ターリード部を含めたモジュールとしてテープ１から打
ち抜かれる。
打ち抜かれた前記モジュールは、最終的にプリント基
板などにアウターリード部が半田付け法などにより接続
される。
板などにアウターリード部が半田付け法などにより接続
される。
発明が解決しようとする課題 しかしながら上記構成によるフィルムキャリアに於て
は、テープキャリア打ち抜きの工程が必要であると共
に、テープキャリア打ち抜き用金型は非常に高価なもの
であり一品種の半導体素子に対し一組の金型が必要であ
る。
は、テープキャリア打ち抜きの工程が必要であると共
に、テープキャリア打ち抜き用金型は非常に高価なもの
であり一品種の半導体素子に対し一組の金型が必要であ
る。
少品種大量生産の場合はよいが、ASICのように多品種
を生産する場合には高価な金型が品種毎に必要となり、
価格の上昇を引き起こす原因となっていた。
を生産する場合には高価な金型が品種毎に必要となり、
価格の上昇を引き起こす原因となっていた。
課題を解決するための手段 本発明のフィルムキャリアを用いた半導体素子の実装
方法は、リードを窓部に突出させて設けると共に、この
リードの突出部の根元部に他の部分より機械的強度の弱
い破断部を設け、キャリア上に半導体素子が固定されて
いる状態でプリント配線板との接合工程に移行し、接続
時にこの破断部から切断して端子部を形成することによ
って、特に、キャリアから半導体素子を打ち抜く工程を
設けることもなく、信頼性の高い接続を可能にするもの
である。
方法は、リードを窓部に突出させて設けると共に、この
リードの突出部の根元部に他の部分より機械的強度の弱
い破断部を設け、キャリア上に半導体素子が固定されて
いる状態でプリント配線板との接合工程に移行し、接続
時にこの破断部から切断して端子部を形成することによ
って、特に、キャリアから半導体素子を打ち抜く工程を
設けることもなく、信頼性の高い接続を可能にするもの
である。
作用 上記構成によれば、リードの根元部にそれぞれ破断部
が形成されているため、必要時に容易にこの破断部で切
断でき、キャリアより半導体素子を離反することができ
るものであり、従って、従来のようにキャリア上に実装
された半導体素子を打ち抜き用金型を使用して打ち抜
き、その打ち抜かれた個々のモジュールとしてプリント
配線基板に実装する必要もなく、キャリア上に半導体素
子が固定されている状態でプリント配線基板への接合工
程に移行し、その接合工程において、前記破断部で切り
離すことができるものである。
が形成されているため、必要時に容易にこの破断部で切
断でき、キャリアより半導体素子を離反することができ
るものであり、従って、従来のようにキャリア上に実装
された半導体素子を打ち抜き用金型を使用して打ち抜
き、その打ち抜かれた個々のモジュールとしてプリント
配線基板に実装する必要もなく、キャリア上に半導体素
子が固定されている状態でプリント配線基板への接合工
程に移行し、その接合工程において、前記破断部で切り
離すことができるものである。
実施例 以下実施例を用いて本発明を詳細に説明する。第１図
ａは本発明に使用されるフィルムキャリアの一実施例を
説明するための拡大平面図、ｂは同Ａ−Ａ線における断
面図、第２図a,b,cは本発明による各実施例の窓部拡大
平面図であり、第４図と同記号は同一名称となるのでそ
の説明は省略する。これらの図において、テープ１に設
けられた窓３には、その各端より突出するように多数本
のリード５が配置されている。かつこの窓３に突出され
た多数本のリード５の根元には、第２図ａに拡大図を示
すようにリード５の両側に一対の半円形状の切り欠き部
5dがそれぞれ形成されている。そして、この切り欠き部
5d部分はそのリード幅が所定のリード幅よりも約1/2程
度小さく形成され、断面積が小さくなるので、押圧等に
より容易に破断可能な形状に形成されている。また、こ
の切り欠き部5dは各リード５においてほぼ同一直線上に
並設され、これら各リード５の先端部には、従来と同様
な手法により半導体素子が実装固着される。
ａは本発明に使用されるフィルムキャリアの一実施例を
説明するための拡大平面図、ｂは同Ａ−Ａ線における断
面図、第２図a,b,cは本発明による各実施例の窓部拡大
平面図であり、第４図と同記号は同一名称となるのでそ
の説明は省略する。これらの図において、テープ１に設
けられた窓３には、その各端より突出するように多数本
のリード５が配置されている。かつこの窓３に突出され
た多数本のリード５の根元には、第２図ａに拡大図を示
すようにリード５の両側に一対の半円形状の切り欠き部
5dがそれぞれ形成されている。そして、この切り欠き部
5d部分はそのリード幅が所定のリード幅よりも約1/2程
度小さく形成され、断面積が小さくなるので、押圧等に
より容易に破断可能な形状に形成されている。また、こ
の切り欠き部5dは各リード５においてほぼ同一直線上に
並設され、これら各リード５の先端部には、従来と同様
な手法により半導体素子が実装固着される。
このような構成によれば、テープ１に実装された半導
体素子を配線基板に実装する際、テープ１上に実装され
た半導体素子を、マウントすべきプリント配線基板上の
所定の位置に、そのプリント配線基板との間に若干の間
隔をもって配置し、しかる後にリード５を加熱ツールに
より押圧加熱することによって、そのリード５をプリン
ト配線基板上に接合する。その接合時に前記ツールによ
る押圧力により、切り欠き部5dを同時に破断させながら
接続が終了されるので、打ち抜き工程が不必要となり、
高価な金型を使用することもなくなり、かつテープ状態
で連続生産が可能なことから、生産性も向上する。
体素子を配線基板に実装する際、テープ１上に実装され
た半導体素子を、マウントすべきプリント配線基板上の
所定の位置に、そのプリント配線基板との間に若干の間
隔をもって配置し、しかる後にリード５を加熱ツールに
より押圧加熱することによって、そのリード５をプリン
ト配線基板上に接合する。その接合時に前記ツールによ
る押圧力により、切り欠き部5dを同時に破断させながら
接続が終了されるので、打ち抜き工程が不必要となり、
高価な金型を使用することもなくなり、かつテープ状態
で連続生産が可能なことから、生産性も向上する。
また、テープ１上に実装された半導体素子のリード
を、プリント配線基板に接合した後に、テープ１を移動
せしめて前記切り欠き部5dにおいて、半導体素子とテー
プとを切り放してもよいものである。
を、プリント配線基板に接合した後に、テープ１を移動
せしめて前記切り欠き部5dにおいて、半導体素子とテー
プとを切り放してもよいものである。
第２図b,cは、本発明に使用されるフィルムキャリア
の他の実施例を説明するための拡大平面図であり、第２
図ａと異なる点は、まず第２図ｂでは、各リード５の根
元のほぼ中央部に窄孔部5eがそれぞれ形成され、この部
分の断面積を小さくさせ、押圧力等により容易に破断可
能な断面僅少部が形成されている。また、第２図ｃでは
各リード５の根元に切り欠き部5fをそれぞれ形成し、こ
の部分の断面積を小さくさせ、押圧力等により容易に破
断可能な断面僅少部が形成されている。このような構成
においても前述とまったく同様な効果が得られる。
の他の実施例を説明するための拡大平面図であり、第２
図ａと異なる点は、まず第２図ｂでは、各リード５の根
元のほぼ中央部に窄孔部5eがそれぞれ形成され、この部
分の断面積を小さくさせ、押圧力等により容易に破断可
能な断面僅少部が形成されている。また、第２図ｃでは
各リード５の根元に切り欠き部5fをそれぞれ形成し、こ
の部分の断面積を小さくさせ、押圧力等により容易に破
断可能な断面僅少部が形成されている。このような構成
においても前述とまったく同様な効果が得られる。
なお、上記実施例において、断面僅少部としてリード
の幅を狭くすることによって断面積を小さくさせた場合
について説明したが、本発明はこれに限定されるもので
はなく、この部分のリードの箔厚を薄くすることによっ
て断面積を小さくさせても前述と同様の効果が得られ
る。
の幅を狭くすることによって断面積を小さくさせた場合
について説明したが、本発明はこれに限定されるもので
はなく、この部分のリードの箔厚を薄くすることによっ
て断面積を小さくさせても前述と同様の効果が得られ
る。
すなわち、リードの根元部に他の部分より機械的強度
の弱い部分を形成すればよいことである。
の弱い部分を形成すればよいことである。
また、この両者を併用することによっても同様の効果
が得られることは勿論である。
が得られることは勿論である。
発明の効果 以上説明したように本発明のフィルムキャリアを用い
た半導体素子の実装方法によれば、リードの所定位置に
機械的強度の弱い破断部を設け、フィルムキャリア上の
半導体素子を一つ一つ切り離してからプリント配線基板
に接合するのではなく、フィルムキャリア上に半導体素
子が固定された状態でプリント配線基板との接合工程に
移行するものであり、その接合工程において、前記破断
部で切り離すことにより、打ち抜き工程をなくし連続生
産性が高く、かつ、フィルムキャリア状態での半導体素
子の管理が可能となり、在庫、製造工程などの管理の効
率を大幅に向上することが出来る実装方法が得られる。
た半導体素子の実装方法によれば、リードの所定位置に
機械的強度の弱い破断部を設け、フィルムキャリア上の
半導体素子を一つ一つ切り離してからプリント配線基板
に接合するのではなく、フィルムキャリア上に半導体素
子が固定された状態でプリント配線基板との接合工程に
移行するものであり、その接合工程において、前記破断
部で切り離すことにより、打ち抜き工程をなくし連続生
産性が高く、かつ、フィルムキャリア状態での半導体素
子の管理が可能となり、在庫、製造工程などの管理の効
率を大幅に向上することが出来る実装方法が得られる。
第１図a,bは本発明のフィルムキャリアを用いた半導体
素子の実装方法に使用されるフィルムキャリアの一実施
例を示す平面図および断面図、第２図a,b,cはそれぞれ
本発明に使用されるフィルムキャリアの実施例を示す要
部拡大平面図、第３図a,bは従来のフィルムキャリアを
示す平面図および断面図である。 １……テープ、２……スプロケットホール、３……窓、
４……アウターリードホール、５……リード、5d……切
り欠き部、5e……窄孔部、5f……切り欠き部。
素子の実装方法に使用されるフィルムキャリアの一実施
例を示す平面図および断面図、第２図a,b,cはそれぞれ
本発明に使用されるフィルムキャリアの実施例を示す要
部拡大平面図、第３図a,bは従来のフィルムキャリアを
示す平面図および断面図である。 １……テープ、２……スプロケットホール、３……窓、
４……アウターリードホール、５……リード、5d……切
り欠き部、5e……窄孔部、5f……切り欠き部。
Claims (2)
- 【請求項１】耐熱性フィルムに形成された窓部に、一端
が突出するように複数のリードが固定され、その各リー
ドの先端部に半導体素子が電気的に接合されると共に、
前記窓部より突出された各リードの根元にそれぞれ他の
部分より機械的強度の弱い部分が形成されたフィルムキ
ャリアを用いた半導体素子の実装方法において、前記半
導体素子を接合すべきプリント配線基板の所定の箇所に
位置するように配置し、前記半導体素子に接合されたリ
ードをそれぞれプリント配線基板に接合し、その接合後
に前記フィルムキャリアを移動せしめて前記機械的強度
の弱いリード部分において半導体素子を前記フィルムキ
ャリアより離反せしめることを特徴とするフィルムキャ
リアを用いた半導体素子の実装方法。 - 【請求項２】耐熱性フィルムに形成された窓部に、一端
が突出するように複数のリードが固定され、その各リー
ドの先端部に半導体素子が電気的に接合されると共に、
前記窓部より突出された各リードの根元にそれぞれ他の
部分より機械的強度の弱い部分が形成されたフィルムキ
ャリアを用いた半導体素子の実装方法において、前記半
導体素子を接合すべきプリント配線基板の所定の箇所に
そのプリント配線基板より離れて位置するように配置
し、前記半導体素子に接合されたリードを加熱ツールに
より前記プリント配線基板に向けて押圧し、その押圧に
伴って、前記機械的強度の弱いリード部分を切断して前
記半導体素子を前記フィルムキャリアより離反すると共
に、前記加熱ツールの熱により前記リードを前記プリン
ト配線基板と電気的に接合することを特徴とするフィル
ムキャリアを用いた半導体素子の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1187867A JP2707744B2 (ja) | 1989-07-20 | 1989-07-20 | フィルムキャリアを用いた半導体素子の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1187867A JP2707744B2 (ja) | 1989-07-20 | 1989-07-20 | フィルムキャリアを用いた半導体素子の実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0352245A JPH0352245A (ja) | 1991-03-06 |
| JP2707744B2 true JP2707744B2 (ja) | 1998-02-04 |
Family
ID=16213606
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1187867A Expired - Fee Related JP2707744B2 (ja) | 1989-07-20 | 1989-07-20 | フィルムキャリアを用いた半導体素子の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2707744B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63299241A (ja) * | 1987-05-29 | 1988-12-06 | Seiko Epson Corp | 回路基板構造及びその製造方法 |
| JPH01270241A (ja) * | 1988-04-21 | 1989-10-27 | Fujitsu Ltd | 半導体装置 |
-
1989
- 1989-07-20 JP JP1187867A patent/JP2707744B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0352245A (ja) | 1991-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7019388B2 (en) | Semiconductor device | |
| US4756080A (en) | Metal foil semiconductor interconnection method | |
| JP2916915B2 (ja) | ボールグリッドアレイ半導体パッケージの製造方法 | |
| US20030209815A1 (en) | Semiconductor device and its manufacturing method | |
| JPH0982741A (ja) | チップキャリアの構造およびその製造方法 | |
| US6780679B2 (en) | Semiconductor device and method of manufacturing the same | |
| WO1998043297A1 (fr) | Substrat pour dispositif a semi-conducteurs, araignee de connexions, semi-conducteur et procede de fabrication des memes, carte et equipement electronique | |
| JP3655069B2 (ja) | 樹脂封止型半導体装置とその製造方法 | |
| JP2707744B2 (ja) | フィルムキャリアを用いた半導体素子の実装方法 | |
| JP4257534B2 (ja) | 半導体装置の製造方法 | |
| JP3691790B2 (ja) | 半導体装置の製造方法及び該方法によって製造された半導体装置 | |
| JP2715810B2 (ja) | フィルムキャリア半導体装置とその製造方法 | |
| JPH01120856A (ja) | リードフレーム | |
| JPH06252334A (ja) | 半導体装置 | |
| JP2644194B2 (ja) | 半導体装置及びその製造方法 | |
| JP2536568B2 (ja) | リ―ドフレ―ム | |
| JP2002190552A (ja) | 半導体装置の製造方法 | |
| JPH07201928A (ja) | フィルムキャリア及び半導体装置 | |
| JPS6217857B2 (ja) | ||
| JP3314516B2 (ja) | 前成形ずみフィルムキャリアおよびその製造方法ならびに電子素子およびその製造方法 | |
| JPH02252248A (ja) | 半導体装置の製造方法 | |
| KR930005495B1 (ko) | 리드프레임 및 그 제조방법 | |
| JPH0936184A (ja) | テープキャリア及びそれを用いた半導体チップの実装方法 | |
| JPH0669277A (ja) | 電子部品搭載装置 | |
| JPH0661413A (ja) | ハイブリッドｉｃ用基板とこれを用いたハイブリッドｉｃの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |