DE2916732A1 - Verfahren zur herstellung eines fadenfoermigen widerstandselementes fuer eine integrierte schaltung - Google Patents
Verfahren zur herstellung eines fadenfoermigen widerstandselementes fuer eine integrierte schaltungInfo
- Publication number
- DE2916732A1 DE2916732A1 DE19792916732 DE2916732A DE2916732A1 DE 2916732 A1 DE2916732 A1 DE 2916732A1 DE 19792916732 DE19792916732 DE 19792916732 DE 2916732 A DE2916732 A DE 2916732A DE 2916732 A1 DE2916732 A1 DE 2916732A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- insulating material
- insulating
- channel
- removal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49082—Resistor making
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49082—Resistor making
- Y10T29/49099—Coating resistive material on a base
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Inorganic Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Element Separation (AREA)
Description
SGS - ATES Component! Elettronici S.p.A.
Verfahren zur Herstellung eines fadenförmigen Widerstandselementes für eine integrierte
Schaltung
Die Erfindung betrifft ganz allgemein die Herstellung integrierter
Schaltungen und insbesondere ein Verfahren zur Herstellung fadenförmiger Widerstandselemente, die vor allem als
"Schmelzsicherungen"in elektrisch programmierbaren Speichern verwendet werden.
Wie bekannt ist, besitzt ein elektrisch programmierbarer Speicher
(im allgemeinen als EPROM aus dem Englischen Electrically-Programmable Read Only Memory bezeichnet) eine zweidimensionale
Matrix aus Speicherzellen, von denen im. einfachsten Falle jede aus einer einzigen, aktiven Halbleiter - Komponente besteht
und die jeweils mit den entsprechenden Leseleitungen über ein Schaltelement (Schmelzsicherung) verbunden sind, dessen
spezifischer Widerstand in der Programmierungsphase sehr stark erhöht v/erden kann. In der Praxis ist dieses Element ein Wider-
S09845/0838
ORIGINAL INSPECTED
ORIGINAL INSPECTED
stand aus Metall oder dotiertem, polykristallinen] Silizium. Zur Programmierung des Speichers werden Ströme, die so hoch
sind, daß sie die Sicherungen schmelzen können, jedoch nicht die aktiven Komponenten beschädigen, zu vorbestimmten Positionen
der Matrix geleitet, um den logischen Zustand zu bestimmen. Die Ströme, die beim Betrieb der Vorrichtung während
des Lesens durch die noch intakten Schmelzsicherungen fließen, sind zu gering, um ein Schmelzen dieser Sicherungen zu verursachen.
Gegenwärtig werden die Schmelzsicherungen mit Hilfe von "Dünnschicht"
— Techniken hergestellt, d. h. , es werden dünne Streifen eines leitenden Materials auf einem isolierenden Substrat
gebildet. Deren Widerstand wird bestimmt durch den Einfluß verschiedener
elektrischer und konstruktiver Parameter wie beispielsweise die maximal zulässige Spannung in den Speicherzellen
während der Programmierung, die zur Verfügung stehende Oberfläche oder der spezifische Widerstand des leitenden Materials»
Es muß auch berücksichtigt werden, daß die Schmelzsicherungen für alle Zellen der Vorrichtung nicht genau übereinstimmen, sondern
daß ihr Aufbau und ihre Abmessungen innerhalb bestimmter Grenzen variieren können, die durch die Herstellungstoleranzen
vorgegeben sind. Daraus ergibt sich, daß die erforderliche Stromstärke für die Programmierung durch den kleinstmöglichen
Widerstandswert vorgegeben ist.
Bei den mit bisher bekannten Techniken hergestellten Schmelzsicherungen
ist dieser Minimalwert in vielen Fällen so klein, daß die Pragrammierungs - Stromstärke so hoch sein muß, daß sie
für die aktiven Komponenten des Speichers gefährlich ist.
Einer der Parameter, der hauptsächlich die Bestimmung dieses Minimalwertes beeinflußt, ist die Breite der Schmelzsicherung,
die aufgrund der Toleranzen, die dem Verfahren zur Festlegung
des Streifens aus leitendem Material innewohnen, nicht kleiner
sein kann als 2 - 3 um.
908 845/0836
Als Anhaltswert sei angegeben, daß zum Unterbrechen einer bekannten
Schmelzsicherung mit einem Widerstand von 100OiI ein
Stromimpuls von 30 mA mit einer Dauer von 0,3yü-sec. erforderlich
ist.
Der Erfindung liegt die Aufgabe zugrunde, ein "Verfahren zu
schaffen, das die Herstellung von Widerstandselementen für eine integrierte Schaltung auf einem Körper aus Halbleitermaterial
gestattet, welche eine sehr geringe Breite haben und "sich in vorteilhafter Weise zur Verwendung in elektrisch
programmierbaren Speichern mit niedrigem Programroierstrom eignen«
Diese Aufgabe wird gemäß der Erfindung mit einem Verfahren gelöst,
das durch folgende Verfahrensschritte gekennzeichnet ist:
- Bildung einer Isolierschicht auf einer Hauptfläche des Körpers mit wenigstens einer tiefer liegenden Zone, die auf wenigstens
einem Teil ihres Umfangs über eine Hinterschneidung mit dem
Rest der Schicht so verbunden ist, daß ein Kanal entlang dem genannten Teil des Umfangs gebildet ist,
- Aufbringen einer Schicht aus nicht isolierendem Material auf die Isolierschicht mit der tiefer liegenden Zone und
- Abtragen wenigstens eines Bereiches der Schicht des nicht isolierenden Materials, die den Kanal aufweist, ohne die
Entfernung des nicht isolierenden Materials, das auf die Wände des Kanals aufgetragen worden ist.
Die Erfindung wird nachstehend an zwei Ausführungsbeispielen erläutert, die in der Zeichnung dargestellt sind.
Es zeigen:
Fig. 1a - e und Fig. 2a - f in vergrößerter Schnittdarstellung
einen Teil einer Halbleiteranordnung in aufeinanderfolgenden Bearbeitungs-
ORiGiNAL INSPECTED
phasen zur Herstellung eines Widerstandselementes
nach zwei Ausführungsformen des erfindungsgemäßen Verfahrens
und
Figur 3 eine Draufsicht auf die Konstruktion,
die gemäß Fig. 1 bzw. Fig. 2 erhalten wird β
Einein Fig. 1a mit 2 bezeichnete Scheibe aus Halbleitermaterial,
beispielsweise aus monokristallinem Silizium, sei mit Hilfe bekannter Verfahren in geeigneter Weise für die Herstellung einer
in der Zeichnung nicht dargestellten integrierten Schaltung bearbeitet. Auf eine Oberfläche der Scheibe 2 wird eine Schicht
4 aus dielektrischem Material aufgebracht, die eine Dicke τοη
etwa 1 jxm hat. Diese Schicht 4 kann beispielsweise aus Silizium Dioxid
bestehen, das dadurch erhalten wird, daß man die Scheibe
aus Silizium bei hoher Temperatur (900° C) oxydieren läßt. Anschließend wird die Schicht, 4 mit einer Schicht 6 τοη etwa
0,4A*-m Dicke aus einem anderen dielektrischen Material überzogen,
beispielsweise aus Silizium - Nitrid, das durch chemische Bedampfung (CVD = chemical vapour deposition) erhalten
wird.
Die Schicht 6 wird nun teilweise abgetragen, wobei ein bekanntes Photolithographie - Verfahren und ein chemisches Ätzen,
beispielsweise in warmer Phosphorsäure, angewendet werden (Fig. 1b).
Dann wird die Schicht 4 aus Silizium - Dioxid einem isotropen Ätzvorgang mit einer Substanz unterworfen, die bezüglich des
Silizium - Nitrids nicht aktiv ist, beispielsweise mit Fluorwasserstoffsäure.
Die Säure läßt man über eine Zeit einwirken, die ausreicht, um die Schichtdicke der Schicht 4 in dem nicht
mehr von der Schicht 6 bedeckten Bereich auf etwa die Hälfte zu verringern. Aufgrund der Isotropie des chemischen Ätzens
bildet sich unter dem Rand der Schicht 6 ein Kanal 8 (Fig.1c).
9OB8V5/083
Anschließend wird die gesamte Oberfläche der Scheibe mit einer Schicht 10 aus leitendem Material überzogen. Dieses kann
aus polykristallinen! Silizium bestehen, da3 man durch thermisches
Niederschlagen (cracking) τοη Silan (SiH-) bei hoher Temperatur in Anwesenheit von Phosphor - oder Arsen - Dotierstoffen,
die der Schicht 10 einen spezifischen Widerstand von 2 ϊ 10 " ΧΣ» cm verleihen, wachsen läßt.
Schließlich wird die leitende Schicht 10 einem isotropen Ätzvorgang
mit einer Mischung unterworfen, beispielsweise aus Fluorwasserstoffsäure und Salpetersäure, und zwar über einen
Zeitraum, der gerade ausreicht, um die Oberflächen der Schicht und der Schicht 6 freizulegen. Im Kanal 8 verbleibt ein Faden
aus dotiertem, polykristallinen Silizium, dessen Querschnittsform einem Halbkreis von etwa 0,5y^m Durchmesser entspricht.
Vor diesem letzten chemischen Ätzen wurden diejenigen Teile der leitenden Schicht 10, die die Anschlüsse des durch den Faden
gebildeten Widerstandselementes bilden sollen, durch gebräuchliche Photolithographie - Techniken abgedeckt. Diese Teile sind
in Fig. 3 durch zwei zueinander parallele Streifen 14 dargestellt. Der Abstand zwischen den Streifen 14 wird beim Entwurf
aufgrund des Widerstandes ermittelt, der durch das Widerstandselement erzielt werden soll.
Das auf diese Weise hergestellte Widerstandselement besteht aus zwei halbzylindrischen Fäden 12, <3ie man dadurch einem einzigen,
zylindrischen Faden mit einem Durchmesser von 0,5yU-m gleichstellen
kann. Selbstverständlich ist es möglich, nur einen der beiden Fäden zu verwenden, indem man den anderen Faden unterbricht
und ihn vom ersten Faden durch bekannte Techniken isoliert.
Experimentelle Untersuchungen haben ergeben, daß der minimale Schmelzstrom zum Unterbrechen einer erfindungsgemäß, hergestellten
Schmelzsicherung von 1000 SL, bei dem das oben beschriebene Ma-»
terial und die genannten Abmessungen angewendet werden, etwa 4
9098 45/083Ö
ORfGlNAL INSPECTED
bei einer Dauer von 0,3 te, see, beträgt.
Abgesehen davon, daß eine Schmelzsicherung gemäß der Erfindung einen Sehmelzstrom erfordert, der wesentlich (mehr als 7faeh)
geringer ist als der für eine Sicherung desselben Widerstandes, die nach, gebräuchlichen Verfahren mit einer dünnen Schicht desselben
spezifischen Widerstandes hergestellt worden ist, erforderliche Strom, ist darauf hinzuweisen, daß die Sicherung gemäß der
Erfindung eine geringere länge hat, wie sich leicht anhand der
bekannten Beziehung R. = § . l/s nachweisen läßt (R = Widerstand,
3 = spezifischer Widerstand, 1 = länge, s = Querschnittsfläche).
Bas stellt einen weiteren Vorteil bezüglich des Standes der Technik dar, denn es erlaubt eine größere Integrationsdichte in
den Fällen, in denen die länge traditioneller Schmelzsicherungen eine Grenze für die Abmessungen der Speicherzellen darstellte.
In den "Figuren 2a - f ist eine weitere Ausführungsform des erfindungsgemäßen
Verfahrens dargestellt, wobei analoge Elemente dieselben Bezugszeichen tragen wie in den Figuren 1a - e«
Auf einer Scheibe 2 aus monokristallinem Silizium,die ±n geeigneter
Weise bearbeitet ist, läßt man eine Schicht 4 aus Silizium Dioxid wachsen, die anschließend mit einer Schicht 6' aus polykristallinem
Silizium überzogen wird (Fig. 2a). Die zuletzt genannte Schicht 6' wird mit bekannten Maskierunqsmethoden und durch
chemisches Ätzen' teilweise wieder abgetragen (Fig. 2b). Dann wird die Schicht 4 aus Silizium - Dioxid einem isotropen Ätzverfahren
unterworfen, das gegenüber dem polykristallinen Silizium nicht w<xksam ist, so daß ein Kanal 8 gebildet wird (Fig. 2c)0
Dann wird die Schicht 6! mit einem Überzug 16 aus Silizium Dioxid
versehen, beispielsweise durch Oxydation bei hoher Temperatur (Fig. 2d). Anschließend wird wie beim Beispiel der Figuren
1a - e die gesamte Scheibe mit einer Schicht 10 aus dotiertem, polykristallinen Silizium überzogen (Fig. 2e), die anschließend
so abgetragen wird, daß lediglich ein Faden 12 im Kanal 8 (Fig. 2f) und -zwei Streifen 14 für den Anschluß an andere
Koxn-Donenten der integrierten Schaltung frei bleiben (?ig.3).
909845/0836
Einem Fachmann ist es verständlich, daß wenigstens einige der
der
Bearbeitungsphasen zur Herstellungv"Schmelzsicherungen" Standardphasen
zur Herstellung einer integrierten Schaltung sein können, bei der die "Schmelzsicherungen" Einzelteile sind. Beispielsweise
kann die Schicht aus polykristallinem Silizium, die dazu dient, die Fäden 12 herzustellen, dieselbe sein, die verwendet
wird, um Widerstände aus einer dünnen Schicht oder Leiter
zwischen Komponenten der integrierten Schaltung herzustellen; auch kann die erste Schicht 61 aus polykristallinem Silizium
im Beispiel der Figuren 2a - f dieselbe sein, die erforderlich ist, um die Steuerelektrode (gate) eines Transistors vom Typ
IGFET (Insulated Gate Field Effect Transistor) herzustellen.
Obwohl vorstehend nur zwei besondere Anwendungsfälle des erfindungsgemäß
vorgesehenen Verfahrens beschrieben und dargestellt worden sind, ist es selbstverständlich, daß im Rahmen
des Erfindungsgedankens zahlreiche andere Anwendungsfälle und Varianten möglich sind«, Beispielsweise kann die Abtragung der
Schicht 10 aus polykristallinem Silizium durch eine bekannte Technik wie die Ionen - Bombardierung (Ionenätzung) durchgeführt
werden, anstatt hierfür die chemische Ätzung einzusetzen; darüber hinaus kann das erfindungsgemäß hergestellte Widerstandselement
anstatt als Schmelzsicherung als Widerstand in einer integrierten Schaltung verwendet werden, und die leitende
Schicht 10 kann anstatt aus polykristallinen] Silizium aus Metall bestehen.
309845/0836
Claims (1)
- Patentan SprücheVerfahren zur Herstellung von Widerstandselementen für eine integrierte Schaltung auf einem Körper aus Halbleitermaterial, gekennzeichnet durch folgende Verfahrensschritte:- Bildung einer Isolierschicht (4) auf einer Hauptfläche des Körpers mit wenigstens einer tiefer liegenden Zone, die auf wenigstens einem Teil ihres Umfangs über eine Hinterschneidung mit dem Rest der Schicht (4) so verbunden ist, daß ein Kanal (8) entlang dem genannten Teil des Umfangs gebildet ist,- Aufbringen einer Schicht.(10) aus nichtisolierendem Material auf die Isolierschicht (4) mit der tiefer liegenden Zone und- Abtragen wenigstens eines Bereiches der Schicht (10) des nicht isolierenden Materials, die den Kanal (8) aufweist, ohne die Entfernung des nicht isolierenden Materials, das auf die Wände des Kanals (8) aufgetragen worden ist.90984 5/08 36, Verfahren nach. Anspruch 1, dadurch gekennzeichnet, daß der Verfahrensschritt zur Bildung einer Isolierschicht (4) mit wenigstens einer tiefer liegenden Zone umfaßt:- Bildung einer ersten Schicht (4) aus isolierendem Material auf der Hauptfläche des Körpers,- Aufbringen einer zweiten Schicht (6) eines zweiten isolierenden Materials auf die erste Schicht (4),-*■ Abtragen eines Teils der zweiten isolierenden Schicht (6) bis zum Freilegen der darunterliegenden, ersten Schicht (4) und- Einwirkung einer isotropen chemischen Ätzungauf die so frei gelegte, erste Schicht (4) mit einem bezüglich des zweiten isolierenden Materials (6) im wesentlichen nicht aktiven Medium.Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Verfahrensschritt zur Bildung einer Isolierschicht (4) mit wenigstens einer tiefer liegenden Zone umfaßt:- Bildung einer ersten Schicht (4) aus isolierendem Material auf der Hauptfläche des Körpers,- Aufbringen einer zweiten Schicht (6') eines nicht isolierenden Materials auf die erste Schicht (4),- Abtragen eines Teils der zweiten ; nicht isolierenden Schicht (6·) bis zum Freilegen der darunterliegenden, ersten Schicht(4),- Einwirkung einer isotropen chemischen fitzung auf die so frei gelegte, erste Schicht (4) mit einem bezüglich des nicht isolierenden Materials (6')i.m wesentlichen nicht aktiven Medium und- Aufbringen eines Überzugs (16) aus isolierendem Material auf die zweite Schicht (61).90984B/08364. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß als nicht isolierendes Material polykristallines Silizium verwendet wird.5· Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Schicht (10) aus nicht isolierendem Material, die auf die Isolierschicht (4) aufgebracht ist, eine Schichtdicke hat, die wenigstens gleich der Hälfte der Breite des Kanals (8) ist, und daß der Verfahrensschritt des Abtragens wenigstens eines Bereiches der Schicht (10) ohne die Entfernung des nicht isolierenden Materials, das auf die Wände des Kanals (8) aufgetragen worden ist, mittels eines chemischen Ätzvorgangs durchgeführt wird.6. Verfahren nach einem der Ansprüche 1 "bis 4, dadurch gekennzeichnet, daß der Verfahrensschritt des Abtragens wenigstens eines Bereiches der Schicht (10) aus nicht leitendem Material, das auf die Isolierschicht (4) aufgebracht worden ist, ohne die Entfernung des nicht isolierenden Materials, das auf die Wände des Kanals (8) aufgetragen worden ist, mittels Ionen - Bombardierung durchgeführt wird.909845/0836
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
IT22788/78A IT1094517B (it) | 1978-04-28 | 1978-04-28 | Procedimento per la fabbricazione di un elemento resistivo filiforme per circuito integrato |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2916732A1 true DE2916732A1 (de) | 1979-11-08 |
DE2916732C2 DE2916732C2 (de) | 1986-05-07 |
Family
ID=11200449
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2916732A Expired DE2916732C2 (de) | 1978-04-28 | 1979-04-25 | Verfahren zum Herstellen von integrierten Halbleiterschaltungsanordnungen, bei dem Widerstandselemente gebildet werden |
Country Status (6)
Country | Link |
---|---|
US (2) | US4310571A (de) |
JP (1) | JPS6057228B2 (de) |
DE (1) | DE2916732C2 (de) |
FR (1) | FR2424629A1 (de) |
GB (1) | GB2020098B (de) |
IT (1) | IT1094517B (de) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5866350A (ja) * | 1981-10-14 | 1983-04-20 | Mitsubishi Electric Corp | 半導体素子の製造方法 |
DE3278654D1 (en) * | 1982-01-14 | 1988-07-14 | Toshiba Kk | Resistive element formed in a semiconductor substrate |
US4690833A (en) * | 1986-03-28 | 1987-09-01 | International Business Machines Corporation | Providing circuit lines on a substrate |
KR920004957B1 (ko) * | 1988-11-12 | 1992-06-22 | 현대 전자산업 주식회사 | 산화물 측면벽의 폴리실리콘 스페이서를 이용한 고저항 부하 제조방법 |
US5108819A (en) * | 1990-02-14 | 1992-04-28 | Eli Lilly And Company | Thin film electrical component |
US5151376A (en) * | 1990-05-31 | 1992-09-29 | Sgs-Thomson Microelectronics, Inc. | Method of making polycrystalline silicon resistors for integrated circuits |
US5118382A (en) * | 1990-08-10 | 1992-06-02 | Ibm Corporation | Elimination of etch stop undercut |
US5065132A (en) * | 1990-11-16 | 1991-11-12 | Texas Instruments Incorporated | Programmable resistor and an array of the same |
US5244836A (en) * | 1991-12-30 | 1993-09-14 | North American Philips Corporation | Method of manufacturing fusible links in semiconductor devices |
US6100787A (en) * | 1997-05-28 | 2000-08-08 | Motorola, Inc. | Multilayer ceramic package with low-variance embedded resistors |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2313219A1 (de) * | 1972-03-22 | 1973-10-04 | Western Electric Co | Verfahren zur herstellung von halbleitereinrichtungen mit einer auf mehreren niveaus liegenden metallisierung |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CH529446A (de) * | 1971-08-19 | 1972-10-15 | Ibm | Selbstausrichtendes Maskierverfahren, insbesondere für Halbleiteroberflächen |
JPS5513426B2 (de) * | 1974-06-18 | 1980-04-09 | ||
US4057894A (en) * | 1976-02-09 | 1977-11-15 | Rca Corporation | Controllably valued resistor |
US4042950A (en) * | 1976-03-01 | 1977-08-16 | Advanced Micro Devices, Inc. | Platinum silicide fuse links for integrated circuit devices |
US4214917A (en) * | 1978-02-10 | 1980-07-29 | Emm Semi | Process of forming a semiconductor memory cell with continuous polysilicon run circuit elements |
US4228451A (en) * | 1978-07-21 | 1980-10-14 | Monolithic Memories, Inc. | High resistivity semiconductor resistor device |
US4198744A (en) * | 1978-08-16 | 1980-04-22 | Harris Corporation | Process for fabrication of fuse and interconnects |
US4225877A (en) * | 1978-09-05 | 1980-09-30 | Sprague Electric Company | Integrated circuit with C-Mos logic, and a bipolar driver with polysilicon resistors |
-
1978
- 1978-04-28 IT IT22788/78A patent/IT1094517B/it active
-
1979
- 1979-04-24 JP JP54049867A patent/JPS6057228B2/ja not_active Expired
- 1979-04-25 DE DE2916732A patent/DE2916732C2/de not_active Expired
- 1979-04-27 GB GB7914821A patent/GB2020098B/en not_active Expired
- 1979-04-27 FR FR7910763A patent/FR2424629A1/fr active Granted
- 1979-04-27 US US06/034,204 patent/US4310571A/en not_active Expired - Lifetime
-
1980
- 1980-08-13 US US06/177,595 patent/US4315239A/en not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2313219A1 (de) * | 1972-03-22 | 1973-10-04 | Western Electric Co | Verfahren zur herstellung von halbleitereinrichtungen mit einer auf mehreren niveaus liegenden metallisierung |
Non-Patent Citations (1)
Title |
---|
US-Z.: "IBM TDB", Bd. 19, No. 7, Dez. 1976, S. 2525/2526 * |
Also Published As
Publication number | Publication date |
---|---|
US4310571A (en) | 1982-01-12 |
IT7822788A0 (it) | 1978-04-28 |
FR2424629B1 (de) | 1984-06-01 |
IT1094517B (it) | 1985-08-02 |
FR2424629A1 (fr) | 1979-11-23 |
US4315239A (en) | 1982-02-09 |
GB2020098A (en) | 1979-11-07 |
GB2020098B (en) | 1982-09-02 |
DE2916732C2 (de) | 1986-05-07 |
JPS54158655A (en) | 1979-12-14 |
JPS6057228B2 (ja) | 1985-12-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2809233C2 (de) | Halbleitervorrichtung und Verfahren zu ihrer Herstellung | |
DE2217538C3 (de) | Verfahren zur Herstellung von Zwischenverbindungen in einer Halbleiteranordnung | |
DE2814973C2 (de) | Verfahren zur Herstellung eines Speicher-Feldeffekttransistors | |
DE2160427C3 (de) | ||
DE1489893B1 (de) | Integrierte halbleiterschaltung | |
DE112010003252T5 (de) | Rippen-Antisicherung mit verringerter Programmierspannung | |
DE1464390B2 (de) | Feldeffekttransistor | |
DE1444496A1 (de) | Epitaxialer Wachstumsprozess | |
EP0033003A2 (de) | Zweifach diffundierter Metalloxidsilicium-Feldeffekttransistor und Verfahren zu seiner Herstellung | |
DE2249832C3 (de) | Verfahren zum Herstellen einer Verdrahtungsschicht und Anwendung des Verfahrens zum Herstellen von Mehrschichtenverdrahtungen | |
DE3038773C2 (de) | Verfahren zur Herstellung einer integrierten Halbleiterschaltungsanordnung mit MOS-Transistoren und mit spannungsunabhängigen Kondensatoren | |
DE2916732A1 (de) | Verfahren zur herstellung eines fadenfoermigen widerstandselementes fuer eine integrierte schaltung | |
DE2453279C3 (de) | Halbleiteranordnung | |
DE3109074A1 (de) | Halbleitervorrichtung und verfahren zu ihrer herstellung | |
DE3140268A1 (de) | Halbleiteranordnung mit mindestens einem feldeffekttransistor und verfahren zu ihrer herstellung | |
DE1489250A1 (de) | Halbleitereinrichtung und Verfahren zu ihrer Herstellung | |
DE1901186A1 (de) | Integrierte Schaltung und Verfahren zu deren Herstellung | |
DE2111633A1 (de) | Verfahren zur Herstellung eines Oberflaechen-Feldeffekt-Transistors | |
DE2713479A1 (de) | Verfahren zur herstellung von integrierten schaltkreisen | |
DE3634850C2 (de) | ||
DE3128629A1 (de) | Rueckaetzverfahren fuer integrierte schaltkreise | |
DE2516393A1 (de) | Verfahren zum herstellen von metall- oxyd-halbleiter-schaltungen | |
DE3340583A1 (de) | Verfahren zum herstellen einer isolierschicht und halbleiterbauelement | |
DE3112215A1 (de) | Verfahren zur herstellung einer halbleitervorrichtung | |
DE60037558T2 (de) | Verfahren zur herstellung eines halbleiterbauelements mit einem bipolartransistor und einem kondensator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8128 | New person/name/address of the agent |
Representative=s name: SCHMITT-NILSON, G., DIPL.-ING. DR.-ING. HIRSCH, P. |
|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition |