DE112010003252T5 - Rippen-Antisicherung mit verringerter Programmierspannung - Google Patents
Rippen-Antisicherung mit verringerter Programmierspannung Download PDFInfo
- Publication number
- DE112010003252T5 DE112010003252T5 DE112010003252T DE112010003252T DE112010003252T5 DE 112010003252 T5 DE112010003252 T5 DE 112010003252T5 DE 112010003252 T DE112010003252 T DE 112010003252T DE 112010003252 T DE112010003252 T DE 112010003252T DE 112010003252 T5 DE112010003252 T5 DE 112010003252T5
- Authority
- DE
- Germany
- Prior art keywords
- ribs
- electrical conductor
- insulator
- dimension
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/62—Protection against overvoltage, e.g. fuses, shunts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Fuses (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
- HINTERGRUND DER ERFINDUNG
- Gebiet der Erfindung
- Die Erfindung betrifft im Allgemeinen ein Verfahren zum Bilden einer Antisicherung und der sich daraus ergebenden Struktur, die eine Rippenstruktur beinhaltet, welche durch einen Erwärmungsprozess dauerhaft von einem Isolator in einen Leiter umgewandelt werden kann.
- Beschreibung der zugrundeliegenden Technik
- Sicherungen und Antisicherungen sind in modernen integrierten Schaltkreisen zum selektiven Verbinden und Trennen von Funktionseinheiten von anderen Teilen der Schaltung sowie zum Bereitstellen logischer Operationen von Nutzen. Zum Beispiel wird eine Sicherung oft ausgelöst (durchgeschmolzen, geöffnet usw.), um eine elektrische Verbindung zu unterbrechen oder zu trennen. Desgleichen kann eine Sicherung durchgeschmolzen werden, um den Widerstand einer Schaltung drastisch zu erhöhen und dadurch für eine logische Unterscheidung zwischen der ausgelösten und der nicht ausgelösten Sicherungseinheit zu sorgen.
- Antisicherungen funktionieren auf umgekehrte Weise wie Sicherungen. Somit sind Antisicherungen im Normalzustand nichtleitend (hoher Widerstand), wenn sie nicht ausgelöst (nicht durchgeschmolzen) sind, und werden zum Leiter, wenn sie ausgelöst (durchgeschmolzen) werden. Im Gegensatz zu einer Sicherung, die beim Auslösen eine elektrische Verbindung trennt, bildet eine Antisicherung deshalb eine elektrische Verbindung, wenn sie ausgelöst wird. Somit kann mittels einer Antisicherung selektiv eine leitende Verbindung erzeugt werden, um selektiv Teilbereiche einer Schaltung miteinander zu verbinden und dadurch in der Lage zu sein, zuvor nicht angeschlossene Funktionsbereiche in die Schaltung einzubeziehen. Desgleichen stellt eine Antisicherung verschiedene Widerstandswerte bereit, die zum Ausführen logischer Operationen genutzt werden können.
- Wenn eine Sicherung oder eine Antisicherung ausgelöst worden ist, kann die Sicherung im Allgemeinen nicht wieder zurückgesetzt werden. Deshalb stellt das Auslösen im Allgemeinen ein einmaliges Ereignis dar und dient dazu, eine Schaltung auf Dauer zu verändern. Für Sicherungen und Antisicherungen sind geringe Prozesskosten und relativ hohe Dichten erforderlich. Elektrisch ausgelöste Metallsicherungen stellen ein herkömmliches Verfahren zum Aktivieren einer Sicherung dar, jedoch müssen diese elektrisch und physikalisch genau eingestellt werden, um zuverlässig zu funktionieren. Die im Folgenden beschriebene Erfindung stellt wesentlich kleinere und leicht auszulösende Antisicherungen sowie Verfahren zu deren Herstellung bereit.
- ÜBERBLICK ÜBER DIE ERFINDUNG
- Ausgehend vom oben Gesagten wird hierin die Struktur einer Antisicherung beschrieben, die Folgendes umfasst: ein Substrat; eine Vielzahl auf dem Substrat angeordneter leitender Rippen, die jeweils ein erstes Ende und ein zweites Ende aufweisen; einen Isolator, der das erste Ende der Rippen bedeckt; einen ersten elektrischen Leiter, der auf dem Isolator angeordnet ist, wobei der erste elektrische Leiter durch den Isolator elektrisch vom ersten Ende der Rippen getrennt ist; und einen zweiten elektrischen Leiter, der elektrisch mit dem zweiten Ende der Rippen verbunden ist, wobei der Isolator eine Dicke aufweist, die ausreicht, um beim Anlegen einer vorgegebenen Spannung zwischen dem zweiten elektrischen Leiter und dem ersten elektrischen Leiter durchzubrechen und dadurch über die Rippen eine dauerhafte elektrische Verbindung zwischen dem zweiten elektrischen Leiter und dem ersten elektrischen Leiter zu bilden.
- Ebenso wird hierin die Struktur einer Antisicherung beschrieben, die Folgendes umfasst: ein Substrat mit einer oberen Fläche; eine Vielzahl paralleler leitender Rippen, die auf der oberen Fläche des Substrats angeordnet sind, wobei jede der Rippen eine rechteckige Prismenform aufweist, die Folgendes umfasst: eine Längendimension parallel zur oberen Fläche; eine Höhendimension senkrecht zur Längendimension; und eine Breitendimension senkrecht zur Längendimension und zur Höhendimension, wobei die Längendimension größer als die Höhendimension und die Höhendimension größer als die Breitendimension ist, und die Breitendimension die obere Fläche des Substrats berührt und die Längendimension der Rippen ein erstes und ein zweites Ende aufweist; einen Isolator, der das erste Ende der Rippen bedeckt; einen ersten auf dem Isolator angeordneten elektrischen Leiter, wobei der erste elektrische Leiter durch den Isolator vom ersten Ende der Rippen elektrisch isoliert ist; und einen elektrisch mit dem zweiten Ende der Rippen verbundenen zweiten elektrischen Leiter, wobei der Isolator eine Dicke aufweist, die ausreicht, um beim Anlegen einer vorgegebenen Spannung zwischen dem zweiten elektrischen Leiter und dem ersten elektrischen Leiter durchzubrechen und dadurch über die Rippen eine ständige elektrische Verbindung zwischen dem zweiten elektrischen Leiter und dem ersten elektrischen Leiter zu bilden.
- Ebenso wird die Struktur einer Antisicherung beschrieben, die Folgendes umfasst: ein Substrat mit einer oberen Fläche; eine Vielzahl paralleler leitender Rippen, die auf der oberen Fläche des Substrats angeordnet sind, wobei jede der Rippen eine rechteckige Prismenform aufweist, die Folgendes umfasst: eine Längendimension parallel zur oberen Fläche; eine Höhendimension senkrecht zur Längendimension; und eine Breitendimension senkrecht zur Längendimension und zur Höhendimension, wobei die Längendimension größer als die Höhendimension und die Höhendimension größer als die Breitendimension ist und die Längendimension der Rippen ein zweites und ein erstes Ende aufweist, wobei jede der Rippen eine untere Fläche aufweist, die mit der oberen Fläche des Substrats und einer der unteren Fläche gegenüberliegenden oberen Fläche verbunden ist; einen Isolator, der das erste Ende der Rippen bedeckt, wobei jede der Rippen Seitenflächen zwischen der unteren Fläche und der oberen Fläche aufweist und der Isolator die obere Fläche und die Seitenflächen des ersten Endes der Rippen bedeckt; einen ersten auf dem Isolator angeordneten elektrischen Leiter, wobei der erste elektrische Leiter durch den Isolator vom ersten Ende der Rippen elektrisch isoliert ist; und einen elektrisch mit dem zweiten Ende der Rippen verbundenen zweiten elektrischen Leiter, wobei der zweite elektrische Leiter mit der oberen Fläche des zweiten Endes der Rippen verbunden ist und der Isolator eine Dicke aufweist, die ausreicht, um beim Anlegen einer vorgegebenen Spannung zwischen dem zweiten elektrischen Leiter und dem ersten elektrischen Leiter durchzubrechen und dadurch über die Rippen eine ständige elektrische Verbindung zwischen dem zweiten elektrischen Leiter und dem ersten elektrischen Leiter zu bilden.
- Ebenso wird hierin ein Verfahren zum Bilden der Struktur einer Antisicherung beschrieben, das folgende Schritte umfasst: Strukturieren einer Vielzahl paralleler leitender Rippen auf einem Substrat, wobei jede der Rippen ein erstes Ende und ein zweites Ende aufweist; Bilden eines Isolators auf den Rippen; Bilden eines ersten elektrischen Leiters auf dem Isolator oberhalb des ersten Endes der Rippen, wobei der erste elektrische Leiter durch den Isolator elektrisch vom ersten Ende der Rippen isoliert ist; Entfernen des Isolators vom zweiten Ende der Rippen, um das zweite Ende der Rippen freizulegen; und Bilden eines zweiten elektrischen Leiters auf dem zweiten Ende der Rippen, wobei der Isolator eine Dicke aufweist, die ausreicht, um beim Anlegen einer vorgegebenen Spannung zwischen dem zweiten elektrischen Leiter und dem ersten elektrischen Leiter durchzubrechen und dadurch über die Rippen eine ständige elektrische Verbindung zwischen dem zweiten elektrischen Leiter und dem ersten elektrischen Leiter zu bilden.
- Ebenso wird hierin ein Verfahren zum Bilden der Struktur einer Antisicherung beschrieben, das folgende Schritte umfasst: Strukturieren einer Vielzahl paralleler leitender Rippen auf einem Substrat derart, dass jede der Rippen eine rechteckige Prismenform aufweist, die Folgendes umfasst: eine Längendimension parallel zur oberen Fläche; eine Höhendimension senkrecht zur Längendimension; und eine Breitendimension senkrecht zur Längendimension und zur Höhendimension, wobei die Längendimension größer als die Höhendimension und die Höhendimension größer als die Breitendimension ist, und die Breitendimension die obere Fläche des Substrats berührt und die Längendimension der Rippen ein erstes und ein zweites Ende aufweist; Bilden eines Isolators auf den Rippen; Bilden eines ersten elektrischen Leiters auf dem Isolator oberhalb des ersten Endes der Rippen, wobei der erste elektrische Leiter durch den Isolator elektrisch vom ersten Ende der Rippen isoliert ist; Entfernen des Isolators vom zweiten Ende der Rippen, um das zweite Ende der Rippen freizulegen; und Bilden eines zweiten elektrischen Leiters auf dem zweiten Ende der Rippen, wobei der Isolator eine Dicke aufweist, die ausreicht, um beim Anlegen einer vorgegebenen Spannung zwischen dem zweiten elektrischen Leiter und dem ersten elektrischen Leiter durchzubrechen und dadurch über die Rippen eine ständige elektrische Verbindung zwischen dem zweiten elektrischen Leiter und dem ersten elektrischen Leiter zu bilden.
- KURZBESCHREIBUNG DER ZEICHNUNGEN
- Die Ausführungsarten der Erfindung werden verständlicher durch die folgende Beschreibung unter Bezug auf die Zeichnungen, die nicht unbedingt maßstabsgerecht sind und in denen:
-
1 ein schematisches perspektivisches Schaubild der teilweise fertiggestellten Struktur eines integrierten Schaltkreises gemäß hierin dargestellten Ausführungsarten ist; -
2 ein schematisches perspektivisches Schaubild der teilweise fertiggestellten Struktur eines integrierten Schaltkreises gemäß hierin dargestellten Ausführungsarten ist; -
3 ein schematisches perspektivisches Schaubild der teilweise fertiggestellten Struktur eines integrierten Schaltkreises gemäß hierin dargestellten Ausführungsarten ist; -
4 ein schematisches perspektivisches Schaubild der teilweise fertiggestellten Struktur eines integrierten Schaltkreises gemäß hierin dargestellten Ausführungsarten ist; -
5 ein schematisches perspektivisches Schaubild der teilweise fertiggestellten Struktur eines integrierten Schaltkreises gemäß hierin dargestellten Ausführungsarten ist; -
6 ein schematisches perspektivisches Schaubild der teilweise fertiggestellten Struktur eines integrierten Schaltkreises gemäß hierin dargestellten Ausführungsarten ist; -
7 ein schematisches perspektivisches Schaubild der teilweise fertiggestellten Struktur eines integrierten Schaltkreises gemäß hierin dargestellten Ausführungsarten ist; -
8 ein schematisches perspektivisches Schaubild der fertiggestellten Struktur eines integrierten Schaltkreises gemäß hierin dargestellten Ausführungsarten ist; -
9 eine schematische Querschnittsdarstellung der fertiggestellten Struktur eines integrierten Schaltkreises gemäß hierin dargestellten Ausführungsarten ist; -
10 eine schematische Querschnittsdarstellung der fertiggestellten Struktur eines integrierten Schaltkreises gemäß hierin dargestellten Ausführungsarten ist; -
11 ein schematisches perspektivisches Schaubild der teilweise fertiggestellten Struktur eines integrierten Schaltkreises gemäß hierin dargestellten Ausführungsarten ist; -
12 ein schematisches perspektivisches Schaubild der teilweise fertiggestellten Struktur eines integrierten Schaltkreises gemäß hierin dargestellten Ausführungsarten ist; -
13 ein schematisches perspektivisches Schaubild der teilweise fertiggestellten Struktur eines integrierten Schaltkreises gemäß hierin dargestellten Ausführungsarten ist; -
14 ein schematisches perspektivisches Schaubild der fertiggestellten Struktur eines integrierten Schaltkreises gemäß hierin dargestellten Ausführungsarten ist; -
15 eine schematische Querschnittsdarstellung der fertiggestellten Struktur eines integrierten Schaltkreises gemäß hierin dargestellten Ausführungsarten ist; und -
16 ein Ablaufplan ist, der die hierin dargestellten Ausführungsarten der Verfahren veranschaulichen. - DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
- Die Ausführungsarten der Erfindung und deren verschiedene Merkmale und vorteilhaften Einzelheiten werden ausführlicher unter Bezug auf die nicht als Einschränkung anzusehenden Ausführungsarten beschrieben, die in den beiliegenden Zeichnungen veranschaulicht und in der folgenden Beschreibung detailliert dargelegt werden.
- Gemäß den obigen Erläuterungen stellen Antisicherungen ein brauchbares Bauelement für die Reparatur von Matrixelementen und andere Anwendungen für Festspeicher dar. Antisicherungen nach dem Stand der Technik beruhen üblicherweise auf Kondensatorstrukturen, die durch Programmierung ausgelöst werden. In dieser Beschreibung wird eine Struktur für eine Antisicherung in Rippenausführung gezeigt, welche durch Feldverstärkung eine niedrige Programmierspannung erlaubt. Die vorliegenden Ausführungsarten sind mit den Herstellungsprozessen herkömmlicher Rippen-Feldeffekttransistoren (FinFET) kompatibel, sind kompakt gebaut und erfordern eine niedrige Programmierspannung.
- Die
1 bis14 zeigen eine Anzahl Strukturen einer Antisicherung. Die8 und9 zeigen eine fertige Struktur. Auf dem Isolator120 ist ein erster elektrischer Leiter140 angeordnet. Der erste elektrische Leiter140 ist durch den Isolator120 elektrisch vom ersten Ende108 der Rippen104 isoliert. Ein zweiter elektrischer Leiter180 ist elektrisch mit einem zweiten Ende106 der leitenden Rippen104 verbunden. Ein Isolator120 bedeckt das erste Ende108 der Rippen104 . - Jede der Rippen
104 weist Seitenflächen118 zwischen der unteren Fläche114 und der oberen Fläche116 auf, und der Isolator120 bedeckt die obere Fläche116 und die Seitenflächen118 des ersten Endes108 der Rippen104 . Der zweite elektrische Leiter180 ist mit der oberen Fläche116 und den Seitenflächen106 der Rippen104 verbunden. - Ferner können der zweite elektrische Leiter
180 und der erste elektrische Leiter140 verschiedene Materialien umfassen. Zum Beispiel kann Polysilicium als erster elektrischer Leiter140 abgeschieden werden, während der zweite elektrische Leiter180 aus einem Material bestehen kann, das von den Rippen104 aus epitaxial aufwächst. -
9 zeigt sehr deutlich, dass der Isolator120 eine Dicke aufweist, die ausreicht (dünn genug ist), durch Anlegen einer vorgegebenen Spannung zwischen dem zweiten elektrischen Leiter180 und dem ersten elektrischen Leiter140 durchzubrechen und dadurch über die Rippen104 eine ständige elektrische Verbindung zwischen dem zweiten elektrischen Leiter180 und dem ersten elektrischen Leiter140 herzustellen. Zum Beispiel kann die Dicke des Isolators120 weniger als 5%, weniger als 3% oder sogar weniger als 1% der Höhendimension (H) der Rippen betragen. -
10 zeigt, dass der an der Ecke122 des ersten Endes108 der Rippe104 gelegene Teil des Isolators120 der Teil des Isolators120 ist, der am leichtesten durchbricht. Die Geometrie der Rippenecke122 konzentriert die Wärmeeinwirkung und begünstigt den Durchbruch des Isolators120 , sodass die zum ”Durchschmelzen” der Antisicherung benötigte Spannung verringert wird. Durch die Verringerung der zum Durchschmelzen der Antisicherung benötigten Spannung bieten die hierin beschriebenen Ausführungsarten einen wesentlichen Vorteil gegenüber herkömmlichen Antisicherungsstrukturen. - Die in den
8 und9 gezeigten Strukturen können mittels zahlreicher verschiedener Prozesse hergestellt werden, von denen einer in den1 bis9 veranschaulicht wird.1 zeigt, dass diese Strukturen ein Substrat100 mit einer oberen Fläche102 und eine Vielzahl paralleler leitender Rippen104 beinhalten, die auf der oberen Fläche102 des Substrats100 angeordnet sind. Jede der Rippen104 weist eine mit der oberen Fläche102 des Substrats100 verbundene untere Fläche114 und eine der unteren Fläche114 gegenüberliegende obere Fläche116 auf. - Jede der Rippen
104 weist eine rechteckige Prismenform auf, die eine Längendimension (L) parallel zur oberen Fläche102 , eine Höhendimension (H) senkrecht zur Längendimension (L) und eine Breitendimension (W) senkrecht zur Längendimension (L) und zur Höhendimension (H) umfasst. Die Längendimension (L) ist größer als die Höhendimension (H), und die Höhendimension (H) ist größer als die Breitendimension (W). Die Längendimension (L) der Rippen104 weist ein zweites Ende106 und ein erstes Ende108 auf. - Die Rippen
104 können unter Verwendung zahlreicher herkömmlicher Verfahren auf dem Substrat100 gebildet werden. Zum Beispiel können das Rippenmaterial abgeschieden, eine Maske auf dem Rippenmaterial gebildet und die Rippen gemäß dem durch die Maske festgelegten Muster strukturiert werden. Desgleichen kann das Rippenmaterial unter Verwendung der Seitenwand-Bildübertragung (Sidewall Image Transfer, SIT) strukturiert werden. Solche Prozesse sind dem Fachmann bestens bekannt und werden hier nicht ausführlich erörtert (siehe beispielsweise dieUS-Patentschrift 7 265 013 , deren komplette Beschreibung durch Bezugnahme auf weitere Einzelheiten zur Bildung von Rippen auf Substraten hierin aufgenommen ist). - Die Rippen
104 werden entweder aus einem leitenden Material wie beispielsweise einem Metall, Legierungen, Polysilicium usw. oder aus einem Material (wie beispielsweise Silicium) gebildet, das später mit Verunreinigungen dotiert wird und zum Leiter wird. Wenn die Rippen104 zum Beispiel aus undotiertem Silicium gebildet werden, können sie mit Verunreinigungen wie Germanium, Galliumarsenid und Siliciumcarbid dotiert werden, sodass sie vom zweiten Ende106 bis zum ersten Ende108 vollständig leitend werden. -
2 zeigt, dass dann auf allen freiliegenden Flächen der Rippen104 ein Isolator120 gebildet wird. Der Isolator120 kann unter Verwendung einer üblichen Abscheidungstechnik (Rotationsbeschichtung, Tauchbeschichtung usw.) auf den Rippen104 abgeschieden werden oder (als Oxid usw.) auf den Rippen104 aufwachsen. Zum Beispiel kann jeder Prozess zur Bildung des Gateelektrodenisolators bei der Bildung des Isolators120 auf den Rippen104 verwendet werden. -
3 zeigt dann, dass nach der Bildung des Isolators120 oberhalb des zweiten Endes106 der Rippen104 eine Maske130 wie beispielsweise ein leicht strukturierbarer organischer Fotolack strukturiert wird. Das Element130 kann einen beliebigen Maskentyp repräsentieren, und solche Elemente sind dem Fachmann bekannt. Zum Beispiel kann auf der Struktur ein organischer Fotolack abgeschieden, mit Licht einer bestimmten Wellenlänge belichtet und dann entwickelt werden, um ausgewählte Teile der Maske130 zu entfernen. - Nachdem die Maske
130 aufgebracht wurde, wird die Verarbeitung gemäß der Darstellung in4 fortgesetzt, um den ersten Leiter140 auf dem Isolator120 abzuscheiden oder zu bilden, der oberhalb des ersten Endes108 der Rippen104 angeordnet ist. Dieser Leiter140 kann einen der oben erwähnten Leiter umfassen und ist oberflächenkonform, sodass er zwischen und auf jeder der einzelnen Rippen104 gebildet ist und verbleibt. Bei einem Beispiel kann der Leiter140 oberflächenkonformes Polysilicium umfassen. - Nach der Bildung des ersten Leiters
140 wird gemäß5 die Maske130 entfernt, sodass der auf der zweiten Hälfte106 der Rippen104 angeordnete Isolator120 freigelegt wird. Dann wird der Isolator120 gemäß6 durch einen chemischen Spülprozess, Ätzprozess usw. vom zweiten Ende106 der Rippen104 entfernt. Der Prozess zum Entfernen des Isolators120 hängt von der stofflichen Zusammensetzung des Isolators120 ab. Zu beachten ist, dass der Isolator120 auf den ersten Enden108 der Rippen104 zurückbleibt und weiterhin die leitende Rippe104 vom ersten Leiter140 elektrisch isoliert. - Wie
7 zeigt, wird im nächsten Schritt unmittelbar am ersten Leiter140 eine isolierende Seitenwand170 gebildet. - Dabei ist zu beachten, dass die isolierende Seitenwand zwar auf allen Flächen des ersten Leiters
140 gebildet wird, in den Zeichnungen aber nur ein Teil der isolierenden Seitenwand170 veranschaulicht wird, um die Zeichnungen nicht zu komplizieren. Die Prozesse zur Bildung von isolierenden Seitenwänden sind dem Fachmann bestens bekannt. Kurz gesagt, zur Bildung der Seitenwandstrukturen wird ein oberflächenkonformes Material auf der Struktur abgeschieden und dann selektiv in einem Abtragungsprozess wieder entfernt, bei dem das Material von den horizontalen Flächen schneller als von den vertikalen Flächen abgetragen wird, sodass das Material auf den vertikalen Seitenwänden zurückbleibt. Das innerhalb der isolierenden Seitenwand170 verwendete isolierende Material kann einen bekannten herkömmlichen Isolator, zum Beispiel Oxide, Nitride usw., oder einen der oben erwähnten Isolatoren umfassen. -
8 zeigt die Bildung des zweiten Leiters180 . Dieser Leiter kann einen bestens bekannten (beispielsweise einen der oben erwähnten) Leiter umfassen und bei einer Ausführungsart durch epitaxiales Wachstum einer zusätzlichen Menge des leitenden Materials der Rippen104 gebildet werden. Genauer gesagt, es wird ein epitaxialer Wachstumsprozess (in der geeigneten Wachstumsumgebung) ausgelöst, um von den freiliegenden Bereichen aus (dem zweiten Ende106 der Rippen104 , die nicht durch den zweiten Leiter140 oder die Abstandsschichten160 der Seitenwände geschützt werden) den zweiten Leiter180 zu bilden. Dieselbe Struktur ist in9 als Querschnittsansicht in Längsrichtung (L) einer der Rippen104 dargestellt. Zu beachten ist hierbei, dass es in den beiden8 und9 keine Leitungsbahn zwischen dem zweiten Leiter180 und dem ersten Leiter140 gibt, da die Leitungsbahn durch die isolierende Abstandsschicht160 der Seitenwände und den Isolator120 unterbrochen ist. Wie oben erwähnt veranschaulicht10 die Struktur der Antisicherung, nachdem die Antisicherung programmiert oder ausgelöst wurde, indem eine ausreichend hohe Spannung zwischen dem zweiten Leiter180 und dem ersten Leiter140 angelegt wurde, um den Isolator120 durchzuschmelzen, wodurch eine Leitungsbahn zwischen dem zweiten Leiter180 und dem ersten Leiter140 gebildet werden kann. - Gemäß den obigen Ausführungen kann eine Anzahl verschiedener Prozessschritte angewendet werden, um die hierin erwähnten fertigen Strukturen zu erzeugen. Ein solcher alternativer Prozess ist in den
11 bis14 veranschaulicht. Genauer gesagt,11 geht aus von der Struktur in6 , um auf dem ersten Leiter140 eine Maske200 (beispielsweise eine der oben erwähnten Masken) zu bilden. In12 wird dann unter Verwendung eines der oben erörterten Prozesse der zweite Leiter180 gebildet. Im nächsten Schritt wird die Maske200 gemäß13 entfernt. In13 ist zu sehen, dass die Maske200 den ersten Leiter140 so weit überlappt hat, dass zwischen dem zweiten Leiter180 und dem ersten Leiter140 eine Lücke entsteht. Dann wird gemäß14 auf der gesamten Struktur eine dicke oberflächenkonforme Isolatorschicht230 abgeschieden. In der Querschnittsansicht von15 ist deutlicher zu erkennen, dass die oberflächenkonforme Isolatorschicht230 eine elektrische Verbindung zwischen dem zweiten Leiter180 und dem ersten Leiter140 verhindert. Diese Sicherung würde genauso durchschmelzen oder programmiert werden wie die in10 gezeigte Sicherung. - Gemäß dem Ablaufplan in
16 beginnen Verfahren in Schritt300 zur Bildung der Struktur einer Antisicherung mit dem Strukturieren einer Vielzahl paralleler leitender Rippen auf einem Substrat. Dieser Prozess wird gemäß der obigen Erörterung so gesteuert, dass jede der gebildeten Rippen eine rechteckige Prismenform (dreidimensional gestreckter Quader) aufweist, die eine Längendimension parallel zur oberen Fläche des Substrats, eine Höhendimension senkrecht zur Längendimension und eine Breitendimension (W) senkrecht zur Längendimension und zur Höhendimension aufweist. Die rechteckige Prismenform ist dünn und langgestreckt, sodass die Längendimension größer als die Höhendimension und die Höhendimension größer als die Breitendimension (W) ist. Die Breitendimension (W) berührt die obere Fläche des Substrats, und die Längendimension der Rippen weist ein zweites Ende und ein erstes Ende auf. - Mittels des Verfahrens wird in Schritt
302 ein Isolator auf den Rippen und in Schritt304 ein Leiter (ein ”erster” elektrischer Leiter) auf dem Isolator oberhalb des ”ersten” Endes der Rippen gebildet. Der erste elektrische Leiter ist durch den Isolator elektrisch vom ersten Ende der Rippen isoliert. Dann wird in Schritt306 der Isolator von den zweiten Enden der Rippen entfernt, um das zweite Ende der Rippen freizulegen. In Schritt308 wird mittels des Verfahrens ein anderer elektrischer Leiter (ein ”zweiter” elektrischer Leiter) auf dem freiliegenden ”zweiten” Ende der Rippen gebildet. - Bei dieser Struktur handelt es sich um eine Antisicherung, die einen Isolator darstellt, bis sie programmiert wird oder durchschmilzt und damit dauerhaft leitend wird. Deshalb weist der Isolator unterhalb des ersten elektrischen Leiters eine Dicke auf, die ausreichend ist, um beim Anlegen einer vorgegebenen Spannung zwischen dem zweiten elektrischen Leiter und dem ersten elektrischen Leiter durchzubrechen. Beim Anlegen dieser ausreichenden ”vorgegebenen” Spannung wird durch das Durchbrechen des Isolators über die Rippen eine ständige elektrische Verbindung zwischen dem zweiten elektrischen Leiter und dem ersten elektrischen Leiter gebildet.
- Somit zeigt diese Beschreibung eine Struktur für eine Antisicherung in Rippentechnologie, welche die Feldverstärkung für eine niedrige Programmierspannung nutzt. Die vorliegenden Ausführungsarten sind mit der Verarbeitung herkömmlicher Rippen-Feldeffekttransistoren (FinFET) kompatibel, kompakt aufgebaut und erfordern nur eine niedrige Programmierspannung. Der auf der Ecke des ersten Endes der Rippen befindliche Teil des Isolators ist der Teil des Isolators, der am leichtesten durchbricht. Durch die Geometrie der Rippenecke wird die Wärmewirkung konzentriert und der Durchbruch des Isolators unterstützt, wodurch die Höhe der zum ”Durchschmelzen” der Antisicherung benötigten Spannung verringert wird. Durch die Verringerung der zum Durchschmelzen der Antisicherung benötigten Spannung bieten die hierin beschriebenen Ausführungsarten einen wesentlichen Vorteil gegenüber herkömmlichen Strukturen von Antisicherungen.
- Der fertige Chip mit dem integrierten Schaltkreis kann vom Hersteller als Rohwafer (das heißt, als kompletter Wafer mit vielen ungekapselten Chips), als ungekapselter Chip oder in gekapselter Form geliefert werden. Im letzteren Fall ist der Chip in ein einzelnes Chipgehäuse (zum Beispiel auf einer Kunststoffunterlage mit Leitungen, die mit einer Hauptplatine oder einem anderen Substrat höherer Ebene verbunden sind) oder in Mehrfach-Chipgehäuse (zum Beispiel auf einer Keramikunterlage mit freiliegenden und/oder verdeckten Zuleitungen) verpackt. Auf jeden Fall wird der Chip dann mit anderen Chips, diskreten Schaltkreiselementen und/oder anderen Signalverarbeitungseinheiten kombiniert, die Teil entweder (a) eines Zwischenprodukts wie beispielsweise einer Hauptplatine oder (b) eines Endprodukts sind. Bei dem Endprodukt kann es sich um ein beliebiges Produkt handeln, das Chips mit integrierten Schaltkreisen beinhaltet und dessen Anwendungsbereich von Spielzeugen und anderen einfachen Anwendungen bis hin zu leistungsfähigen Computerprodukten reicht, die eine Anzeige, eine Tastatur oder eine andere Eingabeeinheit und eine Zentraleinheit in Form eines Prozessors aufweisen.
- Es sollte klar sein, dass die entsprechenden Strukturen, Materialien, Handlungen und alle gleichwertigen Mittel oder Schritte zuzüglich Funktionselementen in den folgenden Ansprüchen alle Strukturen, Materialien oder Handlungen zum Ausführen der Funktion in Verbindung mit anderen ausdrücklich beanspruchten Elementen beinhalten sollen. Außerdem sollte klar sein, dass die obige Beschreibung der vorliegenden Erfindung zur Veranschaulichung und Beschreibung dient und nicht als erschöpfend oder als auf die Erfindung in der beschriebenen Form beschränkt anzusehen ist. Dem Fachmann können viele Modifikationen und Änderungen offensichtlich sein, ohne vom Geltungsbereich und vom Geist der Erfindung abzuweichen. Die Ausführungsarten wurden so ausgewählt und beschrieben, dass die Grundgedanken der Erfindung und der praktischen Anwendung bestmöglich erläutert werden und andere Fachleute in die Lage versetzt werden, die Erfindung für verschiedene Ausführungsarten mit verschiedenen Modifikationen zu verstehen, die für den vorgesehenen Zweck geeignet sind. In der obigen Beschreibung wurden bestens bekannte Komponenten und Verarbeitungstechniken weggelassen, um die Ausführungsarten der Erfindung nicht unnötig zu verschleiern.
- Abschließend sollte klar sein, dass die in der obigen Beschreibung gebrauchten Begriffe lediglich zur Beschreibung einzelner Ausführungsarten dienen und nicht als Einschränkung der Erfindung zu verstehen sind. Zum Beispiel sollen die hierin gebrauchten Einzahlformen ”ein”, ”eine/eines” und ”der, die, das” auch die Mehrzahlformen beinhalten, sofern nicht aus dem Zusammenhang anderes hervorgeht. Darüber hinaus bezeichnen die in dieser Beschreibung gebrauchten Begriffe ”umfasst”, ”umfassend” und/oder ”beinhaltend” das Vorhandensein aufgeführter Merkmale, Zahlen, Schritte, Operationen, Elemente und/oder Komponenten, schließen jedoch das Vorhandensein oder das Hinzukommen eines oder mehrerer anderer Merkmale, Zahlen, Schritte, Operationen, Elemente, Komponenten und/oder deren Kombinationen nicht aus.
- INDUSTRIELLE ANWENDBARKEIT
- Diese Erfindung kann zur Herstellung integrierter Schaltkreiseinheiten verwendet werden.
- ZITATE ENTHALTEN IN DER BESCHREIBUNG
- Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
- Zitierte Patentliteratur
-
- US 7265013 [0036]
Claims (25)
- Struktur einer Antisicherung, die Folgendes umfasst: ein Substrat (
100 ); eine Vielzahl paralleler leitender Rippen (104 ), die auf dem Substrat angeordnet sind, wobei jede der Rippen ein erstes Ende (108 ) und ein zweites Ende (106 ) aufweist; einen Isolator (120 ), der das erste Ende der Rippen bedeckt; einen ersten elektrischen Leiter (140 ), der auf dem Isolator angeordnet ist, wobei der erste elektrische Leiter durch den Isolator vom ersten Ende der Rippen elektrisch isoliert ist; und einen zweiten elektrischen Leiter (180 ), der mit dem zweiten Ende der Rippen elektrisch verbunden ist, wobei der Isolator eine Dicke aufweist, die ausreicht, um beim Anlegen einer vorgegebenen Spannung zwischen dem zweiten elektrischen Leiter und dem ersten elektrischen Leiter durchzubrechen und dadurch über die Rippen eine ständige elektrische Verbindung zwischen dem zweiten elektrischen Leiter und dem ersten elektrischen Leiter zu bilden. - Struktur der Antisicherung nach Anspruch 1, wobei der Isolator entlang der Seitenwände (
118 ) und einer oberen Fläche (116 ) der Rippen angeordnet ist. - Struktur der Antisicherung nach Anspruch 1, wobei die Dicke des Isolators eine Dimension umfasst, die weniger als 5% einer Höhe (H) der Rippen umfasst.
- Struktur der Antisicherung nach Anspruch 1, wobei der zweite elektrische Leiter und der erste elektrische Leiter verschiedene Materialien umfassen.
- Struktur der Antisicherung nach Anspruch 1, wobei der zweite elektrische Leiter ein epitaxial von den Rippen aus aufgewachsenes Material umfasst.
- Struktur einer Antisicherung, die Folgendes umfasst: ein Substrat (
100 ) mit einer oberen Fläche (102 ); eine Vielzahl paralleler leitender Rippen (104 ), die auf der oberen Fläche des Substrats angeordnet sind, wobei jede der Rippen eine rechteckige Prismenform aufweist, die Folgendes umfasst: eine Längendimension (L) parallel zu der oberen Fläche; eine Höhendimension (H) senkrecht zu der Längendimension; und eine Breitendimension (W) senkrecht zu der Längendimension und zu der Höhendimension, wobei die Längendimension größer als die Höhendimension und die Höhendimension größer als die Breitendimension ist, wobei die Breitendimension die obere Fläche des Substrats berührt und die Längendimension der Rippen ein erstes Ende (108 ) und ein zweites Ende (106 ) aufweist; einen Isolator (120 ), der das erste Ende der Rippen bedeckt; einen ersten elektrischen Leiter (140 ), der auf dem Isolator angeordnet ist, wobei der erste elektrische Leiter durch den Isolator elektrisch von dem ersten Ende der Rippen isoliert ist; und einen zweiten elektrischen Leiter (180 ), der mit dem zweiten Ende der Rippen elektrisch verbunden ist, wobei der Isolator eine Dicke aufweist, die ausreicht, um beim Anlegen einer vorgegebenen Spannung zwischen dem zweiten elektrischen Leiter und dem ersten elektrischen Leiter durchzubrechen und dadurch über die Rippen eine ständige elektrische Verbindung zwischen dem zweiten elektrischen Leiter und dem ersten elektrischen Leiter zu bilden. - Struktur der Antisicherung nach Anspruch 6, wobei der Isolator entlang der Seitenwände (
118 ) und einer oberen Fläche (116 ) der Rippen angeordnet ist. - Struktur der Antisicherung nach Anspruch 6, wobei die Dicke des Isolators eine Dimension umfasst, die kleiner als 5% der Höhendimension der Rippen ist.
- Struktur der Antisicherung nach Anspruch 6, wobei der zweite elektrische Leiter und der erste elektrische Leiter verschiedene Materialien umfassen.
- Struktur der Antisicherung nach Anspruch 6, wobei der zweite elektrische Leiter ein epitaxial von den Rippen aus aufgewachsenes Material umfasst.
- Struktur einer Antisicherung, die Folgendes umfasst: ein Substrat (
100 ) mit einer oberen Fläche (102 ); eine Vielzahl paralleler leitender Rippen (104 ), die auf der oberen Fläche des Substrats angeordnet sind, wobei jede der Rippen eine rechteckige Prismenform aufweist, die Folgendes umfasst: eine Längendimension (L) parallel zu der oberen Fläche; eine Höhendimension (H) senkrecht zu der Längendimension; und eine Breitendimension (W) senkrecht zu der Längendimension und zu der Höhendimension, wobei die Längendimension größer als die Höhendimension und die Höhendimension größer als die Breitendimension ist, wobei die Längendimension der Rippen ein zweites Ende (106 ) und ein erstes Ende (108 ) aufweist und jede der Rippen eine untere Fläche (114 ) aufweist, die mit der oberen Fläche des Substrats und einer der unteren Fläche gegenüberliegenden oberen Fläche (116 ) verbunden ist; einen Isolator (120 ), der das erste Ende der Rippen bedeckt, wobei jede der Rippen Seitenflächen (118 ) zwischen der unteren Fläche und der oberen Fläche aufweist, wobei der Isolator die obere Fläche und die Seitenflächen des ersten Endes der Rippen bedeckt; einen ersten elektrischen Leiter (140 ), der auf dem Isolator angeordnet ist, wobei der erste elektrische Leiter durch den Isolator von dem ersten Ende der Rippen elektrisch isoliert ist; und einen zweiten elektrischen Leiter (180 ), der mit dem zweiten Ende der Rippen elektrisch verbunden ist, wobei der zweite elektrische Leiter mit der oberen Fläche des zweiten Endes der Rippen elektrisch verbunden ist, wobei der Isolator eine Dicke aufweist, die ausreicht, um beim Anlegen einer vorgegebenen Spannung zwischen dem zweiten elektrischen Leiter und dem ersten elektrischen Leiter durchzubrechen und dadurch über die Rippen eine ständige elektrische Verbindung zwischen dem zweiten elektrischen Leiter und dem ersten elektrischen Leiter zu bilden. - Struktur der Antisicherung nach Anspruch 11, wobei der Isolator entlang den Seitenwänden (
118 ) und einer oberen Fläche (116 ) der Rippen angeordnet ist. - Struktur der Antisicherung nach Anspruch 11, wobei die Dicke des Isolators eine Dimension umfasst, die kleiner als 5% der Höhendimension der Rippen ist.
- Struktur der Antisicherung nach Anspruch 11, wobei der zweite elektrische Leiter und der erste elektrische Leiter verschiedene Materialien umfassen.
- Struktur der Antisicherung nach Anspruch 11, wobei der zweite elektrische Leiter ein epitaxial von den Rippen aufgewachsenes Material umfasst.
- Verfahren zum Bilden der Struktur einer Antisicherung, das die folgenden Schritte umfasst: Strukturieren einer Vielzahl paralleler leitender Rippen (
104 ) auf einem Substrat (100 ), wobei jede der Rippen ein erstes Ende (108 ) und ein zweites Ende (106 ) aufweist; Bilden eines Isolators (120 ) auf den Rippen; Bilden eines ersten elektrischen Leiters (140 ) auf dem Isolator oberhalb des ersten Endes der Rippen, wobei der erste elektrische Leiter durch den Isolator von dem ersten Ende der Rippen elektrisch isoliert ist; Entfernen des Isolators von dem zweiten Ende der Rippen, um das zweite Ende der Rippen freizulegen; und Bilden eines zweiten elektrischen Leiters (180 ) auf dem zweiten Ende der Rippen, wobei der Isolator eine Dicke aufweist, die ausreicht, um beim Anlegen einer vorgegebenen elektrischen Spannung zwischen dem zweiten elektrischen Leiter und dem ersten elektrischen Leiter durchzubrechen und dadurch über die Rippen eine ständige elektrische Verbindung zwischen dem zweiten elektrischen Leiter und dem ersten elektrischen Leiter zu bilden. - Verfahren nach Anspruch 16, wobei das Bilden des Isolators das Anordnen des Isolators entlang der Seitenwände (
118 ) und einer oberen Fläche (116 ) der Rippen umfasst. - Verfahren nach Anspruch 16, wobei das Bilden des Isolators einen Prozess umfasst, mittels dessen der Isolator bis zu einer Dickendimension von weniger als 5% einer Höhe (H) der Rippen gebildet wird.
- Verfahren nach Anspruch 16, wobei das Bilden des zweiten elektrischen Leiters und das Bilden des ersten elektrischen Leiters Prozesse umfasst, bei denen verschiedene Materialien verwendet werden.
- Verfahren nach Anspruch 16, wobei das Bilden des zweiten elektrischen Leiters das epitaxiale Aufwachsen des zweiten elektrischen Leiters von den Rippen aus umfasst.
- Verfahren zum Bilden der Struktur einer Antisicherung, das folgende Schritte umfasst: Strukturieren einer Vielzahl paralleler leitender Rippen (
104 ) auf einem Substrat (100 ), sodass jede der Rippen eine rechteckige Prismenform aufweist, die Folgendes umfasst: eine Längendimension (L) parallel zu der oberen Fläche; eine Höhendimension (H) senkrecht zu der Längendimension; und eine Breitendimension (W) senkrecht zu der Längendimension und zu der Höhendimension, wobei die Längendimension größer als die Höhendimension und die Höhendimension größer als die Breitendimension ist, und wobei die Breitendimension die obere Fläche des Substrats berührt, und die Längendimension der Rippen ein erstes Ende (108 ) und ein zweites Ende (106 ) aufweist; Bilden eines Isolators (120 ) auf den Rippen; Bilden eines ersten elektrischen Leiters (140 ) auf dem Isolator oberhalb des ersten Endes der Rippen, wobei der erste elektrische Leiter durch den Isolator vom ersten Ende der Rippen elektrisch isoliert ist; Entfernen des Isolators vom zweiten Ende der Rippen, um das zweite Ende der Rippen freizulegen; und Bilden eines zweiten elektrischen Leiters (180 ) auf dem zweiten Ende der Rippen, wobei der Isolator eine Dicke aufweist, die ausreicht, um beim Anlegen einer vorgegeben Spannung zwischen dem zweiten elektrischen Leiter und dem ersten elektrischen Leiter durchzubrechen und dadurch über die Rippen eine ständige elektrische Verbindung zwischen dem zweiten elektrischen Leiter und dem ersten elektrischen Leiter zu bilden. - Verfahren nach Anspruch 21, wobei das Bilden des Isolators das Anordnen des Isolators entlang der Seitenwände (
118 ) und einer oberen Fläche (116 ) der Rippen umfasst. - Verfahren nach Anspruch 21, wobei das Bilden des Isolators einen Prozess umfasst, mittels dessen der Isolator bis zu einer Dickendimension von weniger als 5% einer Höhe (H) der Rippen gebildet wird.
- Verfahren nach Anspruch 21, wobei das Bilden des zweiten elektrischen Leiters und das Bilden des ersten elektrischen Leiters Prozesse umfasst, bei denen verschiedene Materialien verwendet werden.
- Verfahren nach Anspruch 21, wobei das Bilden des zweiten elektrischen Leiters das epitaxiale Aufwachsen des zweiten elektrischen Leiters von den Rippen aus umfasst.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/538,381 US8030736B2 (en) | 2009-08-10 | 2009-08-10 | Fin anti-fuse with reduced programming voltage |
US12/538,381 | 2009-08-10 | ||
PCT/US2010/044385 WO2011019562A2 (en) | 2009-08-10 | 2010-08-04 | Fin anti-fuse with reduced programming voltage |
Publications (2)
Publication Number | Publication Date |
---|---|
DE112010003252T5 true DE112010003252T5 (de) | 2013-01-03 |
DE112010003252B4 DE112010003252B4 (de) | 2015-12-03 |
Family
ID=43534176
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE112010003252.1T Active DE112010003252B4 (de) | 2009-08-10 | 2010-08-04 | Rippen-Antisicherung mit verringerter Programmierspannung und Verfahren zu deren Herstellung |
Country Status (7)
Country | Link |
---|---|
US (1) | US8030736B2 (de) |
JP (1) | JP5480382B2 (de) |
CN (1) | CN102473699B (de) |
DE (1) | DE112010003252B4 (de) |
GB (1) | GB2484634B (de) |
TW (1) | TWI478310B (de) |
WO (1) | WO2011019562A2 (de) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8569116B2 (en) * | 2011-06-28 | 2013-10-29 | GlobalFoundries, Inc. | Integrated circuit with a fin-based fuse, and related fabrication method |
US8969999B2 (en) * | 2011-10-27 | 2015-03-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fin-like field effect transistor (FinFET) based, metal-semiconductor alloy fuse device and method of manufacturing same |
US8609499B2 (en) | 2012-01-09 | 2013-12-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFETs and the methods for forming the same |
US8759184B2 (en) | 2012-01-09 | 2014-06-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFETs and the methods for forming the same |
CN103456711B (zh) * | 2012-06-05 | 2016-03-23 | 中芯国际集成电路制造(上海)有限公司 | 鳍型反熔丝结构及其制造方法 |
FR2993389B1 (fr) | 2012-07-10 | 2015-02-27 | Soitec Silicon On Insulator | Antifusible |
US9431497B2 (en) | 2013-05-21 | 2016-08-30 | Globalfoundries Singapore Pte. Ltd. | Transistor devices having an anti-fuse configuration and methods of forming the same |
KR102109793B1 (ko) | 2013-11-04 | 2020-05-13 | 삼성전자주식회사 | 반도체 소자 |
US20150194433A1 (en) * | 2014-01-08 | 2015-07-09 | Broadcom Corporation | Gate substantial contact based one-time programmable device |
US9165936B2 (en) * | 2014-01-14 | 2015-10-20 | Broadcom Corporation | Dummy end-gate based anti-fuse device for finFET technologies |
KR102150869B1 (ko) | 2014-04-03 | 2020-09-02 | 삼성전자 주식회사 | 퓨즈 구조체 및 이를 포함하는 반도체 장치 |
CN104979362B (zh) | 2014-04-10 | 2019-11-19 | 三星电子株式会社 | 具有翅片式有源图案和栅极节点的半导体装置 |
US9293221B1 (en) | 2015-02-26 | 2016-03-22 | International Business Machines Corporation | Three terminal fuse with FinFET |
US9768276B2 (en) | 2015-04-23 | 2017-09-19 | International Business Machines Corporation | Method and structure of forming FinFET electrical fuse structure |
EP3205491B1 (de) * | 2016-02-09 | 2020-07-08 | Airbus Defence and Space SA | Verfahren zur herstellung einer versteiften platte aus verbundmaterial |
US10008507B2 (en) | 2016-04-14 | 2018-06-26 | International Business Machines Corporation | Metal FinFET anti-fuse |
US9852982B1 (en) | 2016-06-22 | 2017-12-26 | Globalfoundries Inc. | Anti-fuses with reduced programming voltages |
US9754875B1 (en) | 2016-07-20 | 2017-09-05 | International Business Machines Corporation | Designable channel FinFET fuse |
US9929091B2 (en) | 2016-08-25 | 2018-03-27 | International Business Machines Corporation | Vertical fuse structures |
US9831254B1 (en) | 2016-09-22 | 2017-11-28 | International Business Machines Corporation | Multiple breakdown point low resistance anti-fuse structure |
US11843035B2 (en) * | 2020-12-21 | 2023-12-12 | Micron Technology, Inc. | Transistor interface between gate and active region |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7265013B2 (en) | 2005-09-19 | 2007-09-04 | International Business Machines Corporation | Sidewall image transfer (SIT) technologies |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5166556A (en) * | 1991-01-22 | 1992-11-24 | Myson Technology, Inc. | Programmable antifuse structure, process, logic cell and architecture for programmable integrated circuits |
WO1993005514A1 (en) * | 1991-09-04 | 1993-03-18 | Vlsi Technology, Inc. | Anti-fuse structures and methods for making same |
US5783467A (en) * | 1995-12-29 | 1998-07-21 | Vlsi Technology, Inc. | Method of making antifuse structures using implantation of both neutral and dopant species |
US6069064A (en) * | 1996-08-26 | 2000-05-30 | Micron Technology, Inc. | Method for forming a junctionless antifuse |
US6156588A (en) * | 1998-06-23 | 2000-12-05 | Vlsi Technology, Inc. | Method of forming anti-fuse structure |
DE10043215C1 (de) * | 2000-09-01 | 2002-04-18 | Infineon Technologies Ag | Verfahren zur Herstellung einer Antifuse, Antifuse zur selektiven elektrischen Verbindung von benachbarten leitenden Bereichen und integrierte Schaltung mit einer Antifuse |
US6683365B1 (en) * | 2002-08-01 | 2004-01-27 | Micron Technology, Inc. | Edge intensive antifuse device structure |
JP2004185091A (ja) * | 2002-11-29 | 2004-07-02 | Matsushita Electric Ind Co Ltd | 携帯端末装置 |
US7087499B2 (en) * | 2002-12-20 | 2006-08-08 | International Business Machines Corporation | Integrated antifuse structure for FINFET and CMOS devices |
CN1314124C (zh) * | 2002-12-20 | 2007-05-02 | 国际商业机器公司 | 用于finfet和cmos器件的集成反熔断器结构及其制造方法 |
US7224029B2 (en) * | 2004-01-28 | 2007-05-29 | International Business Machines Corporation | Method and structure to create multiple device widths in FinFET technology in both bulk and SOI |
JP4668711B2 (ja) * | 2004-07-14 | 2011-04-13 | オセ−テクノロジーズ ビーブイ | カスタマイズ可能なプリントメディアの定義 |
US7456426B2 (en) * | 2004-10-08 | 2008-11-25 | International Business Machines Corporation | Fin-type antifuse |
CN2766380Y (zh) | 2004-12-10 | 2006-03-22 | 富士康(昆山)电脑接插件有限公司 | 电连接器 |
KR100668962B1 (ko) | 2004-12-30 | 2007-01-12 | 동부일렉트로닉스 주식회사 | 전압 분배 저항 및 이를 구비한 반도체 소자 |
KR100620705B1 (ko) * | 2004-12-31 | 2006-09-13 | 동부일렉트로닉스 주식회사 | 유전체의 두께가 균일한 안티퓨즈 및 그 제조 방법 |
US20070029576A1 (en) * | 2005-08-03 | 2007-02-08 | International Business Machines Corporation | Programmable semiconductor device containing a vertically notched fusible link region and methods of making and using same |
US7763932B2 (en) * | 2006-06-29 | 2010-07-27 | International Business Machines Corporation | Multi-bit high-density memory device and architecture and method of fabricating multi-bit high-density memory devices |
JP2008172103A (ja) * | 2007-01-12 | 2008-07-24 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2008311409A (ja) * | 2007-06-14 | 2008-12-25 | Elpida Memory Inc | 半導体装置及びその製造方法 |
US8274132B2 (en) * | 2008-02-14 | 2012-09-25 | Infineon Technologies Ag | Electrical device and fabrication method |
-
2009
- 2009-08-10 US US12/538,381 patent/US8030736B2/en active Active
-
2010
- 2010-07-30 TW TW099125385A patent/TWI478310B/zh active
- 2010-08-04 GB GB1202057.4A patent/GB2484634B/en not_active Expired - Fee Related
- 2010-08-04 JP JP2012524746A patent/JP5480382B2/ja not_active Expired - Fee Related
- 2010-08-04 DE DE112010003252.1T patent/DE112010003252B4/de active Active
- 2010-08-04 CN CN201080034271.9A patent/CN102473699B/zh active Active
- 2010-08-04 WO PCT/US2010/044385 patent/WO2011019562A2/en active Application Filing
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7265013B2 (en) | 2005-09-19 | 2007-09-04 | International Business Machines Corporation | Sidewall image transfer (SIT) technologies |
Also Published As
Publication number | Publication date |
---|---|
GB2484634B (en) | 2014-02-05 |
GB201202057D0 (en) | 2012-03-21 |
JP5480382B2 (ja) | 2014-04-23 |
CN102473699A (zh) | 2012-05-23 |
CN102473699B (zh) | 2014-07-09 |
WO2011019562A3 (en) | 2011-05-05 |
GB2484634A (en) | 2012-04-18 |
TW201133760A (en) | 2011-10-01 |
TWI478310B (zh) | 2015-03-21 |
DE112010003252B4 (de) | 2015-12-03 |
US20110031582A1 (en) | 2011-02-10 |
US8030736B2 (en) | 2011-10-04 |
WO2011019562A2 (en) | 2011-02-17 |
JP2013502073A (ja) | 2013-01-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE112010003252B4 (de) | Rippen-Antisicherung mit verringerter Programmierspannung und Verfahren zu deren Herstellung | |
DE2217538C3 (de) | Verfahren zur Herstellung von Zwischenverbindungen in einer Halbleiteranordnung | |
DE10125407B4 (de) | Verbesserte elektronische Sicherungen durch die lokale Verschlechterung der schmelzbaren Verbindung | |
DE102008006524B4 (de) | Finnenverbindung für Multi-Gate-Feldeffekt-Transistoren | |
DE1955221A1 (de) | Integrierte Halbleiter-Schaltkreise | |
DE102017117937A1 (de) | Aufgeteilte Schienenstrukturen, die sich in angrenzenden Metallschichten befinden | |
DE1106368B (de) | Verfahren zur Herstellung einer Schaltmatrize | |
DE1933731A1 (de) | Verbindungselemente fuer Halbleiterschaltungselemente und integrierte Schaltungsanordnungen | |
DE102009025413A1 (de) | Vorrichtung, die eine Imidschicht mit Nichtkontaktöffnung umfasst, und Verfahren | |
DE19501557A1 (de) | Halbleitervorrichtung und Verfahren zu deren Herstellung | |
DE2922016A1 (de) | Vlsi-schaltungen | |
DE2133184A1 (de) | Verfahren zum Herstellen von Halbleiterbauteilen | |
DE102008031309B4 (de) | Halbleiterbauteil und Verfahren zur Herstellung desselben | |
DE3038773C2 (de) | Verfahren zur Herstellung einer integrierten Halbleiterschaltungsanordnung mit MOS-Transistoren und mit spannungsunabhängigen Kondensatoren | |
EP1986237A2 (de) | Verfahren zur Erzeugung eines Layouts, Verwendung eines Transistorlayouts und Halbleiterschaltung | |
DE112018003821T5 (de) | Systeme und verfahren zum ausbilden eines in einer integrierten schaltungsanordnung integrierten dünnfilmwiderstandes | |
DE69737469T2 (de) | Diffundierter Titanwiderstand und Herstellungsmethode | |
DE112012004348T5 (de) | Multielektrodenarray hoher Dichte | |
DE4435461C2 (de) | Dünnfilmtransistor und dessen Herstellverfahren | |
DE19501558B4 (de) | Halbleitervorrichtung und Verfahren zu deren Herstellung | |
DE102011100779B4 (de) | Elektronische Vorrichtung und Verfahren zur Herstellung einer elektronischen Vorrichtung | |
DE19525576B4 (de) | Verfahren zur Herstellung eines Dünnfilmtransistors | |
DE2916732A1 (de) | Verfahren zur herstellung eines fadenfoermigen widerstandselementes fuer eine integrierte schaltung | |
DE3634850C2 (de) | ||
DE112022001841T5 (de) | Resistiver überzug einer phasenänderungsspeicherzelle |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R163 | Identified publications notified | ||
R012 | Request for examination validly filed | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R083 | Amendment of/additions to inventor(s) | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R079 | Amendment of ipc main class |
Free format text: PREVIOUS MAIN CLASS: H01L0023620000 Ipc: H01L0023525000 |
|
R081 | Change of applicant/patentee |
Owner name: GLOBALFOUNDRIES U.S. INC., SANTA CLARA, US Free format text: FORMER OWNER: INTERNATIONAL BUSINESS MACHINES CORPORATION, ARMONK, N.Y., US Owner name: GLOBALFOUNDRIES U.S. INC., SANTA CLARA, US Free format text: FORMER OWNER: INTERNATIONAL BUSINESS MACHINES CORPORATION, ARMONK, NY, US Owner name: GLOBALFOUNDRIES INC., KY Free format text: FORMER OWNER: INTERNATIONAL BUSINESS MACHINES CORPORATION, ARMONK, N.Y., US |
|
R082 | Change of representative |
Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE Representative=s name: RICHARDT PATENTANWAELTE PARTG MBB, DE |
|
R081 | Change of applicant/patentee |
Owner name: GLOBALFOUNDRIES U.S. INC., SANTA CLARA, US Free format text: FORMER OWNER: GLOBALFOUNDRIES US 2 LLC (N.D.GES.DES STAATES DELAWARE), HOPEWELL JUNCTION, N.Y., US Owner name: GLOBALFOUNDRIES INC., KY Free format text: FORMER OWNER: GLOBALFOUNDRIES US 2 LLC (N.D.GES.DES STAATES DELAWARE), HOPEWELL JUNCTION, N.Y., US |
|
R082 | Change of representative |
Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE Representative=s name: RICHARDT PATENTANWAELTE PARTG MBB, DE |
|
R020 | Patent grant now final | ||
R081 | Change of applicant/patentee |
Owner name: GLOBALFOUNDRIES U.S. INC., SANTA CLARA, US Free format text: FORMER OWNER: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY |
|
R082 | Change of representative |
Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE |