DE1933731A1 - Verbindungselemente fuer Halbleiterschaltungselemente und integrierte Schaltungsanordnungen - Google Patents

Verbindungselemente fuer Halbleiterschaltungselemente und integrierte Schaltungsanordnungen

Info

Publication number
DE1933731A1
DE1933731A1 DE19691933731 DE1933731A DE1933731A1 DE 1933731 A1 DE1933731 A1 DE 1933731A1 DE 19691933731 DE19691933731 DE 19691933731 DE 1933731 A DE1933731 A DE 1933731A DE 1933731 A1 DE1933731 A1 DE 1933731A1
Authority
DE
Germany
Prior art keywords
semiconductor
semiconductor body
zones
connection
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19691933731
Other languages
English (en)
Other versions
DE1933731B2 (de
DE1933731C3 (de
Inventor
Filippazzi Franco Forlani
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Information Systems SpA
Original Assignee
General Electric Information Systems SpA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Information Systems SpA filed Critical General Electric Information Systems SpA
Publication of DE1933731A1 publication Critical patent/DE1933731A1/de
Publication of DE1933731B2 publication Critical patent/DE1933731B2/de
Application granted granted Critical
Publication of DE1933731C3 publication Critical patent/DE1933731C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76297—Dielectric isolation using EPIC techniques, i.e. epitaxial passivated integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/122—Polycrystalline
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/145—Shaped junctions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/928—Front and rear surface processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

Patentanwalt
r. Wilhelm ßeichsi
Frankfurt/Main-1 ( 5944
Pariteiraße 13
General Electric Information Systems Italia· Pregnane Milanese,
Italien
Verbindungselemente für Halbleiterschaltungselemente und integrierte Schaltungsanordnungen·
Die Erfindung bezieht sich auf Halbleiterplättchen mit Verbindungselemente! für Halbleiterschaltungselemente und integrierte Schaltungsanordnungen,wenn diese beispielsweise für elektronische Geräte oder zur Datenverarbeitung verwendet werden·
Das Problem,Halbleiterschaltungselemente und integrierte Schaltungsanordnungen zu verbinden,kann unter drei verschiedenen Gesichtspunkten betrachtet werden.Bei hybriden Schaltungsanordnungen müssen mehrere Schaltungselemente,beispielsweise Dioden und Transistoren,die voneinander getrennt auf Halbleiterplättchen hergestellt sind,mit einem leitungsnetz verbunden werden,welches sich auf einer isolierscheibe befindet «Bei integrierten Schaltungsanordnungen,bei denen mehrere Schaltungselemente,auf einer Hauptfläche eines Halblei terplättchens sich befinden,kann man zwei Fälle unterscheiden.
Beim ersten Fall,bei sogenannten hybriden integrierten Schaltungsanordnungen, sind Schaltungsanordnungen,die jeweils auf der fiauptflache eines einzigen Halbleiterplättchens hergestellt sind und eine relativ kleine Zahl von Schaltungselementen enthalt en, untereinander und mit der äußeren Schaltung durch Verbindungen verbunden,die auf einer Isolierscheibe aufgebracht sind,wodurch sich erst eine vollständige Funktionseinheit ergibt,die in einem Behälter eingeschlossen wird· Diese Technik ist auch als Integration in
909887/1127
«" 2 —
mittlerer Größenordnung (Medium Scale Integration = M.S.I.) bekannt.Der zweite Pail betrifft die sogenannte integration in großer Größenordnung (Large Scale Integration = L.S.I.), wobei eine vollständige Funktionseinheit,die eine erhebliche Zahl von Schaltungselementen enthält,auf eine Hauptfläche eines einzigen Halbleiterplättchens hergestellt ist.
Pur die Verbindungen ergeben sich in allen diesen Pällen erhebliche Schwierigkeitentdie mit dem Grad der Mikrominiaturisierung und der Komplexheit der Schaltungen zunehmen· Diese Schwierigkeiten ergeben sich hauptsächlich deshalb bei den bekannten Schaltungen,weil die Verbindungen Anschlußkontakte und Leiter enthalten,die ausschließlich auf der gleichen Seite des Halbleiterplättchens angeordnet sind,auf der auch die Schaltungselemente hergestellt sind«
Die Kontakte für dies© äußeren Verbindungen können wegen der Zuverlässigkeit nicht sehr klein sein imd deshalb ist ein erheblicher Teil der üutzflache von diesen Kontakten eingenommen: Perner müssen bei integrierten Schaltungeanordnungen mehrere Schaltungselemente untereinander und mit äußeren Schaltungen verbunden werden.Dies führt zu mehrfachen Kreuzungen und Überlagerungen von Verbindungsleitem,die folglich gegeneinander isoliert werden müssen,dadurch daß manTeine dielektrische Schicht swischen sie einfügt.Dadurch werden die. Herstellungskosten erhöht ,die Dichte der Schaltungselemente, die auf einem einzigen ^albleiterplättchen angeordnet werden kann,nimmt ab,und die ^erstellungsergiebigkeit und die Zuverlässigkeit der integrierten. Schaltungsanordnung vermindert sich·
In der deutschen Patentanmeldung P 1764378.6 (DAS )
ist ein Verfahren beschrieben,nach dem man Verbindungen für eine besondere integrierte Schaltung,nämlich eine Diodenmatrix erhalten kann,dadurch daß Verbindungsleiter auf der Seite angebracht sind, die . . der Seite gegenüberliegt ,welche für die Herstellung der Schaltungselemente dient,wobei diese Ver-
909887/1127
bindungsleiter mit den Schaltungselemente*! über hochleitfähige Zonen des ^albleiterplättchens in elektrischer Verfeindung stehen,die durch räumliche Trennung gegeneinander isoliert sind,welche man durch chemisches Ätzen erhält»
Es ist "bereits ein Verfahren bekannt,nach dem sich Verbindungen zwischen gegenüberliegenden Seiten des Halbleiterplätt« Chens herstellen lassen,und nach diesem Verfahren v/erden Öffnungen durch das Halbleiterplättchen hergestellt,deren Wände so dotiert und polarisiert werden,daß isolierende Diodenübergänge entstehen.Diese Verbindungen hben jedoch einen großen V/iderstand und hohe Kapazitäten.)
Der Erfindung liegt die Aufgaoe zu Grunde,die Anordnung,die in der oben erwähnten Patentanmeldung beschrieben ist,auch auf voneinander getrennte Halbleiter - Schaltungselemente und auf alle Arten von integrierten Schaltungsanordnungen anzuwenden,damit die oben erwähnten Schwierigkeiten überwunden werden. :
Gemäß der Erfindung soll der Aufbau von hybriden Schaltungsanordnungen dadurch erleichtert werden,daß äußere Schaltungselemente mit relativ großen Abmessungen für die einzelnen Schaltungselemente vorgesehen sind,wohingegen die Fläche,die von den Anschlußkontakten auf der für die Schaltungselemente vorgesehenen Oberfläche des Halbleiterplättchens eingenommen wird,vermindert ist,und während gleichzeitig die Wirksamkeit der äußeren Verbindungen in einfacher Weise überprüft werden kann«
Gemäß der Erfindung ^oll ferner eine Verbindung für integrierte Schaltungsunteranordnungen in hybriden integrierten Schaltungsanordnungen vorgesehen werden«
Gemäß einer weiteren Ausbildung der Erfindung soll eine
909887/112 7
8AD ORIGINAL
größere Vielfalt von räumlichen Anordnungen der Schältungsunteranordnungen möglich sein,wenn diese Schaltungsunteranordnungen zu einer einzigen integrierten Schaltungsanordnung zusammengesetzt v/erden,dadurch daß die Schaltungsunteranordnungen auf verschiedene Weise nebeneinander oder übereinander gesetzt angeordnet werden können.
Gemäß der Erfindung soll ferner die Herstellung und die Verbindung von integrierten Schaltungsanordnungen mittlerer oder großer Größenordnung erleichtert v/erden,dadurch daß Veroindungselemente vorgesehen werden,die nur einen kleinen Teil der Oberfläche einnehmen,die auf der für die Halbleiterbauelemente des ETaIbleiterplättchens vorgesehene Seite vorhanden ist und die ferner die Zahl der Kreuzungen und Überlagerungen zwischen den ^eitern vermindern·
Die der Erfindung zu Grunde liegende Aufgabe wird' dadurch gelöst,daß in einem einzigen monokristallinen H'albleiterplättohen ,auf dessen oberer oberfläche die Schaltungselemente hergestellt werden,konische Zonen vorgesehen sind, die mit einem Material von niedrigem Widerstand gefüllt sind und durch die ganze Dicke des ^albleiterplättchens hindurchgehen und von diesen isoliert sind.
Die Zonen .haben entweder eine kegeistumpfförmige oder pyramidenstunipfförmige Gestalt und ihre kleineren Grundflächen befinden sich in der oberen Oberfläche des Halbleiterplättchens und nehmen dort Flächen von geringen Dimensionen ein, die mit den Schaltungselementen,die in der oberen Oberfläche des Halbleiterplättchens gebildet sind,verbunden werden können,wohingegen die größeren Grundflächen,die eine''relativ große Fläche aufweisen,auf der unteren Seite des tialbleiterplättchens in ohmschen ·· Kontakt .mit metallischen Verbindungselementen stehen.
Die Zonen sind von dem übrigen Teil des
909887/1127
BAD ORIGINAL
auf bekannte Weise isoliert,beispielsweise durch dazwischenliegenden dielektrische Schichten oder in geeigneter Weise polarisierte Halbleiterdiodenübergänge·
Ausführungsformen der Erfindung werden nachstehend an Hand der Zeichnungen beispielshalber beschrieben.Dabei zeigen:
Pig· 1 einen Schnitt durch einen Teil eines Halbleiterplättchens und durch ein Verbindungselement gemäß einer Ausführungsform der Erfindung,
Fig· 1 bis eine abgewandelte Ausführungsform des Anschlußkontaktes,
Pig. 2 eine schemat'isehe perspektivische Ansicht im Schnitt eines einzigen Schaltungselementes und der zugehörigen Verbindungselemente ,
Pig· 3 einen Schnitt durch einen Teil eines Kalbleiterplättchens einer integrierten Schaltungsanordnung,
Pig· 4,5 und 6 verschiedene Verbindungselemente von integrierten Schaltungsunteranordnungen,
Pig· 7 eine besondere Verwendung der erfindungsgemäßen Anordnung zur Verbindung zweier Punkte einer integrierten Schaltungsanordnung,
Pig· 8 eine andere Verwendung der erfindungsgemäßen Anordnung ,wodurch ein Kondensator zwischen zwei.^unkten einer integrierten Schaltungsanordnung entsteht und
Pig· 9 die verschiedenen Schritte eines möglichen Verfahrens zur Herstellung einer erfindungsgemäßen Anordnung.
909887/1127
In Pig. 1 ist im.. Schnitt ein Teil eines monokristallinen Halbleiterplättchens dargestellt,welches als Träger für. ein Schaltungselement 'oder eine integrierte Schaltungsanordnung verwendet wird.Y/ie bei derartigen Anordnungen allgemein üb r lieh enthält das Plättchen einen Halbleiterkörper,der relativ dick ist,beispielsweise 100 Mikrometer,und der derart dotiert ist,daß er eine relativ große IT - Leitfähigkeit aufweist (die beispielsweise einem spezifischem V/iderstand von 0,01 Ohm cm entspricht).
Auf der oberen Oberfläche des Halbleiterkörpers ist eine W relativ dünne Schicht 2 epitaxial aufgewachsen.Diese dünne Schicht kann beispielsweise eine Dicke von 5 tlikrometer aufweisen, und sie besteht aus Halbleitermaterial,welches ebenso wie der Halbleiterkörper N - Leitfähigkeit hat,dessen Leitfähigkeit jedoch wesentlich geringer ist und beispielsweise .... ; einem spezifischem Widerstand von 1,5 Ohm cn entspricht.Die relativ große H - Leitfähigkeit des Halbleiterkörper ist in der folgenden Beschreibung und den Zeichnungen mit H+ bezeichnet, wohingegen die verminderte H - Leitfähigkeit der dünnen Schicht mit 17 bezeichnet istjganz analog sind die großen und geringen P - Leitfähigkeiten mit P.4" und P bezeichnet.
Quer durch die ganze Dicke des Halbleiterkörpers 1 verläuft eine konische Zone 3»die eine kegelstumpfförmige oder pyramidenstumpf förmige' Gestalt hat und aus polykristallinen Halbleitermaterial besteht,welches eine relativ große P — Leitfähigkeit hat und welche von dem Halbleiterkörper 1 durch eine geeignete Schicht aus dielektrischem Werkstoff,beispielsweise aus Silizium-Dioxyd,getrennt ist.Die Zone 3 endet an der unteren Fläche des Halbleiterkörpers 1 und an-ihrer Hauptbasisfläche ist ein etwa halbkugelförmiges Metallteil 5,beispielsweise aus Gold auf gebracht, wodurch ein ohmscher Kontakt mit der Zone 3 entsteht und somit ein Anschlußkontakt für eine äußere Schaltung gegeben ist. ' r '
909887/1127
Wie man in Pig* 1 bis sieht5kann dieser Anschlußkontakt auch eine andere Gestalt haben und er kann beispielsweise als konischer Zylinder ausgebildet sein.
An der oberen Seite endet die Zone 3 in gleicher -Höhe v/ie die TiVennfläche zwischen dem Halbleiterkörper 1 und der epitaxial aufgewachsenen dünnen Schicht 2eIn gleicher Höhe wie diese Trennfläche endet auch die dielektrische Schicht 4, die sich zwischen der Zone 3 und dem Halbleiterkörper 1 befindet.Über und in direktem Kontakt mit der oberen kleineren Fläche der Zone 3 weist die epitaxiale Schicht 2 eine begrenzte Zone 6 mit P+ - Leitfähigkeit auf ,die ragen durch geeignete Diffusion einer ausgewählten Verunreinigung in die Schicht 2 erhält.Diese Zone 6,die epitaxial aufgewachsen ist, bildet an der Berührungsstelle mit der kleinen Grundfläche der Zone 3 eine poly kristalline Teilzone 6',während der übrige Teil der Zone 6 monokristallin ist.Die diffundierte Zone 6 ist so breit,daß sich die Grenzflächen zwischen der Zone 6 und der umgebenden Schicht 2 in dem monokristallinen Teil der Zone. 6 befindet.iie Grenzfläche 9 ist deshalb ein Übergang zwischen entgegengesetzt dotierten (P und N)Zonen,und wenn sie in geeigneter 17eise vorgespannt ist,dann bildet sie einen Isolätionsbereich zwischen der Zone 6 und der Schicht
Die polykristalline Zone 3 und die diffundierte Zone 6,wel- -he beide N+ - Leitfähigkeit aufweisen,bilden deshalb eine leitende Zone,die von dem Halbleiterkörpeer 1 isoliert ist, vorausgesetzt,daß ein niedriger Widerstand zwischen den Verbindung skontakt 5 und der oberen Fläche der Zone 3 besteht, welche sich auf gleicher Höhe wie die Oberfläche des Halblei terplättchens bei „idet.
Auf diese. Oberfläche kann ein Streifen 7 aus leitendem Werkstoff ,beispielsweise aus Aluminium aufgesetzt sein,und dieser Streifen befindet sich im ohmschen Kontakt mit der Zone 6 und er ist von der Oberfläche der Schicht 2 durch eine di-
013 887/1127
BAD
elektrische Schicht 8 isoliert.Polglich ist eine niederohmige elektrische'Verbindung zwischen dem Anschlußkontakt 5 auf der unteren Fläche des Halbleiterplättchens und einem oder mehreren gelgnet ausgewählten Punkten auf der oberen bberflache,auf der die Halbleiterschaltungselemente angeordnet sind, vorgesehen.Die kapazität dieser Verbindung läßt sich ohne weiteres dadurch begrenzen,daß man die Isolationsschicht genügend dick wählt.
In Pig. 2 ist ein PHP - Transistor 10,der in ein Halbleiterplättchen eindiffundiert ist,im Schnitt und perspektivisch dargestellt.Ein Emitter 11 und eine Basis 12 sind durch Diffusion" in die epitaxiale Schicht 19 gebildet und sie sind, wie oben beschrieben,mit Anschlußkontakten 13 und 14 leitend verbunden,die sich auf der unteren Oberfläche des Halbleiterplättchens befinden.Der Kollektorkontakt fet durch einen halbkugelförmigen ^etallteil 15 gebildet,welches den Anschlußkontakten 13 und H ähnlich ist und im ohmschen *Όη-takt mit dem monokristallinen Halbleiterkörper 20 steht ,welcher ^+ - Leitfähigkeit aufweist und welcher mit der dünnen monokrist. .inen Schicht 19 Kontakt macht,die den Kollektor des Transistors darstellt.
Ein -Transistor ,wie der darge st eil te, kann ohne weiteres an drei Leiter 16,17 und.18 angeschlossen werden,welche beispielsweise einen Teil einer Schaltung bilden,die sich auf einem isolierendem Brettchen befindet,und passive Schaltungselemente (beispielsweise Kondensatoren,Induktivitäten und Widerstände) und Verbindungsleitungeri enthält.
Nachdem die Anschlußkontakte 13,14· und 15 an die entsprechenden Leiter 18,17 und 16 angeschlossen sind,kann die Güte jeder Verbindungsstelle mit Hilfe von zwei dünnen Prüfelektroden,wie sie in gestrichelten Linien in Pig. 2 dargestellt sind, überprüft werden,die mit einer nicht dargestellten Prüfschaltung verbunden sind und .die beispielsweise mit der oberen
909887/112 7
P+ - Zone 12,die elektrisch mit einem Kontakt verDunden ist
und dem entsprechendem Reiter 16 in Kontakt gebracht werden können.
Die beschriebene Anordnung kann vorteilhafterweise sowohl bei der herstellung von einzelnen Transistoren,die in einzelne Behälter eingeschlossen sind,verwendet werden,als auch insbesondere ,wie bei dem dargestellten Ausführungsbeii-piel, bei Transistoren,die in hybriden Schaltungsanordnungen verwendet werden·
Die Vorteile,daß man relativ große Anschlußkontakte hat,die jedoch nicht einen wesentlichen Teil der verfügbaren wirksamen Oberfläche einnehmen,und die M-öglichkeit,daß men die Güte der fertigen Verbindung prüfen kann,sind ohne weiteres einleuchtend·
In Pig. 3 ist eine Anordnung dargestellt,die zweckmäßigerweise dann verwendet wird,wenn mehrere Schaltungselemente, wie Dioden,Transistoren,-kondensatoren und so weiter in einem einzigen monokrist^linen Öalbleiterplättchen gebildet sind, und diese Schaltungselemente gegeneinander isoliert werden sollen.Dies erreicht man dadurch,daß man die Diodenübergänge,die jedes Schaltungselement umgeoen,negativ vorspannt.
In Pig· 3 enthält beispielsweise ein Transistor 30 eine U dotierte Emitterzone 31»in der sich eine P - dotierte Basiszone 32 befindet,und in welches sich wiederum eine If - dotierte Kollektorzone befindet.Die Kollektorzone 33 befindet sich schließlich in einer P -epitaxialen Schicht 34,in der sich alle übrigen Transistoren und Schaltungselemente,die in der oberen Pläche des ^albleiterplättchens gebildet sind,befinden· Der P-IT- Diodenübergang zwischen-dem Kollektor 33und der äußeren Schicht 34 sowie ein ähnlicher Diodenübergang,der zwischen der Schicht 34 und den äußeren Zonen der anderen Schaltungselemente besteht»sind negativ vorgespannt,damit die
909**7/1127
Schaltungselemente gegeneinander isoliert sind.
Die P - dotierte Schicht 34 "bildet mit dem darunterliegenden monokristalinen nalbleiterkürper welcher eine relativ hohe P - Leitfähigkeit aufweist ,einen ohnschen kontakt. Um den Kollektor,die Basis und den Emitter 30 mit den ÄnschluSkontakten auf der unteren Oberfläche zu verbinden,wie beispielsweise mit dem Anschlußkontakt 26,ist eine gestimmte Anzahl von konischen Zonen,wie die 2one 25,die eine relativ hohe N - Leitfähigkeit auf v/eisen, vorgesehen.Diese ^onen sind von dem halbleiterkörper 27 durch eine dünne dielektrische Schicht 28 isoliertjdie beispielsweise aus Siliaiun-Dioxyd besieht. Der AnschluSkontakt 23 ist an der unseren G-rundfläche dieser Zone angebracht und die obere Grundfläche ist niit der diffundierten N - Zone 29 leitend verbunden,die bis zu der oberen Oberfläche der epitaxialen Schicht 34 reicht«Die Zone 29 ist mit einem metallischen Leiter 23 verbündender sie beispielsweise mit der Basis 32 des 'I'ransistors 3D verbindet und der metallische Leiter 23 ist van-der.·. Schicht 34 durch eine dielektrische Schicht 24 isoliert.Die negative Vorspannung des Halbleiterkörpers 27 ergibt sowohl eine Isolation der ■Kollektor-Zaine des Transistors 30 aber auch eine Isolation für die Zone 29.
Auf diese Y/eise ist es möglich mittelgroße und sehr große integrierte Schaltungen herzustellen,die mit einer bestimmten Zahl niederohmiger leitender Pfade zu den Anschlußkontakten auf der unteren Oberfläche des ^albleiterplättchens versehen sind.
Bei hybriden integrierten'Schaltun^anordnungen,bei denen jeweils eine vollständige Schaltungseinheit,die in einer einzigen Packung untergebracht ist,aus mehreren miteinanderverbundenen integrierten Schaltungsunteranordnung besteht, wird diese Verbindung durch diese Anscnlußkontakte auf der
909887/1127 ^0 ommAL
unteren Oberfläche auf sehr wirtschaftliche und zuverlässige Weise hergestellt.
In Figo 4,5 und 6 sind Baispiele für verschiedene Verbindungen uncjwedhselseitige räumliche Anordnungen von Schaltungsunte!-anordnungen dargestellt.
In Pig. 4 sind zwei oder mehr Unteranordnungen 38 und 39 nebeneinander auf einer gemeinsamen isolierscheibe 35 angebracht auf der geeignete Leiter 36 die Verbindungen zwischen den Anschlußkontakten 37,die sich auf der unteren Oberfläche des "albleiterplättchens befinden,vorsehen.
In Pig« 5 sind zwei ünteranordnungen dargestellt,die gegenüber angeordnet sind,t.o daß die unteren Oberflächen der beiden Halbleiterplättchens sich direkt gegenüber stehen.Die Anschlußkontakte 42 und 45 können direkt miteinander verbunden sein, wenn dies durch ihre entsprechende Stellung möglich ist,oder sie können mit EiIfe von ^eitern 44 verbunden sein,die sich auf beiden Seiten einer Isolierscheibe 45 biinden.
In Pig. 6 ist schließlich'dargestellt,wie zwei oder mehr ^nteranordnungen übereinander angeordnet sein können,dadurch daß metallische "Kontakte" sich auf der oberen Oberfläche der unteren Unteranordnung befinden und daß diese "Kontakte" mit den Anschlußkontakten 50 auf der unteren Oberfläche der oberen Unteranordnung verbunden sind.
Die Anordnung nach Pig. 5 und 6 kann dann verwendet werden, wenn man eine besonders große Packungsdichte erreichen will und sie eignet sich insbesondere dafür,wenn die integrierten Schaltungsanordnungen eine geringe· Wärmeerzeugung aufweisen wie es beispielsweise bei Schaltungsanordnungen vorkommt, bei denen aetall - Oxyd - Hait>ieiter - Feldeffekttransistoren, die gewöhnlich. MOS α FET genannt werden, oder ähnliche Bau-
909887/1127
BAD ORIGINAL
elemente verwendet werden·
Bei großen oder mittelgroßen integrierten Schaltungsanordnungen können einige; ■ der größeren Grundflächen der konischen Zonen,die an den unteren Oberflächen des Halbleiterplättchens erscheinen, mit Hilfe von leitenden Streifen 51 verbunden sein,wie es in Figo 7 dargestellt ist,wobei sich diese leitenden Streifen 51 auf der unteren Oberfläche des Halbleiterkörpers befinden und von diesem mit Hilfe einer dielektrischen Schicht 52,die beispielsweise aus Silizium Dioxyd besteht,isoliert sind. Verschiedene Punkte der Schaltungselemente an der oberen Oberfläche können durch Verbindungen an der unteren 0 berflache verbunden sein,wodurch sich die ^ahl der Kreuzungen zwischen den leitenden Elementen auf der oberen Oberfläche vermindert.Ferner können,sowie es in Pig. 8 dargestellt ist,zwei konische Zonen 53 und 54 an ihren größeren Grundflächen mit zwei gegenüberliegenden leitenden Flächen 55 und 56 verbunden sein,die gegeneinander und von dem halbleiterkörper durch !.dielektrische Schichten 58 isoliert sind,wodurch ein Kondensator entsteht.
An Hand der Ausführungsformen nach Fig. 1 und 2, bei der eine monokristaline Dicke U+ - dotierte Schicht und konische P+ dotierte Zonen vorgesehen sind,ist im folgenden ein Verfahren beschrieben nach dem ein monokristalines flalbieiterplättchen-mit elektrischen Verbindungen zwischen der oberen und der unteren Oberfläche gemäß der Erfindung versehen werden kann.
Zunächst wird die untere Oberfläche eines monokristalinen Silizium-Halbleiterplättchens 61,welches N+ - dotiert ist und eine geögnete Dicke aufweist,an bestimmten Stellen mit bekannten A'tzteehniken geätzt,damit man konische Löcher erhält,deren Tiefe größer ist,als die endgültige Dicke des Halbleiterplättchens,jedoch geringer als seine tatsächliche Dicke.TJm diese Wirkung zu erreichen,kann man bekannte A"tz-
909887/112?
techniken verwenden,die eine wahlweise Ätzwirkung entsprechend der kristallographischen Achse des Halbleiterplättchens aufweisen,damit die Atztiefe in Richtung der Dicke des Halbleiterplättchens im Vergleich zu den Richtungen parallel zu der Oberfläche des Halbleiterplättchens verstärkt wird.
Das Halbleitermaterial wird anschließend durch eine dielektrische Schicht aus Silizium - Dioxyd abgedeckt,welche über die gesamte untere Oberfläche und die Innenfläche der Löcher hinwegragt. Diese Schicht kann man dadurch erhalten, daß man das Trägermaterial oxydiert,oder daß man einen Niederschlag aufbringt,wobei beide dieser Verfahren in der Technik gut bekannt sind*(Pig. 9b).Auf der unteren Oberfläche und in den löchern v/ird in .'geeigneter Weise dotiertes Silizium abgelagert,wodurch die Löcher 62 durch ein poly kristallines ^aterial aufgefüllt werden,welches eine hohe P+ Leitfähigkeit aufweist (Pig. 9 ο)· Anschließend wird die obere oberfläche des Halbleiterplättchens fcis zu einer Höhe weggeläppt die durch die Linie S-S in Pigo 9c dargestellt ist,und zwar bis die Scheitäpunkte der konischen Löcher weggeschnitten sind und auf der geläppten Oberfläche wird eine Schicht 65 aus Halbleitermaterial,welches eine geringe H Leitfähigkeit aufweist,epitaxial aufgewachsen·
In diese Schichfc.werden entsprechend den Scheitelpunkten der konischen Zonen entsprechende Mengen von P - Verunreinigungen eindiffundiert,so daß man. Zonen 66 erhält,welche P+ Leitfähigkeiten aufweisen und die oberen Grundflächen der Zonen 68 berühren· -
Schließlich wird das Material unter der Linie LL Weggeläppt und die Anschlußkontakte 69 werden auf den unteren Grundflächen, der Zonen 68 aufgebracht.
Nach einem ähnlichen Verfahren können auch die Verbindungen - bei der Ausführungsform nach Pig· 3 hergestellt werden,eben-
909887/1127
so wie bei PHP - Transistoren·
Abwandlungen des Verfahrens ergeben sich durch verschiedene Arten der Dotierung und entgegengesetzte leitfähigkeit der Zonen.
Bs können auch an Stelle des beispielshalber beschriebenen Verfahrens auch andere Verfahren verwendet werden,die eine verschiedene Folge von Arbeitsvorgängen aufweisen,durch die sich jedoch das gleiche Ergebnis erreichen läßt.
Die beschriebenen Anordnungen können bei transistoren und integrierten Schaltungsanordnungen,die als "planare epitaxiaLe" Anordnungen bekannt sind,die heute ganz allgemein verwendet werden,angewandt werden,und die dadurch gekennzeichnet sind,daß eine monokristalline Schicht von verhinderter Leitfähigkeit auf eine Oberfläche eines monokri staunen Halbleiterplättchens aufgewachsen ist,in die die verschiedenen Zonen,die die Schaltungselemente bilden,eindiifundiert werden.
ϊίΒηη,ν/as jetzt weniger verwendet wird,die 2onen dadurch erzeugt werden,daß Verunreinigungen direkt in das monokri st alline Halbieiterplättehen eindiffundiert werden,dann kann das Verfahren.in geeigneter Weise abgewandelt und an diese Anordnungen angepaßt werden.
Bai solchen Ausführungsbeispielen sind die konischen Zonen mit hoher leitfähigkeit von den Halbleiterkörper duch eine dielektrische Schicht isoliert,die durch die gesamte Dicke des Halbleiterplättchens hindurchragt. . " «*- .
BAD ORiQtNAL
909887/1127

Claims (1)

  1. Patentansprüche,
    "U/ Halbleiterplättchen mit einen durch seine Hauptflächen begrenzten Halbleiterkörper,d adurch gekennzeichnet ,daß Verbindungszonen (3)»die durch den Halbleiterkörper (1) hindurchragen und auf dessen Flächen enden,mit Halbleitermaterial relativ großer Leitfähigkeit ausgefüllt sind,und daß sie von dem Halbleiterkörper (1) isoliert sind, so daß sie zwischen den Oberflächen niederohmige Verbindungswege bilden·
    2o Halbleiterplätxchen nach Anspruch 1 ,dadurch ge — kennzeichne t,daß die Verbindungszonen(3) konisch geformt sind,und daß ihre Abschlußfläche an der einen Hauptfläche wesentlich größer ist,als die Abschlußfläche an der entgegengesetzten Fläche.
    3· Halbleiterplättchen nach Anspruch 1,dadurch gekennzeichne t,daß sich eine dünne Schicht (4) aus dielektrischem Material mindestens teilweise zwischen den Verbindungszonen (3) und dem Halbleiterkörper (1) befindet und dort eine gegenseitige Isolation bilden.
    4-. Halbleiterplättchen mit einem Halbleiterkörper,der durch eine obere und eine untere Hauptfläche begrenzt ist,und der aus einem monokristallinen Halbleitermaterial relativ großer Leitfähigkeit eines bestimmten Leitfähigkeitstypes besteht, mit einer dünnen Halbleiterschicht desselben Kalbleitertypes, die epitaxial auf der oberen Hauptfläche des Halbleiterkörpers aufgewachsen i '· und mit mindestens einem Schaltungselement ,welches in der epitaxialen Schicht eingebettet ist, dadurch gekennzeichnet ,daß die Verbin-
    909887/1127
    dungszonen (3) durch den Halbleiterkörper (1) hindurchragen und auf der oberen und unteren Fläche des H'.albleiterkörpers
    (1) enden,daß sie1 von dein Halbleiterkörper durch eine dünne Schicht (4) aus dielektrischem Material getrennt sind,daß die Verbindungszonen mit Halbleitermaterial mit relativ großer Leitfähigkeit gefüllt sind,dessen Leitfähigkeitstyp dein leitfähigkeitstyp des Halbleiterkörpers entgegengesetzt ist,daß die oberen Abschlußflächen der Verbindungszonen (3) in direktem Kontakt mit Teilen (6) der epitaxialen Schicht
    (2) sind,die so dotiert sind,daß sie eins Leitfähigkeit von entgegengesetzte^!' Typ wie der Halbleiterkörper aufweisen,
    . daß die Teile (6) bis zu der oberen Oberfläche der epitaxi-" alen Schicht ragen und in ohmschen Kontakt mit leitenden Elementen (7) stehen,die darauf aufgebracht sind,daß die Verbindungszonen (3)»die an der unteren Oberfläche des Halbleiterkörpers enden,in ohmschen Kontakt mit leitenden Elementen (5) stehen,die darauf aufgebracht sind,und daß dadurch ein niederohmiger Leitweg zwischen den leitenden Elementen (5),die auf der oberen Oberfläche gebildet sind,und den leitenden Elementen (7)»die auf der unteren Oberfläche der epitaxialen Schicht gebildet sind,entsteht,,
    5 β Halbleiterplättchen nach Anspruch 4-»dadurch g. ekennz e lehne t ,daß die Verbindungszonen (3) ko- ) nisch ausgebildet sind,und daß die Abschlußflächen der Verbine dungszonen (3) auf der untern Oberfläche des Halbleiterkörpers (1) wesentlich größer sind,als die Abschlußflächen der Teile (6) der epitaxialen Zonene
    909887/1.127
    Leerseite
DE1933731A 1968-07-05 1969-07-03 Verfahren zum Herstellen einer integrierten Halbleiterschaltung Expired DE1933731C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT1859568 1968-07-05

Publications (3)

Publication Number Publication Date
DE1933731A1 true DE1933731A1 (de) 1970-02-12
DE1933731B2 DE1933731B2 (de) 1977-10-27
DE1933731C3 DE1933731C3 (de) 1982-03-25

Family

ID=11153026

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1933731A Expired DE1933731C3 (de) 1968-07-05 1969-07-03 Verfahren zum Herstellen einer integrierten Halbleiterschaltung

Country Status (4)

Country Link
US (1) US3787252A (de)
DE (1) DE1933731C3 (de)
FR (1) FR2013735A1 (de)
GB (1) GB1272788A (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE8801970U1 (de) * 1988-02-16 1988-04-14 Bopp, Martin, 6086 Riedstadt Kontaktvorrichtung
WO1999036961A1 (de) * 1998-01-14 1999-07-22 Infineon Technologies Ag Leistungs-mosfet

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3913216A (en) * 1973-06-20 1975-10-21 Signetics Corp Method for fabricating a precision aligned semiconductor array
US3913124A (en) * 1974-01-03 1975-10-14 Motorola Inc Integrated semiconductor transistor structure with epitaxial contact to the buried sub-collector including fabrication method therefor
US3956033A (en) * 1974-01-03 1976-05-11 Motorola, Inc. Method of fabricating an integrated semiconductor transistor structure with epitaxial contact to the buried sub-collector
US3986196A (en) * 1975-06-30 1976-10-12 Varian Associates Through-substrate source contact for microwave FET
IT8048031A0 (it) * 1979-04-09 1980-02-28 Raytheon Co Perfezionamento nei dispositivi a semiconduttore ad effetto di campo
US4379307A (en) * 1980-06-16 1983-04-05 Rockwell International Corporation Integrated circuit chip transmission line
EP0118553A1 (de) * 1982-09-13 1984-09-19 Hughes Aircraft Company Durchgangsleitungsstruktur für dreidimensionale mikroelektronikanordnungen
DE3235839A1 (de) * 1982-09-28 1984-03-29 Siemens AG, 1000 Berlin und 8000 München Halbleiterschaltung
GB2136203B (en) * 1983-03-02 1986-10-15 Standard Telephones Cables Ltd Through-wafer integrated circuit connections
GB2145875B (en) * 1983-08-12 1986-11-26 Standard Telephones Cables Ltd Infra-red-detector
IT1175541B (it) * 1984-06-22 1987-07-01 Telettra Lab Telefon Procedimento per la connessione a terra di dispositivi planari e circuiti integrati e prodotti cosi' ottenuti
KR900008647B1 (ko) * 1986-03-20 1990-11-26 후지쓰 가부시끼가이샤 3차원 집적회로와 그의 제조방법
IT1191977B (it) * 1986-06-30 1988-03-31 Selenia Ind Elettroniche Tecnica per allineare con fotolitografia convenzionale una struttura sul retro di un campione con alta precisione di registrazione
US4889832A (en) * 1987-12-23 1989-12-26 Texas Instruments Incorporated Method of fabricating an integrated circuit with metal interconnecting layers above and below active circuitry
US5198695A (en) * 1990-12-10 1993-03-30 Westinghouse Electric Corp. Semiconductor wafer with circuits bonded to a substrate
WO1994005039A1 (en) * 1992-08-20 1994-03-03 Capps David A Semiconductor wafer for lamination applications
US5432999A (en) * 1992-08-20 1995-07-18 Capps; David F. Integrated circuit lamination process
US5703405A (en) * 1993-03-15 1997-12-30 Motorola, Inc. Integrated circuit chip formed from processing two opposing surfaces of a wafer
US5391917A (en) * 1993-05-10 1995-02-21 International Business Machines Corporation Multiprocessor module packaging
JPH10284535A (ja) * 1997-04-11 1998-10-23 Toshiba Corp 半導体装置の製造方法及び半導体部品
US6720641B1 (en) * 1998-10-05 2004-04-13 Advanced Micro Devices, Inc. Semiconductor structure having backside probe points for direct signal access from active and well regions
US6268660B1 (en) 1999-03-05 2001-07-31 International Business Machines Corporation Silicon packaging with through wafer interconnects
DE19916572A1 (de) * 1999-04-13 2000-10-26 Siemens Ag Optisches Halbleiterbauelement mit optisch transparenter Schutzschicht
US6249136B1 (en) 1999-06-28 2001-06-19 Advanced Micro Devices, Inc. Bottom side C4 bumps for integrated circuits
US6278181B1 (en) 1999-06-28 2001-08-21 Advanced Micro Devices, Inc. Stacked multi-chip modules using C4 interconnect technology having improved thermal management
JP4422323B2 (ja) * 2000-12-15 2010-02-24 株式会社ルネサステクノロジ 半導体装置
US6744114B2 (en) * 2001-08-29 2004-06-01 Honeywell International Inc. Package with integrated inductor and/or capacitor
JP2003197854A (ja) * 2001-12-26 2003-07-11 Nec Electronics Corp 両面接続型半導体装置、多段積層型半導体装置、その製造方法および該半導体装置を搭載した電子部品
US7026223B2 (en) * 2002-03-28 2006-04-11 M/A-Com, Inc Hermetic electric component package
TWI232560B (en) * 2002-04-23 2005-05-11 Sanyo Electric Co Semiconductor device and its manufacture
TW541598B (en) * 2002-05-30 2003-07-11 Jiun-Hua Chen Integrated chip diode
TWI229435B (en) 2002-06-18 2005-03-11 Sanyo Electric Co Manufacture of semiconductor device
TWI227550B (en) * 2002-10-30 2005-02-01 Sanyo Electric Co Semiconductor device manufacturing method
TWI336220B (en) * 2003-06-20 2011-01-11 Japan Circuit Ind Co Ltd A method of forming a high density printed wiring board for mounting a semiconductor
JP4401181B2 (ja) * 2003-08-06 2010-01-20 三洋電機株式会社 半導体装置及びその製造方法
US7112882B2 (en) * 2004-08-25 2006-09-26 Taiwan Semiconductor Manufacturing Co., Ltd. Structures and methods for heat dissipation of semiconductor integrated circuits
US7101789B2 (en) * 2004-09-13 2006-09-05 General Electric Company Method of wet etching vias and articles formed thereby
TWI324800B (en) * 2005-12-28 2010-05-11 Sanyo Electric Co Method for manufacturing semiconductor device
SE1050461A1 (sv) * 2006-02-01 2010-05-10 Silex Microsystems Ab Metoder för tillverkning av en startsubstratskiva för halvledartillverkning, med skivgenomgående anslutningar
US7385283B2 (en) * 2006-06-27 2008-06-10 Taiwan Semiconductor Manufacturing Co., Ltd. Three dimensional integrated circuit and method of making the same
US7446424B2 (en) * 2006-07-19 2008-11-04 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure for semiconductor package
US7863189B2 (en) * 2007-01-05 2011-01-04 International Business Machines Corporation Methods for fabricating silicon carriers with conductive through-vias with low stress and low defect density
US20080284037A1 (en) 2007-05-15 2008-11-20 Andry Paul S Apparatus and Methods for Constructing Semiconductor Chip Packages with Silicon Space Transformer Carriers
DE102007044685B3 (de) * 2007-09-19 2009-04-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Elektronisches System und Verfahren zur Herstellung eines dreidimensionalen elektronischen Systems
US8227839B2 (en) * 2010-03-17 2012-07-24 Texas Instruments Incorporated Integrated circuit having TSVS including hillock suppression
JP5905264B2 (ja) * 2012-01-11 2016-04-20 セイコーインスツル株式会社 電子デバイスの製造方法
TWI742991B (zh) * 2021-01-20 2021-10-11 啟耀光電股份有限公司 基板結構與電子裝置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1514818A1 (de) * 1951-01-28 1969-05-08 Telefunken Patent Festkoerperschaltung,bestehend aus einem Halbleiterkoerper mit eingebrachten aktiven Bauelementen und einer Isolierschicht mit aufgebrachten passiven Bauelementen und Leitungsbahnen
DE1439736A1 (de) * 1964-10-30 1969-03-27 Telefunken Patent Verfahren zur Herstellung niedriger Kollektor- bzw. Diodenbahnwiderstaende in einer Festkoerperschaltung
US3343256A (en) * 1964-12-28 1967-09-26 Ibm Methods of making thru-connections in semiconductor wafers
FR1486855A (de) * 1965-07-17 1967-10-05
US3372070A (en) * 1965-07-30 1968-03-05 Bell Telephone Labor Inc Fabrication of semiconductor integrated devices with a pn junction running through the wafer
US3440498A (en) * 1966-03-14 1969-04-22 Nat Semiconductor Corp Contacts for insulation isolated semiconductor integrated circuitry
US3471922A (en) * 1966-06-02 1969-10-14 Raytheon Co Monolithic integrated circuitry with dielectric isolated functional regions

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE8801970U1 (de) * 1988-02-16 1988-04-14 Bopp, Martin, 6086 Riedstadt Kontaktvorrichtung
WO1999036961A1 (de) * 1998-01-14 1999-07-22 Infineon Technologies Ag Leistungs-mosfet
US6459142B1 (en) 1998-01-14 2002-10-01 Infineon Technologies Ag Power MOSFET

Also Published As

Publication number Publication date
GB1272788A (en) 1972-05-03
FR2013735A1 (de) 1970-04-10
DE1933731B2 (de) 1977-10-27
DE1933731C3 (de) 1982-03-25
US3787252A (en) 1974-01-22

Similar Documents

Publication Publication Date Title
DE1933731A1 (de) Verbindungselemente fuer Halbleiterschaltungselemente und integrierte Schaltungsanordnungen
DE2542518C3 (de)
DE1514818C3 (de)
DE2217538C3 (de) Verfahren zur Herstellung von Zwischenverbindungen in einer Halbleiteranordnung
DE1196297C2 (de) Mikrominiaturisierte, integrierte Halbleiterschaltungsanordnung und Verfahren zu ihrer Herstellung
EP0987764B1 (de) Elektrisch programmierbare, nichtflüchtige Speicherzellenanordnung
DE1489893B1 (de) Integrierte halbleiterschaltung
DE3916228A1 (de) Halbleiterspeichervorrichtung mit stapelkondensatorzellenstruktur und verfahren zu ihrer herstellung
DE3233195A1 (de) Halbleitervorrichtung
DE1933547A1 (de) Anschlussvorrichtung fuer Halbleiterelemente
DE69609224T2 (de) Kondensator für eine integrierte Schaltung mit leitendem Graben
DE3785317T2 (de) Matrix hoher Packungsdichte aus dynamischen VMOS RAM.
DE69412327T2 (de) Monolithisches Diodengitter
DE19501557A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE68928193T2 (de) Halbleiterchip und Verfahren zu seiner Herstellung
DE2329659A1 (de) Monolithisch integrierte halbleiterschaltungsanordnung
DE2554612A1 (de) Integrierte halbleiterschaltung
DE4314906C2 (de) Halbleiterbauelement mit Stromanschlüssen für hohe Integrationsdichte
DE3819671A1 (de) Solarzelle und verfahren zu ihrer herstellung
DE2523221A1 (de) Aufbau einer planaren integrierten schaltung und verfahren zu deren herstellung
DE1924712C3 (de) Integrierter Dünnschicht-Abblockbzw. Entkopplungskondensator für monolithische Schaltungen und Verfahren zu seiner Herstellung
DE69033960T2 (de) Halbleiterbauelement mit MIS-Kondensator
DE2406807A1 (de) Integrierte halbleiterschaltung
DE3851175T2 (de) Bipolartransistor mit Heteroübergängen.
DE1297762B (de) Sperrschicht-Feldeffekttransistor

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee