DE69412327T2 - Monolithisches Diodengitter - Google Patents

Monolithisches Diodengitter

Info

Publication number
DE69412327T2
DE69412327T2 DE69412327T DE69412327T DE69412327T2 DE 69412327 T2 DE69412327 T2 DE 69412327T2 DE 69412327 T DE69412327 T DE 69412327T DE 69412327 T DE69412327 T DE 69412327T DE 69412327 T2 DE69412327 T2 DE 69412327T2
Authority
DE
Germany
Prior art keywords
component
metallization
conductivity type
zones
zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69412327T
Other languages
English (en)
Other versions
DE69412327D1 (de
Inventor
Robert F-37210 Vouvray Pezzani
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
SGS Thomson Microelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics SA filed Critical SGS Thomson Microelectronics SA
Application granted granted Critical
Publication of DE69412327D1 publication Critical patent/DE69412327D1/de
Publication of DE69412327T2 publication Critical patent/DE69412327T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528Geometry or layout of the interconnection structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0814Diodes only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/102Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components
    • H01L27/1021Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components including diodes only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

    Monolithisches Dioden-Gitter- bzw. -Netzwerk
  • Die vorliegende Erfindung betrifft die Herstellung eines Netz- bzw. Gitterwerks von Schutzdioden.
  • In zahlreichen praktischen Schaltungskonfigurationen sieht man sich vor die Notwendigkeit gestellt, Netze bzw. Gitterwerke von Schutzdioden nach Art der in Fig. 1A veranschaulichten herzustellen, in welchen Dioden D1-1, D1-2, D1-3, ... D1-n mit den zu schützenden Leitungen verbundene erste Anschlüsse T1-1, T1-2, T1-3, ... T1-n sowie einen zweiten gemeinsamen Anschluß T2 aufweisen, der mit einem Bezugspotential, wie beispielsweise Masse oder eine andere Leitung, verbunden ist. Im gezeigten Ausführungsbeispiel und im weiteren Verlauf des Textes wird der Fall betrachtet, in dem sämtliche Dioden eine gemeinsame Kathode haben, jedoch ist klar, daß das symmetrische Netz- bzw. Gitterwerk, in welchem die Anoden gemeinsam sind und die Kathoden individuelleinzeln mit zu schützenden Leitungen verbunden sind, in gleicher Weise realisierbar ist.
  • Die herköminlichste Art der Realisierung eines Netzwerks von Dioden nach Art des in Fig. 1A dargestellten in Form eines monolithischen Bauteils ist in Fig. 1B im Schnitt veranschaulicht. Die Netzwerkanordnung ist in Form eines monolithischen Halbleiterbauteils in einem Substrat 1 vom N-Typ ausgeführt. An der Oberfläche des Substrats 1 werden Bereiche vom entgegengesetzten Leitfähigkeitstyp P1-1, P1-2, P1-3, .... P1-n erzeugt. Auf der Unter- bzw. Rückseite des Substrats 1 wird ein stark dotierter N-Bereich N1 erzeugt. Die Ober- bzw. Vorderseite des Bauteils wird mit einer Isolierschicht, herkömmlicherweise einer Siliziumoxidschicht 2, überzogen, und mit jedem der Bereiche P1-1 bis P1-n stehen Metallisierungen M1-1, M1-2, M1-3, ... M1-n in Kontakt. Auf der Rück- bzw. Unterseite wird eine mit dem Bereich N1 in Kontakt stehende Metallisierung M2 ausgebildet. Die einzelnen Metallisierungen M1-1 bis M1-n bilden jeweils die Anode einer der Dioden D1 bis Dn, und die Metallisierung auf der Rück- bzw. Unterseite M2 bildet die gemeinsame Kathode dieser sämtlichen Dioden. Herkömmlicherweise wird das Bauteil auf einem Metallsockel 3 montiert, beispielsweise mittels Hartlöten.
  • Wie in der Draufsicht von Fig. 1C in sehr schematischer Weise wiedergegeben, ist herkömmlicherweise der Metallsockel 3, auf welchem das Bauteil 1 angebracht ist, Teil eines Anschluß- bzw. Verbindungsnetzwerks. Dieses Anschluß- und Verbindungsnetz bzw. -gitter ist eine in geeigneter Weise so zu- und ausgeschnittene Metallplatte, daß sie den Metallsockel 3, Zungen bzw. Laschen T1-1 bis T1-n+2, welche (in der Zeichnung schraffiert dargestellte) Anslchlußfahnen bilden, sowie (in der Zeichnungsfigur durch Kreise bezeichnete) Verbindungselemente umfaßt, die ausschließlich dazu dienen, die mechanische Halterung des Gitters bzw. Netzes während der Anschlußphase zu gewährleisten. Diese Phase der Herstellung der Anschlußverbindungen besteht darin, daß man durch einen Draht W, üblicherweise einen Golddraht, jeden der Metallisierungsbereiche M1-1 bis M1-n des Chips jeweils mit einem Ende einer eine Anschlußfahne bildenden Zunge bzw. Lasche T1 bis T1-n verbindet. Die beiden letzten Laschen bzw. Fahnen T1-n+1 und T1-n+2 bilden Fortsätze des Sockels 3. Tatsächlich handelt es sich bei den Lötmaschinen zum Einlöten eines Drahts zwischen zwei Punkten (einer Anschlußfahne und einer Metallisierung) um sehr ausgeklügelte und sehr genaue Maschinen, und es erweist sich als sehr schwierig, diese Maschinen so einzustellen, daß sie bestimmte Lötvorgänge zwischen Punkten auf einem unterschiedlichen Niveau mit vorgegebenem Niveauunterschied (einer Anschlußfahne und der Oberseite eines Chips) und Punkten auf einem Niveau mit anderem Niveauunterschied oder auf gleichem Niveau (einer Anschlußfahne und dem Sockel) durchführen.
  • Nachdem ein Chip mit dem Sockel eines Anschluß- und Verbindungsgitters verlötet und seine Metallisierungsbereiche durch Goldfäden mit den als Anschlußfahnen dienenden Elementen dieses Gitters verbunden sind, wird der chip in Kunststoffmaterial eingetaucht bzw. eingelassen oder eingehüllt, beispielsweise entsprechend der in Fig. 1C durch die gestrichelte Linie 5 bezeichneten Kontur; sodann werden die Verbindungselemente zwischen Anschlußfahnen des Verbindungsgitters (die in Fig. 1C durch Kreise bezeichneten Bereiche) abgeschnitten und entfernt. Die Darstellung in Fig. 1C ist stark schematisch und dient nur zur Veranschaulichung des Problems, das durch die vorliegende Erfindung gelöst werden soll. In der Praxis kann das Gehäuse ein Gehäuse mit zwei Reihen von Anschlußfahnen bzw. -stiften sein, wie beispielsweise ein Gehäuse S020.
  • Aus Gründen, die unschwer aus der Draufsicht der Fig. 1C einsichtig sind, ist der dem Sockel 3 entsprechende Kathodenkontakt praktisch unvermeidlich mit endständigen Anschlußfahnen bzw. -stiften, beispielsweise der Fahne T1-n+2 und der gegenüberliegenden Fahne bzw. dem Stift, verbunden. Diese Kathodenanschlüsse (es könnte nur ein Anschluß vorgesehen werden, im allgemeinen sieht man jedoch zwei Anschlüsse vor) sind häufig mit Masse verbunden, und aus praktischen Gründen kann es für den Anwender erwünscht sein, daß diese Masseanschlüsse auf dem Niveau spezieller Anschlußfahnen bzw. -stifte liegen, beispielsweise der dritten Anschlußfahne einerseits und der siebenten andererseits, und nicht auf dem Niveau der endständigen oder äußersten Anschlußfahnen bzw. -stifte (den Stiften 10 und 20 oder 1 und 11 im Fall eines auf jeder Seite zehn Fahnen bzw. Stifte aufweisenden Gehäuses). Die Gebildestruktur von Fig. 1C ist für eine derartige Montage sehr schlecht geeignet.
  • Des weiteren hat sich die Herstellungstechnik von Halbleiterbauteilen im Laufe der Zeit stark entwickelt. Während die verschiedenen Implantations- und Diffusions-Arbeitsgänge in einem Halbleiterchip theoretisch die komplexesten Arbeitsgänge und die Arbeitsgänge, welche dem Bauteil seine Funktion verleihen, sind, ist die Gesamtheit dieser Arbeitsgänge (die in der Technik heute geläuf igerweise als FRONT END- oder als Anfangsarbeitsgänge bezeichnet werden) heute häufig weniger kostspielig als die Arbeitsgänge der chip-Montage und -Kapselung (die in der Technik üblicherweise als BACK END- oder abschließende Arbeitsgänge bezeichnet werden). Es ist heutzutage häufig wirtschaftlicher, die Diffusionsstruktur in dem Silizium komplexer zu gestalten, um die Montage zu vereinfachen und so die Gesamtgestehungskosten des Bauteils zu verringern.
  • Somit ist ein Ziel der vorliegenden Erfindung die Schaffung eines ein Dioden-Netzwerk bildenden monolithischen Bauteils, das sich in einfacher Weise für Montage-Arbeitsgänge eignet, bei welchen der oder die gemeinsame(n) Anschluß/Anschlüsse in einfacher Weise einer beliebigen Anschlußfahne bzw. einem beliebigen Anschlußstift eines Gehäuses zugeordnet werden können.
  • Ein weiteres Ziel der vorliegenden Erfindung ist die Schaffung eines derartigen Bauteils, bei welchem der Reihenwiderstand der Dioden möglichst niedrig ist.
  • Zur Erreichung dieser Ziele sieht die vorliegende Erfindung ein Halbleiterbauteil gemäß Anspruch 1 vor.
  • Ein dem Oberbegriff des Anspruchs 1 entsprechendes Halbleiterbauteil mit einem integrierten Netzwerk von Schutzdioden ist in der EP-A-0 318 404 beschrieben.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung wird ein in einem Halbleiterplättchen von einem ersten Leitfähigkeitstyp ausgebildetes Halbleiterbauteil vorgeshen, welches umfaßt: eine Mehrzahl von in der Vorderseite des Plättchens ausgebildeten und mit ersten Metallisierungen überzogenen ersten Zonen des zweiten Leitfähigkeitstyps; eine in der Vorderseite des Plättchens ausgebildete zweite Zone vom zweiten Leitfähigkeitstyp und eine dritte Zone vom ersten Leitfähigkeitstyp; eine zweite Metallisierung in Kontakt mit der zweiten und der dritten Zone; eine in der Rückseite gegenüber der ersten und der zweiten Zone ausgebildete vierte Zone vom ersten Leitfähigkeitstyp; eine in der Rückseite gegenüber der dritten Zone ausgebildete fünfte Zone vom zweiten Leitfähigkeitstyp; sowie eine Metallisierung der Rückseite, die in Kontakt mit der vierten und der fünften Zone steht.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung ist vorgesehen, daß die ersten Zonen sich längs wenigstens einer Linie entlang einem Rand des Bauteils erstrecken und daß die zweite und die dritte Zone sich wenigstens längs zu der ersten Linie parallelen Linien erstrecken.
  • Diese und weitere Ziele, Eigenschaften, Merkmale und Vorteile der vorliegenden Erfindung werden in der folgenden Beschreibung spezieller Ausführungsbeispiele in Verbindung mit den beigefügten Zeichnungsfiguren im einzelnen erläutert; in der Zeichnung zeigen:
  • Fig. 1A ein Schaltschema eines Netzwerks von Schutzdioden mit gemeinsamer Kathode,
  • Fig. 1B in Schnittansicht eine herkömmliche Ausführungsform des Dioden-Netzwerks aus Fig. 1A in Form eines monolithischen Bauteils,
  • Fig. 1C in Draufsicht das Bauteil aus Fig. 1B in Zuordnung zu einem Anschluß- und Verbindungs-Netz- bzw. -Gitterwerk,
  • Fig. 2A im Schnitt längs der Linie A-A in Fig. 2B eine Schnittansicht einer Ausführungsform eines monolithischen Dioden-Netzwerks gemäß der vorliegenden Erfindung,
  • Fig. 2B eine Draufsicht gemäß der Ebene B-B in Fig. 2A auf ein Bauteil gemäß der vorliegenden Erfindung,
  • Fig. 2C eine Draufsicht auf das mit seinen Metallisierungen versehene Bauteil aus Fig. 2A,
  • Fig. 2D eine Draufsicht auf das Bauteil aus Fig. 2A gemäß der Ebene D-D, sowie
  • Fig. 3 ein Ersatzschaltbild eines Bauteils gemäß der vorliegenden Erfindung.
  • Wie auf dem Gebiet der Darstellung von Halbleiterbauteilen üblich, sind die verschiedenen Ansichten nicht maßstabsgetreu; insbesondere sind in den Schnittansichten die jeweiligen Dicken der verschiedenen Schichten zur leichteren Darstellung willkürlich gezeichnet.
  • Gemäß der Schnittansicht in Fig. 2A wird ein Bauteil gemäß der vorliegenden Erfindung auf der Grundlage eines schwach dotierten Halbleitersubstrats 10, üblicherweise aus Silizium, vom N-Typ hergestellt. In der Ober- bzw. Vorderseite dieses Substrats werden Diffusionsbereiche P1-1 bis P1-n vom P-Typ erzeugt. Die Dotierungsniveaus der Bereiche P1-1 bis P1-n und des Substrats 10 sind so gewählt, daß man Lawinendurchbruch-Dioden mit einer ausgewählten Durchbruchspannung erhält. Unter jedem der Bereiche P1-1 bis P1-n wird von der Substratunterseite aus ein stark dotierter Bereich N1 vom N-Typ erzeugt. Die Bereiche P1-1 bis P1-n sind mit Metallisierungen Ml-1 bis M1-n zusammenhängend verbunden, die Rückbzw. Unterseite des Substrats ist mit einer Metallisierung M2 zusammenhängend verbunden.
  • Soweit bis jetzt beschrieben, stimmt das erfindungsgemäße Bauteil mit dem in Fig. 1B veranschaulichten Bauteil nach dem bekannten Stand der Technik überein. Das Bauteil gemäß der Erfindung unterscheidet sich von dem Bauteil nach dem Stand der Technik durch zusätzliche Schichten und durch die Konfiguration dieser Schichten.
  • Näherhin weist die Oberseite des Substrats einen zusätzlichen P-Bereich P2 und einen zusätzlichen N-Bereich N2 auf. Die Gesamtheit der Bereiche P2 und N2 ist flächig-dauerhaft mit einer Metallisierung M3 verbunden. Der Bereich P2 erstreckt sich in Gegenüberstellung zu einem Teil des Bereichs N1 und der Bereich N2 in Gegenüberstellung zu einem P-Bereich P3, der in der Substratunterseite ausgebildet ist. Die Metallisierung M2 überdeckt auch diesen Teil des Bereichs N1 und des Bereichs P3.
  • Die Metallisierung M2 ist mit der Metallisierung M3 in dem Silizium über drei Pfade verbunden. Ein erster Pfad verläuft von dem Bereich N1 zum Bereich P2 und stellt eine Diode dar, deren Kathode mit der Metallisierung M2 und deren Anode mit der Metallisierung M3 verbunden ist. Diese Diode ist in dem Ersatzschaltbild von Fig. 3 mit D2 bezeichnet. Ein zweiter Pfad führt von dem Bereich P3 zu dem Bereich N2 und stellt eine Diode dar, deren Anode mit der Metallisierung M2 und deren Kathode mit der Metallisierung M3 verbunden ist. Diese Diode ist in dem Ersatzschaltbild von Fig. 3 mit D3 bezeichnet. Ein dritter Pfad wird durch den Widerstand R gebildet, welcher der Substratdicke (abzüglich der Dicke der Schicht N2) entspricht. Unabhängig von der Anschlußverbindung des erfindungsgemäßen Bauteils und von der Polung dieser Anschlüsse befinden sich somit die Metallisierungen M2 und M3 auf Potentialen, die sich nur durch den Spannungsabfall einer Diode in Durchlaßrichtung (Diode D2 oder D3) voneinander unterscheiden. Dies ist aus dem Schaltbild von Fig. 3 klar ersichtlich.
  • Das in Fig. 2A dargestellte Gebilde und das Ersatzschaltbild nach Fig. 3 zeigen so, daß zwischen der einen oder der anderen der Metallisierungen M1-i (wobei i eine ganze Zahl zwischen 1 und n ist) und der Metallisierung M3 eine Schutzdiode D1-i in Reihe mit einer in Durchlaßrichtung vorgespannten Diode erhalten wird. Sämtliche Metallisierungen, mit welchen Anschlüsse herzustellen sind, befinden sich auf der Ober- bzw. Vorderseite eines Halbleiterchips, und die Unter- bzw. Rückseite dieses Chips braucht nicht angeschlossen zu werden. Die Ausführung der Anschlußverbindungen von einem Anschluß- und Verbindungsgitter zu den Metallisierungen M1-1 bis M1-n und zu der Metallisierung M3 wird damit erleichtert, da diese sämtlichen Metallisierungen sich auf gleichem Niveau auf ein und derselben Seite bzw. Oberfläche eines Bauteils befinden.
  • Gemäß einem weiteren Aspekt der vorliegenden Erfindung, der in den Draufsichten gemäß den Figg. 28 bis 2D sichtbar ist, erstreckt sich die Metallisierung M3 über die gesamte Länge der Vorder- bzw. Oberseite des Chips, beispielsweise in der Mitte des Chips, wenn die oberen Metallisierungen M1-1 bis M1-n der einzelnen Dioden entlang dem Rand des Chips angeordnet sind.
  • Fig. 2B zeigt eine Draufsicht entlang der Linie B-B in Fig. 2A, d. h. eine Draufsicht auf das Bauteil ohne dessen Metallisierungen. In diesem Beispiel sind die Bereiche P1-1 bis P1-n längs zwei parallelen Linien entlang den Rände des Bauteils angeordnet, im wesentlichen wie dargestellt. Die Diffusion P2 wird dann in zwei Bereiche, die gegebenenfalls auch zusammenhängen können, aufgeteilt, von welchen der eine P2-1 sich im rechten Teil der Figur erstreckt und der andere P2-2 zwischen den beiden Linien bzw. Zeilen von Bereichen P1-1 bis P1-n. In gleicher Weise ist die Diffusion N2 in zwei Bereiche unterteilt, von welchen der eine N2-2 zwischen den Linien bzw. Zeilen der Bereiche P1-1 bis P1-n angeordnet ist und der andere N2-1 im rechten Teil der Figur.
  • Diese Struktur läßt zahlreiche Abwandlungen der Ausführung zu, die sich für den Fachmann ergeben. Insbesondere können die Bereiche P2-1 und N2-1 entfallen, so daß nur die Bereiche P2-2 und N2-2 verbleiben.
  • Fig. 2C zeigt eine der Schnittansicht von Fig. 2A entsprechende Draufsicht, in welcher nur die Metallisierungen erscheinen. Man erkennt, daß die Metallisierung M3 sich zwischen den beiden Linien bzw. Zeilen von Metallisierungen Ml-1 bis M1-n sowie auf der rechten Seite der Figur erstreckt. Diese Erstreckung auf der rechten Seite ist optional. Man kann auch gegebenenfalls eine weitere Metallisierung auf der linken Seite mit entsprechenden, zu den Bereichen P2-1 und N2-1 symmetrischen Bereichen vorsehen.
  • Fig. 2D zeigt eine Draufsicht längs der Linie D-D in Fig. 2A, d. h. eine umgekehrte Unteransicht von Fig. 2A ohne die Metallisierung M2. Der Bereich N1 erstreckt sich im wesentlichen unterhalb sämtlichen Bereichen P1 und P2 der Oberseite, der Bereich P3 erstreckt sich unterhalb den Bereichen N2 der Vorderseite. Somit besteht ein Bereich P3-1 unter dem Bereich N2-1 und ein Bereich P3-2 unter dem Bereich N2-2.
  • Diese Anordnung der zusätzlichen Schichten P2, N2 und P3 und insbesondere der Metallisierung M3 gestattet dann eine einfache Kapselung des Bauteils gemäß der vorliegenden Erfindung, da Anschlüsse zur Metallisierung M3 mit einer beliebigen Fahne bzw. einem beliebigen Stift ausgeführt werden können, ohne daß hierdurch die Montage kompliziert wird. Ein beliebiger Anschlußstift bzw. Anschlußfahne des Gehäuses kann einfach durch einen Draht mit der mittleren Metallisierung M3 verbunden werden, und man kann, ausgehend von ein und demselben Chip und ein und demselben Aufbau des Anschluß- und Verbindungsgitters, in einfacher Weise nach Wunsch des Kunden die Anschlußfahnen bzw. -stifte modifizieren, die mit der gemeinsamen Metallisierung M3 verbunden sind.
  • Beispielshalber wurde die vorliegende Erfindung in einem Chip angewandt, der achtzehn Schutzdioden in einem S020-Gehäuse aufweist. Der Chip hat die Abmessungen von 1,5 x 3 mm und eine Dicke von 0,35 mm. Die Dioden hatten eine Durchbruchspannung von 10 Volt. Alle Leitfähigkeitstypen waren gegenüber der vorstehenden Beschreibung umgekehrt. Das Substrat 10 war vom P-Typ, mit einer Dotierung von 1017 at/cm³4. Die Oberf lächenkonzentrationen der Schichten P1, P2, N2, P3 (vom N-, N-, P- und N-Typ) lagen sämtlich in der Größenordnung von 1020 at/cm³.

Claims (3)

1. Halbleiterbauteil, in welchem eine Rasteranordnung von in einem Halbleiterplättchen (10) vertikal ausgebildeten Schutzdioden (D1-1 bis D1-n) integriert sind, deren erste Elektroden (M1-1 bis M1-n) in wenigstens einer Reihe auf der Vorder- bzw. Oberseite des Bauteils angeordnet sind und deren zweite Elektroden (M 2) einer Metallisierung der Rück bzw. Unterseite des Bauteils entsprechen,
das Bauteil auf der genannten Vorderseite eine Kontaktelektrode (M 3) aufweist, welche sich im wesentlichen über die Länge der genannten Reihe erstreckt, wobei diese Kontaktelektrode mit der Rückseitenmetallisierung über zwei antiparallel geschaltete Vertikal-Dioden (D2, D3) verbunden ist.
2. Halbleiterbauteil nach Anspruch 1, bei welchem das Halbleiterplättchen (10) von einem ersten Leitfähigkeitstyp ist und umfaßt:
eine Mehrzahl von in der Vorderseite des Plättchens ausgebildeten und mit ersten Elektroden (M1-1 bis M1-n) überzogenen ersten Zonen (P1-1 bis F1-n) eines zweiten Leitfähigkeitstyps;
eine in der Vorderseite des Plättchens ausgebildete zweite Zone (P2) vom zweiten Leitfähigkeitstyp und dritte Zone (N2) vom ersten Leitfähigkeitstyp, wobei die Kontaktelektrode (M3) in Kontakt mit der zweiten und der dritten Zone steht;
eine in der Rückseite gegenüber der ersten und der zweiten Zone ausgebildete vierte Zone (N1) vom ersten Leitfähigkeitstyp;
sowie eine in der Rückseite gegenuber der dritten Zone ausgebildete fünfte Zone (P3) vom zweiten Leitfähigkeitstyp;
wobei die zweiten Elektroden (M2) in Kontakt mit den vierten und fünften Zonen (N1-P3) stehen.
3. Halbleiterbauteil nach Anspruch 1, dadurch gekennzeichnet, daß die ersten Zonen sich entlang wenigstens einer Linie entlang einem Rand des Bauteils erstrecken und daß die zweite und die dritte Zone sich wenigstens längs zu der ersten Linie parallelen Linien erstrecken.
DE69412327T 1993-04-13 1994-04-11 Monolithisches Diodengitter Expired - Fee Related DE69412327T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR9304586A FR2704094B1 (fr) 1993-04-13 1993-04-13 Réseau de diodes monolithique.

Publications (2)

Publication Number Publication Date
DE69412327D1 DE69412327D1 (de) 1998-09-17
DE69412327T2 true DE69412327T2 (de) 1998-12-24

Family

ID=9446200

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69412327T Expired - Fee Related DE69412327T2 (de) 1993-04-13 1994-04-11 Monolithisches Diodengitter

Country Status (5)

Country Link
US (2) US5559361A (de)
EP (1) EP0620596B1 (de)
JP (1) JP3785644B2 (de)
DE (1) DE69412327T2 (de)
FR (1) FR2704094B1 (de)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5872386A (en) * 1995-07-17 1999-02-16 Sii R&D Center Inc. Wafer layout of semiconductor device
FR2779292B1 (fr) * 1998-05-27 2000-09-29 Sgs Thomson Microelectronics Association de diodes en serie
JP2002289879A (ja) 2001-03-27 2002-10-04 Toshiba Corp ダイオード
US7442629B2 (en) 2004-09-24 2008-10-28 President & Fellows Of Harvard College Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate
US7057256B2 (en) 2001-05-25 2006-06-06 President & Fellows Of Harvard College Silicon-based visible and near-infrared optoelectric devices
US6797992B2 (en) * 2001-08-07 2004-09-28 Fabtech, Inc. Apparatus and method for fabricating a high reverse voltage semiconductor device
US20050269695A1 (en) * 2004-06-07 2005-12-08 Brogle James J Surface-mount chip-scale package
US8212327B2 (en) * 2008-03-06 2012-07-03 Sionyx, Inc. High fill-factor laser-treated semiconductor device on bulk material with single side contact scheme
JP2010098189A (ja) * 2008-10-17 2010-04-30 Toshiba Corp 半導体装置
US9673243B2 (en) 2009-09-17 2017-06-06 Sionyx, Llc Photosensitive imaging devices and associated methods
US9911781B2 (en) 2009-09-17 2018-03-06 Sionyx, Llc Photosensitive imaging devices and associated methods
US8692198B2 (en) 2010-04-21 2014-04-08 Sionyx, Inc. Photosensitive imaging devices and associated methods
EP2583312A2 (de) 2010-06-18 2013-04-24 Sionyx, Inc. Lichtempfindliche hochgeschwindigkeitsvorrichtungen und verfahren dafür
US9496308B2 (en) 2011-06-09 2016-11-15 Sionyx, Llc Process module for increasing the response of backside illuminated photosensitive imagers and associated methods
US20130016203A1 (en) 2011-07-13 2013-01-17 Saylor Stephen D Biometric imaging devices and associated methods
US9064764B2 (en) 2012-03-22 2015-06-23 Sionyx, Inc. Pixel isolation elements, devices, and associated methods
JP6466346B2 (ja) 2013-02-15 2019-02-06 サイオニクス、エルエルシー アンチブルーミング特性を有するハイダイナミックレンジcmos画像センサおよび関連づけられた方法
US9939251B2 (en) 2013-03-15 2018-04-10 Sionyx, Llc Three dimensional imaging utilizing stacked imager devices and associated methods
WO2014209421A1 (en) 2013-06-29 2014-12-31 Sionyx, Inc. Shallow trench textured regions and associated methods

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1108778A (en) * 1965-09-13 1968-04-03 Associated Semiconductor Mft Improvements in and relating to methods of manufacturing semiconductor devices
US3913216A (en) * 1973-06-20 1975-10-21 Signetics Corp Method for fabricating a precision aligned semiconductor array
DE3435751A1 (de) * 1984-09-28 1986-04-10 Siemens AG, 1000 Berlin und 8000 München Integrierte halbleiterschaltung in komplementaerer schaltungstechnik mit ueberspannungsschutz-struktur
FR2623663B1 (fr) * 1987-11-24 1990-04-13 Sgs Thomson Microelectronics Assemblage monolithique de diodes de protection et systemes de protection
JP2513010B2 (ja) * 1988-12-27 1996-07-03 日本電気株式会社 半導体集積回路の入力保護装置
US5278101A (en) * 1989-06-28 1994-01-11 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
JPH03124056A (ja) * 1989-10-06 1991-05-27 Fujitsu Ltd 保護素子
FR2687009B1 (fr) * 1992-01-31 1994-04-29 Sgs Thomson Microelectronics Composant de protection pour circuit automobile.
FR2689317B1 (fr) * 1992-03-26 1994-06-17 Sgs Thomson Microelectronics Circuit integre constituant un reseau de diodes de protection.

Also Published As

Publication number Publication date
EP0620596B1 (de) 1998-08-12
FR2704094A1 (fr) 1994-10-21
US5559361A (en) 1996-09-24
JP3785644B2 (ja) 2006-06-14
FR2704094B1 (fr) 1995-07-07
DE69412327D1 (de) 1998-09-17
JPH0799327A (ja) 1995-04-11
US5631181A (en) 1997-05-20
EP0620596A1 (de) 1994-10-19

Similar Documents

Publication Publication Date Title
DE69412327T2 (de) Monolithisches Diodengitter
DE2542518C3 (de)
DE3486432T2 (de) Programmierbare ROM-Struktur und Verfahren zum Herstellen einer solchen Struktur
DE1933731C3 (de) Verfahren zum Herstellen einer integrierten Halbleiterschaltung
DE69308051T2 (de) Schutzdiodennetz bildende integrierte Schaltung
DE2313312A1 (de) Integrierte schaltung mit isolierte gate-elektroden aufweisenden feldeffekttransistoren
DE1614373C2 (de)
EP2596532B1 (de) Optoelektronisches bauelement
DE1639254A1 (de) Feldeffekthalbleitereinrichtung mit isoliertem Gatter und einem Durchschlagverhinderungsschaltelement sowie Verfahren zu ihrer Herstellung
DE2655575A1 (de) Kompakte monolithische halbleiterstruktur
DE68928193T2 (de) Halbleiterchip und Verfahren zu seiner Herstellung
DE3119288A1 (de) Halbleiteranordnung
WO2020212252A1 (de) Optoelektronisches halbleiterbauelement
DE2852200A1 (de) Integrierte logische schaltung
DE69418109T2 (de) Aus einem Bipolartransistor und einem Feldeffekt-Transistor bestehende integrierte Anordnung
DE2424251A1 (de) Darlington-schaltung
EP0000472B1 (de) Hochintegrierte Halbleiteranordnung enthaltend eine Dioden-/Widerstandskonfiguration
DE2433300A1 (de) Integrierte schaltungen
DE68919257T2 (de) Schutzhalbleitervorrichtung.
DE2444589A1 (de) Integrierte halbleiterschaltung
DE1262348B (de) In integrierter Schaltung ausgebildeter Informationsspeicher mit Vierschichtdioden und Verfahren zu seiner Herstellung
DE2133980C3 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung
DE2348262A1 (de) Integrierte halbleiterschaltung
DE2324554C2 (de)
DE1514859C3 (de) Mikrominiaturisierte integrierte Halbleiterschaltungsanordnung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee