JP2513010B2 - 半導体集積回路の入力保護装置 - Google Patents

半導体集積回路の入力保護装置

Info

Publication number
JP2513010B2
JP2513010B2 JP63331725A JP33172588A JP2513010B2 JP 2513010 B2 JP2513010 B2 JP 2513010B2 JP 63331725 A JP63331725 A JP 63331725A JP 33172588 A JP33172588 A JP 33172588A JP 2513010 B2 JP2513010 B2 JP 2513010B2
Authority
JP
Japan
Prior art keywords
diffusion layer
well
integrated circuit
semiconductor integrated
protection device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63331725A
Other languages
English (en)
Other versions
JPH02177358A (ja
Inventor
純二 上岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP63331725A priority Critical patent/JP2513010B2/ja
Priority to US07/457,246 priority patent/US5081514A/en
Publication of JPH02177358A publication Critical patent/JPH02177358A/ja
Application granted granted Critical
Publication of JP2513010B2 publication Critical patent/JP2513010B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は半導体集積回路の入力保護装置に関し、特に
相補型MOS半導体集積回路の入力保護装置に関する。
［従来の技術］ MOS半導体集積回路には入力端子から印加される外部
サージを接地電位に逃がし、トランジスタのゲート酸化
膜の破壊を防止する入力保護装置が設けられている。従
来、相補型MOS構造における入力保護装置は、例えば第
３図および第４図に示すように、Ｎ型基板37に設けたＰ
型ウェル30中に島状にＮ型拡散層32を形成し、Ｐ型のウ
ェルコンタクト31をＮ型拡散層32を囲む形に設け、この
ウェルコンタクト31をコンタクト33を介して、接地配線
36に接続していた。
また、Ｎ型拡散層32はコンタクト34を介して配線35に
接続され、この配線35は入力パッドおよび保護すべき入
力ゲートとオーミック接続されている。
［発明が解決しようとする問題点］ 上述した従来の入力集積装置は、Ｎ型拡散層32を島状
に形成してその周囲をウェルコンタクト31で囲む構造と
なっているので、外部からサージが印加された場合にＮ
型拡散層32の底面から縦方向にＮ型基板37に流れる電流
と、Ｎ型拡散層32の側面から横方向にウェルコンタクト
31に流れる電流とを比べると、縦方向の電流が相対的に
大きくなってしまい、Ｐ型ウェル30とＮ型基板37との間
に破壊が起こり易いという欠点がある。
本発明は、上記従来の事情に鑑みてなされたもので、
外部サージを効率良くウェルコンタクトに流し、ウェル
と基板との間の破壊を有効に防止する半導体集積回路の
入力保護装置を提供することを目的とする。
［発明の従来技術に対する相違点］ 上述した従来の入力保護装置に対し、本発明は拡散層
を環状に形成すると共にウェルコンタクトを当該拡散層
の外周側および内周側に設けるという相違点を有する。
［問題点を解決するための手段］ 本発明に係る半導体集積回路の入力保護装置は、第１
の導電型の基板中に第２の導電型のウェルを形成し、前
記ウェル中に第１の導電型の拡散層を形成し、前記拡散
層を半導体集積回路の入力端子および保護されるべきト
ランジスタの入力ゲートとオーミック接続してなる半導
体集積回路の入力保護装置において、前記拡散層を環状
の正多角形に形成し、前記ウェルの電位を基準電位に固
定するためのコンタクトを前記拡散層の外周側および内
周側に前記拡散層から等距離をおいてそれぞれ設けたこ
とを特徴とする。
［実施例］ 次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示す平面図で、第２図は
第１図中のII−II線上における断面図を示す。
本発明実施例の入力保護装置は、第１の導電型として
のＮ型の基板17に第２の導電型としてのＰ型のウェル10
を設け、このウェル10中にＮ型拡散層12を環状に形成し
てある。そして、ウェル10中の環状の拡散層12の内周側
にＰ型拡散層によりウェルコンタクト11を形成すると共
に、環状ほ拡散層12の外周側にこれを囲むようにＰ型拡
散層によりウェルコンタクト11を環状に形成してある。
また、拡散層12はコンタクト14を介してアルミ配線15
に接続され、このアルミ配線15は半導体集積回路の入力
端子に接続する入力パッドに接続される。また、各ウェ
ルコンタクト11はコンタクト13を介して接地用アルミ配
線16に接続されており、これによってウェル10を接地電
位（基準電位）に固定している。尚、図中の24はフィー
ルド膜、25は層間膜を示す。
第５図は本発明の他の実施例を示す平面図である。
尚、前記した実施例と同一部分には同一符号を付してあ
る。
本実施例の入力保護回路の構造は前記した実施例と同
じであるが、Ｎ型拡散層12を八角形に形成すると共に、
拡散層12の内周側および外周側に形成したウェルコンタ
クト11の外周縁および内周縁をして角形に形成してあ
る。このため、拡散層12およびウェルコンタクト11の角
部での電界集中を防ぎ、ウェルコンタクト11に対し均等
にサージ電流を流すことができ、拡散層10と基板17との
間の耐圧を更に高める効果がある。
尚、上記した実施例においては、第１の導電型として
Ｎ型を、第２の導電型としてＰ型を示したが、本発明は
これら導電型の逆の関係にしてもよい。
［発明の効果］ 以上説明したように本発明は、第１の導電型の拡散層
を環状に形成することにより、これを状に形成した場合
に比べて底面積に対する側面長を長くすることができ
る。従って、環状に形成した拡散層の外周側と内周側に
ウェルコンタクトを設けることにより、外部からサージ
が印加された場合に横方向にウェルコンタクトに流れる
電流を縦方向に基板に流れる電流よりも相対的に大きく
することができる。このため、縦方向に流れる電流によ
り引き起こされていたウェルと基板との間のジャンクシ
ョン破壊を抑止することができるという効果がある。
【図面の簡単な説明】
第１図は本発明の一実施例を示す平面図、第２図は第１
図注意のII−II線断面図、第３図は従来例を示す平面
図、第４図は第３図中のIV−IV線断面図、第５図は本発
明の他の実施例を示す平面図である。 10……ウェル、 11……ウェルコンタクト、 12……拡散層、 13,14……コンタクト、 15,16……配線、 17……基板。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】第１の導電型の基板中に第２の導電型のウ
    ェルを形成し、前記ウェル中に第１の導電型の拡散層を
    形成し、前記拡散層を半導体集積回路の入力端子および
    保護されるべきトランジスタの入力ゲートとオーミック
    接続してなる半導体集積回路の入力保護装置において、
    前記拡散層を環状の正多角形に形成し、前記ウェルの電
    位を基準電位に固定するためのコンタクトを前記拡散層
    の外周側および内周側に前記拡散層から等距離をおいて
    それぞれ設けたことを特徴とする半導体集積回路の入力
    保護装置。
JP63331725A 1988-12-27 1988-12-27 半導体集積回路の入力保護装置 Expired - Lifetime JP2513010B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP63331725A JP2513010B2 (ja) 1988-12-27 1988-12-27 半導体集積回路の入力保護装置
US07/457,246 US5081514A (en) 1988-12-27 1989-12-27 Protection circuit associated with input terminal of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63331725A JP2513010B2 (ja) 1988-12-27 1988-12-27 半導体集積回路の入力保護装置

Publications (2)

Publication Number Publication Date
JPH02177358A JPH02177358A (ja) 1990-07-10
JP2513010B2 true JP2513010B2 (ja) 1996-07-03

Family

ID=18246898

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63331725A Expired - Lifetime JP2513010B2 (ja) 1988-12-27 1988-12-27 半導体集積回路の入力保護装置

Country Status (2)

Country Link
US (1) US5081514A (ja)
JP (1) JP2513010B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04130769A (ja) * 1990-09-21 1992-05-01 Nec Ic Microcomput Syst Ltd Ｍｏｓ型集積回路の入力保護装置
US5591661A (en) * 1992-04-07 1997-01-07 Shiota; Philip Method for fabricating devices for electrostatic discharge protection and voltage references, and the resulting structures
US5272097A (en) * 1992-04-07 1993-12-21 Philip Shiota Method for fabricating diodes for electrostatic discharge protection and voltage references
FR2704094B1 (fr) * 1993-04-13 1995-07-07 Sgs Thomson Microelectronics Réseau de diodes monolithique.
US5597758A (en) * 1994-08-01 1997-01-28 Motorola, Inc. Method for forming an electrostatic discharge protection device
US5646062A (en) * 1995-01-19 1997-07-08 United Microelectronics Corporation Method for ESD protection circuit with deep source diffusion
US5703520A (en) * 1996-04-01 1997-12-30 Delco Electronics Corporation Integrated inductive load snubbing device using a multi-collector transistor
US6034399A (en) * 1997-03-06 2000-03-07 Lockheed Martin Corporation Electrostatic discharge protection for silicon-on-insulator
DE10238798B3 (de) * 2002-08-23 2004-03-18 Infineon Technologies Ag Hochfrequenzschalter
US9608129B1 (en) * 2015-10-14 2017-03-28 Macronix International Co., Ltd. Semiconductor device and Zener diode having branch impurity regions

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3325705A (en) * 1964-03-26 1967-06-13 Motorola Inc Unijunction transistor
DE1564705A1 (de) * 1966-09-12 1970-05-14 Siemens Ag Halbleiteranordnung mit mindestens einem in Emitterschaltung betriebenen Transistor
US4438449A (en) * 1967-03-03 1984-03-20 Hitachi, Ltd. Field effect semiconductor device having a protective diode with reduced internal resistance
US4189739A (en) * 1978-03-08 1980-02-19 Bell Telephone Laboratories, Incorporated Semiconductor overload protection structure
DE2846637A1 (de) * 1978-10-11 1980-04-30 Bbc Brown Boveri & Cie Halbleiterbauelement mit mindestens einem planaren pn-uebergang und zonen- guard-ringen
JPS567475A (en) * 1979-07-02 1981-01-26 Hitachi Ltd Semiconductor device
JPS5694782A (en) * 1979-12-28 1981-07-31 Mitsubishi Electric Corp Semiconductor device
JPS5795664A (en) * 1980-12-05 1982-06-14 Toshiba Corp Semiconductor device
JPS59224163A (ja) * 1983-06-03 1984-12-17 Hitachi Ltd 半導体装置
JPS60257576A (ja) * 1984-06-04 1985-12-19 Mitsubishi Electric Corp Ｍｉｓ形電界効果半導体装置の入力保護回路
JPS60263461A (ja) * 1984-06-11 1985-12-26 Nec Corp 高耐圧縦形トランジスタ装置およびその製造方法
GB2176339A (en) * 1985-06-10 1986-12-17 Philips Electronic Associated Semiconductor device with schottky junctions
JPH0828426B2 (ja) * 1985-10-15 1996-03-21 エイ・ティ・アンド・ティ・コーポレーション Ｉｇｆｅｔ集積回路の静電放電からの保護
JPS62104066A (ja) * 1985-10-31 1987-05-14 Toshiba Corp 半導体保護装置
JPS6489556A (en) * 1987-09-30 1989-04-04 Toshiba Corp Semiconductor device
US4922371A (en) * 1988-11-01 1990-05-01 Teledyne Semiconductor ESD protection circuit for MOS integrated circuits

Also Published As

Publication number Publication date
US5081514A (en) 1992-01-14
JPH02177358A (ja) 1990-07-10

Similar Documents

Publication Publication Date Title
JP3075892B2 (ja) 半導体装置
JPH0151070B2 (ja)
JP2513010B2 (ja) 半導体集積回路の入力保護装置
JP2644342B2 (ja) 入力保護回路を備えた半導体装置
JPS61296770A (ja) 絶縁ゲ−ト電界効果型半導体装置
US4520382A (en) Semiconductor integrated circuit with inversion preventing electrode
US6410965B1 (en) Annular SCR device
JP5023254B2 (ja) 集積回路の静電荷放電保護
JP2850736B2 (ja) 半導体装置
JPH01214055A (ja) 静電破壊保護装置
JP3211871B2 (ja) 入出力保護回路
US6509625B1 (en) Guard structure for bipolar semiconductor device
JPS63172468A (ja) 入力保護回路
JPH07147384A (ja) 半導体装置
JP2940523B2 (ja) 半導体装置及びその実装方法
JPH11135734A (ja) 半導体装置
JPS63301555A (ja) 半導体装置
JPH10223843A (ja) 半導体装置の保護回路
JPS63291470A (ja) 半導体集積回路装置の保護回路
JPH01128465A (ja) 静電破壊防止素子を具備した半導体装置
JPS607497Y2 (ja) Ｍｏｓトランジスタの保護デバイス
JPH05110073A (ja) 半導体装置
JPH07115126A (ja) 半導体集積回路装置
JPH0434963A (ja) 半導体装置
JPH065748B2 (ja) 半導体装置の静電破壊防止装置