DE69033960T2 - Halbleiterbauelement mit MIS-Kondensator - Google Patents

Halbleiterbauelement mit MIS-Kondensator

Info

Publication number
DE69033960T2
DE69033960T2 DE69033960T DE69033960T DE69033960T2 DE 69033960 T2 DE69033960 T2 DE 69033960T2 DE 69033960 T DE69033960 T DE 69033960T DE 69033960 T DE69033960 T DE 69033960T DE 69033960 T2 DE69033960 T2 DE 69033960T2
Authority
DE
Germany
Prior art keywords
electrode
diffusion layer
type
emitter
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69033960T
Other languages
English (en)
Other versions
DE69033960D1 (de
Inventor
Takeshi Koyama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of DE69033960D1 publication Critical patent/DE69033960D1/de
Application granted granted Critical
Publication of DE69033960T2 publication Critical patent/DE69033960T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
    • H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
    • H10B12/377—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate having a storage electrode extension located over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/39—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/611—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using diodes as protective elements

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

  • Die vorliegende Erfindung bezieht sich allgemein auf eine Halbleitervorrichtung, und insbesondere auf eine Halbleitervorrichtung mit einem MIS-Kondensator (MIS = Metal Insulator Semiconductor, d. h. Metall-Isolator-Halbleiter).
  • Herkömmlich werden MIS-Kondensatoren in elektrischen Vorrichtungen verwendet, welche eine hohe Kapazität benötigen, wie Audiovorrichtungen.
  • Fig. 1 ist eine Planansicht, welche einen herkömmlichen MIS- Kondensator zeigt, und Fig. 2 ist eine Querschnittsansicht entlang der Linie I-I in Fig. 1.
  • In den Fig. 1 und 2 ist eine n&spplus;-Typ Diffusionsschicht 14 in einem Oberflächenabschnitt eines p-Typ Halbleitersubstrats 12 gebildet. Eine n&supmin;-Typ Epitaxieschicht 16 ist auf der n&spplus;-Typ Diffusionsschicht 14 gebildet. Die Epitaxieschicht 16 ist in einer inselhaften Form in jedem MIS-Kondensator gebildet, welche dadurch abgetrennt ist, dass die p-Typ Diffusionsschicht 18 (Zwischenelementisolierung) das Substrat 12 erreicht. Eine n-Typ Diffusionsschicht 20, welche als Elektrode auf der Diffusionsgebietsseite des MIS-Kondensators dient, ist in der n&supmin;-Typ Expitaxischicht 16 gebildet. Die n- Typ Diffusionsschicht 20 ist über eine Kontaktloch 22 mit einer diffusionsgebietseitigen Herausführungselektrode 24 verbunden. Die Herausführungselektrode 24 ist mit einem Anschluss J verbunden.
  • Eine Isolierschicht (dielektrisches Element) 26, welche aus einem Oxid oder einem Nitrid besteht, ist über der n-Typ Diffusionsschicht 20 gebildet. Eine metallseitige Elektrode 28 des MIS-Kondensators ist auf der Isolierschicht 26 gebildet. Die Elektrode 28 ist mit einem Anschluss M verbunden. Die Isolierschicht 26, welche eingefügt ist zwischen der metallseitigen Elektrode 28 und der n-Typ Diffusionsschicht 20, dient als dielektrisches Element des MIS-Kondensators.
  • Die Isolierschicht 26 ist sandwichartig eingefügt zwischen der metallseitigen Elektrode 28 und der n-Typ Elektrode 20 (der Diffusionsgebiet-seitigen Elektrode), wodurch der MIS- Kondensator gebildet wird. Eine Kerbe 30 ist an einem vorbestimmten Ort in der metallseitigen Elektrode 28 gebildet. Die Herausführungselektrode 24 ist in der Kerbe 30 gebildet. Durch das Vorsehen der Herausführungselektrode 24 auf diese Weise, kann eine vorbestimmte Halbleitervorrichtung in einem gegebenen Bereich mit hoher Effizienz gebildet werden.
  • In der obigen Struktur sind der metallseitige Anschluss M und der diffusionsseitige Anschluss J einfach mit beiden Endabschnitten des MIS-Kondensators verbunden. In dieser Art von MIS-Kondensator ist die Dicke der isolierenden (dielektrischen) Schicht 26 groß, z. B. mehrere Tausend Angström Aufgrund dieser Tatsache erhält man eine ausreichende Durchbruchsspannung des MIS-Kondensators. Mit der jüngsten Entwicklung von MIS-Kondensatoren hoher Kapazität ist es jedoch notwendig geworden die Dicke der Isolierschicht 26 auf ungefähr 500 Angström zu verringern. Ein MIS-Kondensator mit einem dünnen dielektrischen Element hat eine niedrige Durchbruchsspannung, z. B. 10 V bis 50 V. Somit, wenn eine abrupte Hochspannung, z. B. eine äußere Aufladung an die metallseitige Elektrode 28 oder die diffusionsseitige Herausführungselektrode 24 angelegt wird, geschieht leicht ein Kurzschlussdurchbruch zwischen der Metallseite und der Diffusionsseite.
  • In diesem Fall wird ein Strompfad in einem Bereich gebildet, wo die Isolierung durchbrochen wurde, und die Funktion des Kondensators geht verloren. Es ist schwer vorherzusagen, wann ein äußerer Spannungsstoß an den Kondensator angelegt werden wird. In manchen Fällen wird der äußere Spannungsstoß angelegt nachdem der Kondensator in ein Produkt eingebaut ist, oder nachdem das Produkt auf den Markt gebracht wurde. Somit ist die Wahrscheinlichkeit groß, dass in dem Produkt, welches eine Halbleitervorrichtung mit einem solchen MIS- Kondensator enthält, ein Defekt auftritt.
  • Es ist aus JP-A-62 154 661 bekannt eine Diode vorzusehen, um einen MIS-Kondensator zu schützen. In Reihe mit der Diode existiert auch eine parasitäre Diode, aber von Kathode zu Kathode angeschlossen.
  • Aus JP-A-58 21 374 ist es bekannt ein Paar von bidirektionalen Dioden vorzusehen, um den Gate-Source- Übergang eines FET zu schützen.
  • Eine Aufgabe der vorliegenden Erfindung ist die Schaffung einer Halbleitervorrichtung mit einem MIS-Kondensator (Metall-Isolator-Halbleiter), bei welcher der Durchbruch des Dielektrikums aufgrund eines äußeren Spannungsstoßes verhindert werden kann.
  • Diese Aufgabe wird durch eine Vorrichtung mit den in Anspruch 1 beschriebenen Merkmalen gelöst. Vorteilhafte Ausführungen sind in den Unteransprüchen angegeben.
  • Diese Erfindung wird besser verständlich aus der folgenden ausführlichen Beschreibung, zusammengenommen mit den begleitenden Zeichnungen, in welchen
  • Fig. 1 eine Planansicht ist, welche eine herkömmlichen MIS-Kondensator zeigt;
  • Fig. 2 eine Querschnittsansicht entlang der Linie I-I in Fig. 1 ist;
  • Fig. 3 eine Planansicht ist, welche eine Halbleitervorrichtung mit einem MIS-Kondensator zeigt;
  • Fig. 4 eine Querschnittsansicht entlang der Linie II-II in Fig. 3 ist;
  • Fig. 5 ein Diagramm ist, welches eine äquivalente Schaltung der in den Fig. 3 und 4 gezeigten Vorrichtung zeigt;
  • Fig. 6 eine Planansicht ist, welche eine Halbleitervorrichtung mit einem MIS-Kondensator nach einer Ausführung der vorliegenden Erfindung zeigt;
  • Fig. 7 eine Querschnittsansicht entlang der Linie III-III in Fig. 6 ist; und
  • Fig. 8 ein Diagramm ist, welches eine äquivalente Schaltung der Ausführung zeigt.
  • Halbleitervorrichtungen mit MIS-Kondensatoren nach Ausführungen der vorliegenden Erfindung werden nun unter Bezugnahme auf Fig. 6 bis 8 beschrieben.
  • Fig. 3 ist eine Planansicht, welche eine Halbleitervorrichtung mit einem MIS-Kondensator zeigt, und
  • Fig. 4 ist eine Querschnittsansicht entlang der Linie II-II in Fig. 3.
  • In den Fig. 3 und 4 ist eine n&spplus;-Typ Diffusionsschicht 34 in einem Oberflächenabschnitt von z. B. einem p-Typ Halbleitersubstrat 32 gebildet. Eine n&supmin;-Typ Epitaxieschicht 36 ist über der Diffusionsschicht 34 gebildet. Die Expitaxischicht 36 ist in inselhafter Form in jeder Halbleitervorrichtung mit einem MIS-Kondensator gebildet, welche dadurch abgetrennt ist, dass die p-Typ Diffusionsschicht 38 (Zwischenelementisolierung) das Substrat 32 erreicht. Eine n-Typ Diffusionsschicht 40, welche als diffusiongebietsseitige Elektrode des MIS-Kondensators dient, ist in der n&supmin;-Typ Expitaxieschicht 36 gebildet. Eine Kerbe 42 ist in der n-Typ Diffusionsschicht 40 gebildet, und ein p-Typ Wannengebiet (Basisdiffusionsschicht) 44 ist in der Kerbe 42 gebildet. Die n&supmin;-Typ Epitaxieschicht 36 mit der Schicht 40, Kerbe 42 und dem Wannengebiet 44 ist in rechteckiger oder quadratischer Form gebildet, und durch eine p-Typ Diffusionsschicht 38 abgetrennt, wodurch ein einfaches IC- Design verwirklicht wird. Die n-Typ Diffusionsschicht 40 ist mit einer diffusionsgebietsseitigen Herausführungselektrode 48 über ein Kontaktloch 46 verbunden. Die Herausführungselektrode 48 ist mit einem Anschluss J1 verbunden.
  • Zwei Emitterdiffusionsschichten, d. h. eine n-Typ Emitterdiffusionsschicht 50 und eine zweite n-Typ Emitterdiffusionsschicht 52 sind in dem p-Typ Wannengebiet (Basisdiffusionsschicht) 44 gebildet, welches in der n-Typ Epitaxieschicht 36 gebildet ist. Die erste n-Typ Emitterdiffusionsschicht 50 ist mit einer ersten Emitterelektrode 56 durch ein Kontaktloch 54 verbunden, und die erste Emitterelektrode 56 ist mit einem Anschluss E1 verbunden. Andererseits ist die zweite n-Typ Emitterdiffusionsschicht 52 mit einer zweiten Emitterelektrode 60 durch ein Kontaktloch 58 verbunden, und die zweite Emitterelektrode 60 ist mit einem Anschluss E2 verbunden.
  • Eine Isolierschicht 66, welche aus einem Oxid oder einem Nitrid besteht, ist über der n-Typ Epitaxieschicht 36 gebildet, einschließlich der zuvor erwähnten Diffusionsschichten. Eine metallseitige Elektrode 64 ist auf der Isolierungsschicht 66 gebildet. Ein Anschluss M1 ist mit der metallseitigen Elektrode 64 verbunden. Die Isolierschicht 66 ist eingefügt zwischen der metallseitigen Elektrode 64 und der n-Typ Diffusionsschicht 40, und dient als dielektrisches Element des MIS-Kondensators. In dieser Struktur dienen die n-Typ Diffusionsschicht 40 und die n&supmin;-Typ Etaxischicht 36 als gemeinsamer Kollektor eines Transistors mit dem ersten und zweiten Emitter 50 und 52.
  • Der Anschluss M1 der metallseitigen Elektrode 64 und der Anschluss E2 der zweiten Emitterelektrode 60 sind durch eine Metallverdrahtung W1 verbunden, und auf ähnliche Weise sind der Anschluss J1 der diffusionsseitigen Herausführungselektrode 48 und der Anschluss E1 der ersten Emitterelektrode 56 durch eine Metallverdrahtung W2 verbunden. In anderen Worten, hinsichtlich der Diffusionsschichten in der n&supmin;-Typ Epitaxieschicht 36, sind die n-Typ Diffusionsschicht 40 (welche als diffusionsseitige Elektrode des MIS-Kondensators dient) und die erste n-Typ Emitterdiffusionsschicht 50 durch die Metallverdrahtung W2 über die Kontaktlöcher 46 und 54 verbunden. Die erste n-Typ Emitterdiffusionsschicht 50 und die zweite n-Typ Emitterdiffusionsschicht 52 bilden p-n-Übergänge mit dem p- Typ Wannengebiet 44 oder der gemeinsamen Basisdiffusionsschicht. Die zweite Emitterdiffusionsschicht 52 ist mit der metallseitigen Elektrode 64 durch die Metallverdrahtung W1 über das Kontaktloch 58 verbunden. Dementsprechend ist ein Transistorgebiet mit zwei Emittern und einer gemeinsamen Basis zwischen der metallseitigen Elektrode 64 und der n-Typ Diffusionsschicht 40 oder der diffusionsseitigen Elektrode gebildet.
  • Man nehme an, dass ein äußerer Spannungsstoß zum Beispiel an die metallseitige Elektrode 64 in der oben beschriebenen Halbleitervorrichtung angelegt wird. In diesem Fall nimmt, in Übereinstimmung mit dem Potentialanstieg der metallseitigen Elektrode 64, das Potential der zweiten Emitterelektrode 60, die mit dem Anschluss E2, der Verdrahtung W1 und dem Anschluss M1 verbunden ist, zu. Der Potentialanstieg der zweiten Emitterelektrode 60 vergrößert dementsprechend das Potential der zweiten n-Typ Emitterdiffusionsschicht 52. Das Potential in der Schicht 52 überschreitet einen Durchbruchsspannungspegel einer n-p-Sperrspannung zwischen der Schicht 52 und der p-Typ Basisdiffusionsschicht 44, und ein elektrischer Strom fließt aus der zweiten n-Typ Emitterdiffusionsschicht 52 in die p-Typ Basisdiffusionsschicht 44. Dem durch die Basisdiffusionsschicht 44 fließenden Strom ist es gestattet in die erste n-Typ Emitterdiffusionsschicht 50 als p-n- Durchlassspannungs-Strom einzutreten. Dann fließt der Strom von der n-Typ Emitterdiffusionsschicht 50 zur diffusionsseitigen Herausführungselektrode 48 durch die erste Emitterelektrode 56, den Anschluss E1, die Verdrahtung W2 und den Anschluss J1. Das Potential der metallseitigen Elektrode 64, an die der äußere Spannungsstoß angelegt wurde, wird gleich jenem der n-Typ Diffusionsschicht 50 oder der diffusionsseitigen Elektrode, welche mit der Herausführungselektrode 48 verbunden ist, und der metallseitigen Elektrode 64 mit der dazwischen liegenden Isolierschicht 62 gegenübersteht. Somit kann ein Durchbruch des Dielektrikums des Kondensators verhindert werden.
  • Wenn ein äußerer Spannungsstoß an die diffusionsseitige Elektrode 48 angelegt wird, fließt ein Strom entgegen der oben beschriebenen Richtung, und das Potential der Elektrode 48 wird gleich jenem der metallseitigen Elektrode 64. Somit kann ein Durchbruch des Dielektrikums des Kondensators verhindert werden.
  • Wie oben beschrieben, selbst wenn ein anormaler äußerer Spannungsstoß an die metallseitige Elektrode oder die diffusionsseitige Elektrode angelegt wird, wird der Spannungsstoß über einen Pfad abgeleitet, der die erste n-Typ Emitterdiffusionsschicht 50, das p-Typ Wannengebiet (Basisdiffusionsschicht) 44 und die zweite n-Typ Emitterdiffusionsschicht 52 verbindet, oder über einen Pfad, der die zweite n-Typ Emitterdiffusionsschicht 52, das p-Typ Wannengebiet (Basisdiffusionsschicht) 44 und die erste n-Typ Emitterdiffusionsschicht 50 verbindet. Somit kann ein MIS- Kondensator, der aufgrund einer Verringerung der Dicke der Isolierschicht 62 eine niedrige Durchbruchsspannung hat, geschützt werden.
  • Die Form der Kerbe 42 ist nicht auf eine rechteckige oder quadratische, wie in Fig. 3, begrenzt. Die Kerbe 42 kann die für das Design vorteilhafteste Form haben. Eine in einem Fotoätzprozess zur Bildung der Diffusionsschichten verwendete Maske ist nur mit einem Muster entsprechend dem Kerbabschnitt ausgestattet, und ihr Muster ist einfach. Somit ist die Miniaturisierung der Vorrichtung relativ einfach.
  • Da das Transistorgebiet mit den zwei Emittern mit minimalen Design-Regeln hergestellt werden kann, ist der Flächenverlust des MIS-Kondensators sehr gering. Vielmehr kann die Dicke der Isolierschicht (dielektrisches Element) des Kondensators verringert werden, und die Kapazität des Kondensators kann erhöht werden. Wie allgemein bekannt ist, ist die Kapazität eines Kondensators umgekehrt proportional zum Abstand zwischen den Elektroden des Kondensators. Selbst wenn die Dicke der Isolierschicht des Kondensators verringert wird, und die Durchbruchsspannung aufgrund der Kapazitätserhöhung verringert ist, kann der Durchbruch des Dielektrikums aufgrund eines äußeren Spannungsstoßes verhindert werden, und die Wahrscheinlichkeit eines defekten vermarkteten Produkts kann verringert werden.
  • Wie in Fig. 3 gezeigt, wenn die zweite Emitterelektrode 60 und die metallseitige Elektrode 64 integral gebildet sind, ist die Verdrahtung W1 nicht erforderlich, und die Zahl der Herstellungsschritte kann verringert werden. Ebenso, wenn die Herausführungselektrode 48 und die erste Emitterelektrode 56 integral gebildet sind, ist die Verdrahtung W2 nicht erforderlich, und die Zahl der Herstellungsschritte kann verringert werden. Folglich wird die Ausbeute verbessert, und die Herstellungskosten sinken. Zusätzlich kann der Kontaktwiderstand verringert werden.
  • Ein Äquivalentschaltbild wird nun unter Bezugnahme auf Fig. 5 beschrieben.
  • Wie in Fig. 5 gezeigt, ist ein Paar von Dioden D1 und D2 in Reihe und mit entgegengesetzten Polaritäten zwischen Knoten a1 und b1 auf beiden Seiten eines MIS-Kondensators C1 angeschlossen, d. h. zwischen dem metallseitigen Anschluss M1 und dem diffusionsseitigen Anschluss J1. Wie aus diesem Äquivalentschaltbild ersichtlich ist, wenn ein Spannungsstoß entweder an den metallseitigen Anschluss M1 (Knoten a1) oder den Diffusionsanschluss J1 (Knoten b1) angelegt wird, geschieht ein Durchbruch der Diode D1 oder D2, um den Spannungsstoß abzuleiten. Somit kann der Durchbruch des Dielektrikums des MIS-Kondensators C1 verhindert werden.
  • Als nächstes wird eine Halbleitervorrichtung mit einem MIS- Kondensator nach einer Ausführung der Erfindung unter Bezugnahme auf die Fig. 6 und 7 beschrieben.
  • Fig. 6 ist eine Planansicht, welche eine Halbleitervorrichtung mit einem MIS-Kondensator nach einer Ausführung der Erfindung zeigt, und Fig. 7 ist eine Querschnittsansicht entlang der Linie III-III in Fig. 6.
  • In den Fig. 6 und 7 sind n&spplus;-Typ Diffussionsschichten 72a und 72b in einem Oberflächenabschnitt zum Beispiel eines p-Typ Halbleitersubstrats 70 gebildet. Eine n-Typ Epitaxieschicht 74a ist auf der Diffusionsschicht 72a gebildet, und eine n&supmin; Typ Epitaxieschicht 74b ist auf der Diffusionsschicht 72b gebildet. Die n-Typ Epitaxieschichten 74a und 74b werden in dem gleichen Epitaxieprozess gebildet, und sind dadurch abgetrennt, dass die p-Typ Diffusionsschichten (Zwischenelementisolierung) 76 bis zum p-Typ Halbleitersubstrat 70 herab difundiert sind.
  • Eine n-Typ Diffusionsschicht 78a, welche als diffusionsseitige Elektrode des MIS-Kondensators dient, ist in der Epitaxieschicht 74a gebildet. Die n-Typ Diffusionsschicht 78a hat eine Kerbe 80. Ein p-Typ Wannengebiet (erste Basisdiffusionsschicht) 82a von entgegengesetztem Leitfähigkeitstyp ist in der Kerbe 80 gebildet. Die n&supmin;-Typ Exitaxischicht 74a, welche ein MIS- Kondensatorgebiet, die n-Typ Diffusionsschicht 78a, die Kerbe 80 und das p-Typ Wannengebiet 82a enthält, kann in einer rechteckigen oder quadratischen Form geformt sein, mittels der p-Typ Diffusionsschichten 76, wodurch ein einfaches IC- Design verwirklicht wird.
  • Die n-Typ Diffusionsschicht 78a ist mit einer diffusionsseitigen Herausführungselektrode 86a über ein Kontaktloch 84a verbunden. Die Elektrode 86a ist mit einem Anschluss J2 verbunden. Das p-Typ Wannengebiet 82a ist in der n&supmin;-Typ Epitaxieschicht 74a gebildet. Zwei Emitterdiffusionsschichten, d. h. eine erste n-Typ Emitterdiffusionsschicht 88a und eine zweite n-Typ Emitterdiffusionsschicht 90a, sind in dem p-Typ Wannengebiet 82a gebildet.
  • Die erste n-Typ Emitterdiffusionsschicht 88a ist mit einer ersten Emitterelektrode 94a durch ein Kontaktloch 92a verbunden, und die erste Emitterelektrode 94a ist mit einem Anschluss E11 verbunden. Andererseits ist die zweite n-Typ Emitterdiffusionsschicht 90a mit einer zweiten Emitterelektrode 98a durch ein Kontaktloch 96a verbunden, und die zweite Emitterelektrode 98a ist mit einem Anschluss E12 verbunden.
  • In dieser Ausführung der Erfindung erreicht die n-Typ Diffusionsschicht 78a die n-Typ Diffusionsschicht 72a. Da die n-Typ Epitaxieschicht 74a dünn ist, erreicht der Dotierstoff der n-Typ Diffusionsschicht 78a die n-Typ Diffusionsschicht 72a innerhalb kurzer Zeit. Eine Isolierschicht 100, welche aus Oxid oder Nitrid besteht, ist über der Epitaxieschicht 74a gebildet. Eine metallseitige Elektrode 104 des MIS- Kondensators ist über der Isolierschicht 100 gebildet, mit einer dazwischen liegenden Polysiliziumschicht 102. Ein Anschluss M2 ist mit der metallseitigen Elektrode 104 verbunden. Die Isolierschicht 100, welche zwischen der metallseitigen Elektrode 104 und der n-Typ Diffusionsschicht 78a eingefügt ist, dient als dielektrisches Element des MIS- Kondensators. Die n-Typ Diffusionsschicht 78a und die n-Typ Epitaxieschicht 74a arbeiten als gemeinsamer Kollektor eines Transistors, der erste und zweite Emitter 94a und 98a hat.
  • Andererseits ist eine n-Typ Diffusionsschicht 78b, welche als Kollektor eines Transistors dient, in der Epitaxieschicht 74b gebildet. Die n-Typ Diffusionsschicht 78b ist mit einer Kollektroelektrode 86b durch ein Kontaktloch 84b verbunden. Ferner ist ein p-Typ Wannengebiet (zweite Basisdiffusionsschicht) 82b von entgegensetztem Leitfähigkeitstyp in der n-Typ Epitaxieschicht 74b gebildet. Zwei Emitterdiffusionsschichten, d. h. eine dritte n-Typ Emitterdiffusionsschicht 88b und eine vierte n-Typ Emitterschicht 90b sind in dem p-Typ Wannengebiet 82b gebildet.
  • Die dritte n-Typ Emitterdiffusionsschicht 88b ist mit einer dritten Emitterelektrode 94b durch ein Kontaktloch 92b verbunden, und die dritte Emitterelektrode 94b ist mit einem Anschluss E13 verbunden. Andererseits ist die vierte n-Typ Emitterdiffusionsschicht 90b mit einer vierten Emitterelektrode 98b über ein Kontaktloch 96b verbunden, und die vierte Emitterelektrode 98b ist mit einem Anschluss E14 verbunden.
  • Der Anschluss M2 der metallseitigen Elektrode 104 ist mit dem Anschluss E14 der vierten Emitterelektrode 98b mittels einer Metallverdrahtung W11 verbunden. Der Anschluss J2 der diffusionsseitigen Herausführungselektrode 86a ist mit dem Anschluss E11 der ersten Emitterelektrode 94a mittels einer Metallverdrahtung W12 verbunden. Der Anschluss E12 der zweiten Emitterelektrode 98a, der Anschluss C11 der Kollektorelektrode 86b und der Anschluss E13 der dritten Emitterelektrode 94b sind mittels einer Metallverdrahtung W13 miteinander verbunden.
  • Wenn bei der obigen Struktur ein äußerer Spannungsstoß zum Beispiel an die metallseitige Elektrode 104 angelegt wird, steigt das Potential der vierten Emitterelektrode 98b, welche mit der Elektrode 104 über den Anschluss M2, die Verdrahtung W11 und den Anschluss E14 verbunden ist, in Übereinstimmung mit dem Potentialanstieg der Elektrode 104 an. Der Potentialanstieg der vierten Emitterelektrode 98b erhöht das Potential der vierten n-Typ Emitterdiffusionsschicht 90b. Wenn das Potential der Diffusionsschicht 90b einen Durchbruchsspannungspegel einer n-p-Sperrspannung zwischen der vierten n-Typ Emitterdiffusionsschicht 90b und der zweiten p-Typ Basisdiffusionsschicht 82b überschreitet, wird es einem Strom gestattet von der vierten n-Typ Emitterdiffusionsschicht 90b zur zweiten p-Typ Basisdiffusionsschicht 82b zu fließen. Der zur Basisdiffusionsschicht 82b fließende Strom darf in die dritte n-Typ Emitterdiffusionsschicht 88b als p-n- Durchlassspannungs-Strom fließen. Dann fließt der Strom aus der dritten n-Typ Emitterdiffusionsschicht 88b zur zweiten Emitterelektrode 98a, über die dritte Emitterelektrode 94b, den Anschluss E13, die Verdrahtung W13 und den Anschluss E12, und das Potential der zweiten Emitterelektrode 98a wird erhöht. Folglich steigt das Potential der zweiten n-Typ Emitterdiffusionsschicht 90a an, und wenn es einen Durchbruchsspannungspegel einer n-p-Sperrspannung zwischen der Diffusionsschicht 90a und der ersten p-Typ Basisdiffusionsschicht 82 überschreitet, darf ein Strom aus der zweiten n-Typ Emitterdiffusionsschicht 90a zur ersten p- Typ Basisdiffusionsschicht 82a fließen, auf die gleiche Weise, wie oben beschrieben. Der zur Basisdiffusionsschicht 82a fließende Strom darf in die erste n-Typ Emitterdiffusionsschicht 88a als p-n-Durchlassspannungs-Strom fließen. Dann fließt der Strom zur n-Typ Diffusionsschicht 78a, durch die erste Emitterelektrode 94a, den Anschluss E11, die Verdrahtung W12, den Anschluss J2 und die diffusionsseitige Herausführungselektrode 86a. Als Ergebnis wird das Potential der metallseitigen Elektrode 104, an die der äußere Spannungsstoß angelegt wurde, gleich dem Potential der n-Typ Diffusionsschicht 78a, welche der metallseitigen Elektrode 104 mit der dazwischen liegenden Isolierschicht 100 gegenübersteht. Somit kann der Durchbruch des Dielektrikums des Kondensators verhindert werden. Ähnlich, wenn ein äußerer Spannungsstoß an die diffusionsseitige Herausführungselektrode 86a angelegt wird, wird das Potential der metallseitigen Elektrode 104 gleich dem Potential der n- Typ Diffusionsschicht 78a, aufgrund des Strompfads in der zur oben beschriebenen Richtung entgegengesetzten Richtung. Somit kann der Durchbruch des Dielektrikums des Kondensators verhindert werden.
  • Bei dieser Ausführung der Erfindung sind die n-Typ Epitaxieschicht 74a und die n-Typ Epitaxieschicht 74b durch die p-Typ Diffusionsschicht 76 getrennt. Ein Paar von Dioden, die in Reihe und mit entgegengesetzten Polaritäten geschaltet sind, sind in der Epitaxieschicht 74a gebildet, und ein weiteres Paar von Dioden, die in Reihe und mit entgegengesetzten Polaritäten geschaltet sind, ist in der anderen Epitaxieschicht 74b gebildet.
  • Wie oben beschrieben wurde, sind zwei Transistorgebiete, jeweils mit zwei Emittern und einer gemeinsamen Basis zwischen der metallseitigen Elektrode 104 und der n-Typ Diffusionsschicht 86a oder der diffusionsseitigen Elektrode gebildet. Da die zwei Transistorgebiete mit minimalen Design- Regeln hergestellt werden können, ist der Flächenverlust des MIS-Kondensators sehr klein. Vielmehr kann die Dicke der Isolierschicht (dielektrisches Element) des Kondensators verringert werden, und die Kapazität des Kondensators kann vergrößert werden. Wie allgemein bekannt ist, ist die Kapazität eines Kondensators umgekehrt proportional zum Abstand zwischen den Elektroden des Kondensators. Selbst wenn die Dicke der Isolierschicht des Kondensators verringert wird, und die Durchbruchsspannung aufgrund der Kapazitätsvergrößerung abgesenkt wird, kann ein Durchbruch des Dielektrikums aufgrund eines äußeren Spannungsstoßes verhindert werden, und die Wahrscheinlichkeit eines defekten Produkts am Markt kann verringert werden.
  • Wie in Fig. 6 gezeigt, wenn die metallseitige Elektrode 104 und die vierte Emitterelektrode 98b integral gebildet sind, ist der Draht W11 nicht erforderlich, und die Zahl der Herstellungsschritte kann verringert werden. Wenn die Herausführungselektrode 86b und die erste Emitterelektrode 94a integral gebildet sind, ist die Verdrahtung W12 nicht erforderlich, und die Zahl der Herstellungsschritte kann verringert werden. Ebenso, wenn die dritte Emitterelektrode 94b, die Kollektorelektrode 86b und die zweite Emitterelektrode 98a integral gebildet sind, ist die Verdrahtung W13 nicht erforderlich, und die Zahl der Herstellungsschritte kann verringert werden. Folglich wird die Ausbeute vergrößert und die Herstellungskosten werden gesenkt. Zusätzlich kann der Kontaktwiderstand verringert werden.
  • Ein Äquivalentschaltbild dieser Ausführung wird nun unter Bezugnahme auf Fig. 8 beschrieben.
  • Wie in Fig. 8 gezeigt, sind ein Paar von Dioden D11 und D12, welche in Reihe und mit entgegengesetzten Polaritäten geschaltet sind, und ein Paar von Dioden D13 und D14, welche in Reihe und mit entgegengesetzten Polaritäten geschaltet sind, in Reihe geschaltet zwischen Knoten a2 und b2 auf beiden Seiten eines MIS-Kondensators C2, d. h. zwischen dem metallseitigen Anschluss M2 und dem diffusionsseitigen Anschluss J2. Wie in der vorher in Fig. 5 gezeigten Struktur, wenn ein Spannungsstoß entweder an den metallseitigen Anschluss M2 (Knoten a2) oder den diffusionsseitigen Anschluss J2 (Knoten b2) angelegt wird, werden die Dioden D11 und D13 oder die Dioden D12 und D14 durchbrochen, um den Spannungsstoß abzuleiten. Somit kann der dielektrische Durchbruch des MIS-Kondensators C2 verhindert werden. Ebenso wird die Zahl solcher Paare von Dioden in Übereinstimmung mit der an den MIS-Kondensator angelegten Energiequellenspannung verändert, um die Durchbruchsspannung zu steuern. Diese Ausführung ist geeignet für einen Kondensator mit einer relativ hohen Energieversorgungs-Spannung.
  • Bei dieser Ausführung, wenn mehrere Paare von Dioden vorgesehen sind, wobei jedes Paar Dioden enthält, die mit entgegengesetzten Polaritäten mit einer gemeinsamen Basis und kurzgeschlossenem Emitter und Kollektor eines Transistors angeschlossen sind, kann die Durchbruchsspannung in Übereinstimmung mit der an den MIS-Kondensator angelegten Energieversorgungs-Spannung gesteuert werden. Zum Beispiel, wenn die Durchbruchsspannung eines Paars von Dioden, die mit entgegengesetzten Polaritäten verbunden sind, 5 V beträgt, wenn zwei Paare in Reihe geschaltet sind, beträgt die Durchbruchsspannung 5 V + 5 V = 10 V. Ähnlich, wenn drei Paare verbunden sind, wird die Durchbruchsspannung 15 V. Zum Beispiel, wenn drei Paare von Dioden verbunden sind, um die Durchbruchsspannung auf 15 V zu setzen, werden die Dioden nicht leitfähig werden, wenn die Energieversorgungs-Spannung 10 V beträgt. Somit ist diese Ausführung geeignet für einen Kondensator mit einer relativ hohen Energieversorungs- Spannung.
  • Wie oben dargelegt, wenn mehrere Paare von Dioden, wobei jedes Paar Dioden enthält, die mit entgegengesetzten Polaritäten verbunden sind, zwischen beiden Enden des MIS- Kondensators angeschlossen sind, kann die Durchbruchsspannung der Dioden in Übereinstimmung mit der Energieversorgungs- Spannung des MIS-Kondensators gesteuert werden. Ebenso, selbst wenn ein äußerer Spannungsstoß an die metallseitige Elektrode oder diffusionsseitige Elektrode aufgrund eines anormalen Zustands angelegt wird, kann der Spannungsstoß abgeleitet werden durch den Durchgang, der die erste n-Typ Emitterdiffusionsschicht 88a, erste p-Typ Basisdiffusionsschicht 82a, zweite n-Typ Emitterdiffusionsschicht 90a, dritte n-Typ Emitterdiffusionschicht 88b, zweite p-Typ Basisdiffusionsschicht 82b und vierte n-Typ Emitterdiffusionsschicht 90b verbindet, oder durch den Durchgang, welcher diese in umgekehrter Reihenfolge verbindet. Der MIS-Kondensator mit geringer Durchbruchsspannung aufgrund der Verringerung der Dicke der Isolierschicht 100, kann geschützt werden.
  • Die Form der Kerbe 80 ist nicht auf eine in Fig. 6 gezeigte rechteckige oder quadratische Form beschränkt. Die Kerbe 80 kann die für das Design vorteilhafteste Form haben. Eine Maske, die in einem Fotoätzprozess zur Bildung der Diffusionsschichten verwendet wird, ist nur mit einem Muster versehen, das dem Kerbabschnitt entspricht, und ihr Muster ist einfach. Somit ist die Miniaturisierung der Vorrichtung relativ einfach.

Claims (6)

1. Halbleitervorrichtung mit einem MIS-Kondensator, umfassend
ein Halbleitersubstrat (74a, 74b) eines ersten Leitfähigkeitstyps,
eine Diffusionsschicht (78a) des ersten Leitfähigkeitstyps, welche eine Elektrode des Kondensators bildet und als ein erstes Gebiet in einem ersten Teil (74a) des Halbleitersubstrats (74a, 74b) gebildet ist,
ein Isolierfilm (100), der auf zumindest einem Abschnitt der Diffusionsschicht (78a) gebildet ist,
eine erste Elektrode (104), die auf dem Isolierfilm (100) gebildet ist, und eine zweite Elektrode (86a) die über der Diffusionsschicht (78a) gebildet und mit dieser über den Isolierfilm (100) verbunden ist, wobei die erste Elektrode (104 und die Diffusionsschicht (78a) einander überlagert sind und der Isolierfilm (100) dazwischen liegt, um dadurch den MIS-Kondensator zu bilden,
ein erstes Wannengebiet (82a) eines zweiten Leitfähigkeitstyps, das als zweites Gebiet in dem ersten Teil (74a) des Halbleitersubstrats (74a, 74b) gebildet ist, und dritte und vierte Gebiete (88a, 90a) des ersten Leitfähigkeitstyps, die in dem ersten Wannengebiet (82a) gebildet und in einem vorbestimmten Abstand voneinander getrennt sind, um ein erstes Paar von gegeneinander geschalteten Dioden (D11, D12) zu bilden,
ein zweites Wannengebiet (82b) des zweiten Leitfähigkeitstyps, das als fünftes Gebiet in einem zweiten Teil (74b) des Halbleitersubstrats (74a, 74b) gebildet ist, und sechste und siebte Gebiete (88b, 90b) des ersten Leitfähigkeitstyps, die in dem zweiten Wannengebiet (82b) gebildet sind und mit einem vorbestimmten Abstand voneinander getrennt sind, um ein zweites Paar von gegeneinander geschalteten Dioden (D13, D14) zu bilden,
wobei
die ersten (74a) und zweiten (74b) Teile des Substrats (74a, 74b) durch eine Interelementisolierung (76) getrennt sind, und
die ersten (D11, D12) und zweiten (D13, D14) Paare von gegeneinander geschalteten Dioden in Reihe geschaltet sind zwischen den ersten (104) und zweiten (86a) Elektroden des MIS-Kondensators durch ein Verdrahtungsmittel (W11, W12, W13).
2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die Interelementisolierung (76) eine Diffusionsschicht des zweiten Leitfähigkeitstyps ist.
3. Vorrichtung nach Anspruch 1 oder 2, gekennzeichnet durch weitere Paare von gegeneinander geschalteten Dioden, welche in Reihe geschaltet sind zwischen den ersten (104) und den zweiten (86a) Elektroden.
4. Vorrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass das Verdrahtungsmittel (W11, W12, W13) und die erste Elektrode (104) durch eine einzige Schicht gebildet sind.
5. Vorrichtung nach Anspruch 1, gekennzeichnet durch eine Diffusionsschicht (78b) des ersten Leitfähigkeitstyps, welche im zweiten Teil (74b) des Substrats (74a, 74b) in elektrischer Verbindung mit dem sechsten Gebiet (88b) gebildet ist.
6. Vorrichtung nach Anspruch 5, gekennzeichnet durch
eine dritte Elektrode (94a) zur Kontaktierung des dritten Gebiets (88a) durch ein Kompaktloch (92a),
eine vierte Elektrode (98a) zur Kontaktierung des vierten Gebiets (90a) durch ein Kontaktloch (96a),
eine fünfte Elektrode (94b) zur Kontaktierung des sechsten Gebiets (88b) durch ein Kontaktloch (92b),
eine sechste Elektrode (98b) zur Kontaktierung des siebten Gebiets (90b) durch ein Kontaktloch (96b),
eine siebte Elektrode (86b) zur Kontaktierung der Diffusionsschicht (78b), die in dem zweiten Teil gebildet ist, durch ein Kontaktloch (84b),
wobei das Verdrahtungsmittel (W11, W12, W13) angeordnet ist, um die zweite Elektrode (86a) mit der dritten Elektrode (94a), die vierte Elektrode (98a) mit der fünften (94b) und siebten (86b) Elektrode, und die sechste Elektrode (98b) mit der ersten Elektrode (104) zu verbinden.
DE69033960T 1989-02-28 1990-02-28 Halbleiterbauelement mit MIS-Kondensator Expired - Fee Related DE69033960T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1047221A JP2786652B2 (ja) 1989-02-28 1989-02-28 半導体装置

Publications (2)

Publication Number Publication Date
DE69033960D1 DE69033960D1 (de) 2002-06-13
DE69033960T2 true DE69033960T2 (de) 2002-11-07

Family

ID=12769129

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69033960T Expired - Fee Related DE69033960T2 (de) 1989-02-28 1990-02-28 Halbleiterbauelement mit MIS-Kondensator

Country Status (5)

Country Link
US (1) US5089875A (de)
EP (1) EP0385450B1 (de)
JP (1) JP2786652B2 (de)
KR (1) KR930006143B1 (de)
DE (1) DE69033960T2 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5706163A (en) * 1995-11-28 1998-01-06 California Micro Devices Corporation ESD-protected thin film capacitor structures
KR970053932A (ko) * 1995-12-08 1997-07-31 김광호 트랜지스터의 래치 전압을 이용한 정전 내력 향상 모스 축전기
US5892262A (en) * 1996-06-03 1999-04-06 Winbond Electronics Corp. Capacitor-triggered electrostatic discharge protection circuit
US6417556B1 (en) * 2000-02-02 2002-07-09 Advanced Micro Devices, Inc. High K dielectric de-coupling capacitor embedded in backend interconnect
US6838367B1 (en) 2000-08-24 2005-01-04 Micron Technology, Inc. Method for simultaneous formation of fuse and capacitor plate and resulting structure
JP3873679B2 (ja) * 2001-07-23 2007-01-24 セイコーエプソン株式会社 半導体容量装置、昇圧回路および不揮発性半導体記憶装置
JP2006100308A (ja) * 2004-09-28 2006-04-13 Sanyo Electric Co Ltd 半導体装置、全波整流回路、半波整流回路
JP4986404B2 (ja) * 2005-03-17 2012-07-25 三菱電機株式会社 半導体装置
US7420793B2 (en) * 2006-01-12 2008-09-02 Taiwan Semiconductor Manufacturing Co., Ltd. Circuit system for protecting thin dielectric devices from ESD induced damages
JP2009245503A (ja) * 2008-03-31 2009-10-22 Nec Electronics Corp 半導体記憶装置
WO2015025753A1 (ja) * 2013-08-19 2015-02-26 株式会社村田製作所 Ｅｓｄ保護機能付薄膜キャパシタ装置およびその製造方法
DE102014008990B4 (de) 2014-06-13 2016-11-10 Dietmar Dreyer Halbleiterverstärker zur Speicherung von elektrischer Energie auf der Basis eines generierten Schwingkreises
US11351048B2 (en) 2015-11-16 2022-06-07 Boston Scientific Scimed, Inc. Stent delivery systems with a reinforced deployment sheath

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3469155A (en) * 1966-09-23 1969-09-23 Westinghouse Electric Corp Punch-through means integrated with mos type devices for protection against insulation layer breakdown
JPS5825264A (ja) * 1981-08-07 1983-02-15 Hitachi Ltd 絶縁ゲート型半導体装置
US4651178A (en) * 1985-05-31 1987-03-17 Rca Corporation Dual inverse zener diode with buried junctions
JPS6218938U (de) * 1985-07-18 1987-02-04
US4758873A (en) * 1986-05-16 1988-07-19 National Semiconductor Corporation Balanced MOS capacitor with low stray capacitance and high ESD survival

Also Published As

Publication number Publication date
US5089875A (en) 1992-02-18
EP0385450A2 (de) 1990-09-05
JPH02226757A (ja) 1990-09-10
JP2786652B2 (ja) 1998-08-13
DE69033960D1 (de) 2002-06-13
EP0385450B1 (de) 2002-05-08
KR930006143B1 (ko) 1993-07-07
EP0385450A3 (de) 1991-07-17
KR900013654A (ko) 1990-09-06

Similar Documents

Publication Publication Date Title
DE69526630T2 (de) Verbesserungen in oder in Beziehung auf integrierte Schaltungen
DE69331915T2 (de) MIS-Feldeffekttransistor mit hoher Spannungsfestigkeit und integrierte Halbleiterschaltung
DE3587798T2 (de) SoI-Halbleiteranordnung und Verfahren zu ihrer Herstellung.
DE1614373C2 (de)
DE102016104796B4 (de) Halbleitervorrichtung
DE69033960T2 (de) Halbleiterbauelement mit MIS-Kondensator
DE19811297A1 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE19653615A1 (de) Leistungshalbleiterbauteil mit überlappender Feldplattenstruktur und Verfahren zu dessen Herstellung
DE1933731A1 (de) Verbindungselemente fuer Halbleiterschaltungselemente und integrierte Schaltungsanordnungen
DE69325645T2 (de) Integrierte Schutzschaltungsstruktur zum Schutz von logischen MOS-Leistungshalbleitenbauelementen von elektrostatischen Entladungen
DE1639254A1 (de) Feldeffekthalbleitereinrichtung mit isoliertem Gatter und einem Durchschlagverhinderungsschaltelement sowie Verfahren zu ihrer Herstellung
DE69328932T2 (de) Integrierte aktive Klammerungsstruktur für den Schutz von Leistungshalbleiterbauelementen gegen Überspannungen
DE4022022C2 (de) Vertikal-Halbleitervorrichtung mit Zenerdiode als Überspannugsschutz
DE69021915T2 (de) MOS-Pilotstruktur für einen Transistor mit isolierter Steuerelektrode und Verfahren zur Versorgung eines solchen Transistors mit Pilotstrom.
DE69930715T2 (de) Elektronische Halbleiterleistung mit integrierter Diode
DE2300116A1 (de) Hochfrequenz-feldeffekttransistor mit isolierter gate-elektrode fuer breitbandbetrieb
DE68916192T2 (de) Ausgangspuffer einer integrierten Schaltung mit einem verbesserten ESD-Schutz.
DE2649935A1 (de) Referenzdiode
DE2045567A1 (de) Integrierte Halbleiter Schaltungs Einrichtung
DE4126775C2 (de) Verbindungsstruktur eines Halbleiterbauelements und Verfahren zu ihrer Herstellung
DE69422252T2 (de) Halbleiteranordnung mit einem Halbleiterelement ausgestaltet in einer Mesastruktur
EP0651433B1 (de) Verfahren zur Herstellung eines Kontaktlochs zu einem dotierten Bereich
DE3786693T2 (de) Programmierbarer Kontaktfleck.
DE3331631A1 (de) Halbleiter-bauelement
DE2559361C2 (de) Halbleiterbauelement mit mehreren, Feldeffekttransistoren definierenden Zonen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee