DE1514818A1 - Festkoerperschaltung,bestehend aus einem Halbleiterkoerper mit eingebrachten aktiven Bauelementen und einer Isolierschicht mit aufgebrachten passiven Bauelementen und Leitungsbahnen - Google Patents

Festkoerperschaltung,bestehend aus einem Halbleiterkoerper mit eingebrachten aktiven Bauelementen und einer Isolierschicht mit aufgebrachten passiven Bauelementen und Leitungsbahnen

Info

Publication number
DE1514818A1
DE1514818A1 DE19511514818 DE1514818A DE1514818A1 DE 1514818 A1 DE1514818 A1 DE 1514818A1 DE 19511514818 DE19511514818 DE 19511514818 DE 1514818 A DE1514818 A DE 1514818A DE 1514818 A1 DE1514818 A1 DE 1514818A1
Authority
DE
Germany
Prior art keywords
semiconductor
areas
solid
state circuit
circuit according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19511514818
Other languages
English (en)
Other versions
DE1514818C3 (de
DE1514818B2 (de
Inventor
Ulbricht Dipl-Phys Gerhard
Schuetze Dr Hans-Juergen
Hennings Dr Klaus
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefunken Patentverwertungs GmbH
Original Assignee
Telefunken Patentverwertungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefunken Patentverwertungs GmbH filed Critical Telefunken Patentverwertungs GmbH
Priority to DE19511514818 priority Critical patent/DE1514818A1/de
Priority to GB19762/66A priority patent/GB1144328A/en
Priority to US548279A priority patent/US3462650A/en
Priority to FR60652A priority patent/FR1524053A/fr
Publication of DE1514818A1 publication Critical patent/DE1514818A1/de
Publication of DE1514818B2 publication Critical patent/DE1514818B2/de
Application granted granted Critical
Publication of DE1514818C3 publication Critical patent/DE1514818C3/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76297—Dielectric isolation using EPIC techniques, i.e. epitaxial passivated integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/647—Resistive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N97/00—Electric solid-state thin-film or thick-film devices, not otherwise provided for
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/122—Polycrystalline

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)

Description

Patentverwerfcungsgesellschaft
m. b. H.
Ulm (Donau), Elisabethenstraße 3
Ulm (Donau), den 3o· April 1965 FE/PT-Ul/Be U 68/65
Festkörperschaltung, bestehend aus einem Halbleiterkörper mit eingebrachten aktiven Bauelementen und einer Isolierschicht mit aufgebrachten passiven Bauelementen und Leitungsbahnen
Die Erfindung betrifft eine Festkörperschaltung, bestehend aus einem Halbleiterkörper mit darin eingebrachten aktiven Bauelementen und einer auf dem Halbleiterkörper befindlichen Isolierschicht mit darauf aufgebrachten passiven Bauelementen und Leitungsbahnen,
Bei Festkörperschaltungen ist es bisher im allgemeinen üblich, in die mit einer Passivierungsschicht versehene Oberseite eines Halbleiterscheiböhens vorzugsweise aktive Bauelemente einzubringen und die passiven Bauelemente und Leitungsbahnen auf der Passivierungsschicht anzuordnen«, Die Unterseite des Halbleiterscheibchens wird dabei nicht für die Schaltung ausgenutzt} meistens wird das Scheibchen mit der Unterseite auf einen Träger
— 2 —
909819/0723
das Gehäuse gelötet oder gekittet. Bei diesem Verfahren wird ein erheblicher Teil der Halbleiterfläche als Träger für die passiven Bauelemente benötigt, häufig ist die für die passiven Elemente benötigte Fläche sogar ein Vielfaches der Transistorenfläche. Bei Mikro- und Nanowattschaltungen sind die verwendeten Transistoren meist besonders klein; die erforderlichen hochohmigen Widerstände nehmen dagegen eine sehr große Fläche ein, so daß die pro Halbleiterscheibe unterzubringende Schaltungslogik praktisch durch den Flächenbedaarf der passiven Bauelemente begrenzt wird. Bei den in letzter Zeit bekannt gewordenen Separationsverfahren mit eingebetteten Isolierschichten ist der hohe Flächenanteil der passiven Bauelemente besonders unangenehmj da das Separationsverfahren die Halbleiterscheiben verteuert; insbesondere in Fällen, wo als_Ausgangsmaterial bereits Epitaxiescheiben verwendet werden·
Der Erfindung liegt die Aufgabe zugrunde, eine Festkörperschaltung, bestehend aus einem Halbleiterkörper mit darin eingebrachten aktiven Bauelementen und einer auf dem Halbleiterkörper befindlichen Isolierschicht mit darauf aufgebrachten passiven Bauelementen und Leitungsbahnen.anzugeben, bei der der pro Halbleiterscheibe unterzubringende Schaltungsinhalt bedeutend vergrößert wird. Erfindungsgemäß wird die Aufgabe dadurch gelöst, daß eine Festkörperschaltung vorgeschlagen v/ird, bei der
909819/0723
-5- 15U81.8
auf gegenüberliegenden Seiten der Halbleiteranordnung passive Bauelemente und Leitungsbahnen aufgebracht sind und daß die Leitungebahnen und/oder Anschlüsse der Bauelemente der einen Seite der Halbleiteranordnung mit solohen der anderen Seite verbunden sind. Mit Hilfe der erfindungsgemäßen Festkörperschaltung ist es möglich, die pro Halbleiterkörper unterzubringende Schaltlogik praktisch zu verdoppeln.
Ein Ausführungsbeispiel der erfindungegeiaäßen Festkörperschal- ( tung ist in Fig« 1 im Querschnitt dargestellt. In der Fig. 1a let 1 der Halbleiterkörper, auf dem eine Isolierschicht 2, z.B. eine Oxidschicht und eine Trägerschicht aus z.B. polykrißtallinem Halbleitermaterial aufgetragen wurden» Durch eine entsprechende, ggf. doppelt ausgeführte Maskierung der Unterseite des Halbleiterkörpers 1 wird dieser von unten her mit Hilfe eines vorzugsweise selektiven Ätzverfahren derart abgetragen, daß einkristalline Bereiche 4- und Pfosten 5 stehen bleiben, wie dies In Fig. 1b zu sehen ist. Nun werden in die Halbleiterbereiche M- und die Pfosten 5 der Anordnung Fremdatome vom gleichen Leitfähigkeitstyp wie der Halbleiterkörper 1 eindiffundiert, so daß an der Oberfläche der Halbleiterbereiche 4 und der Pfosten 5 die niederohmigen Schichten 6 entstehen. Erfindungegemäß ist es auch möglich, die niederohmigen Schichten 6 statt durch Diffu- slon durch Abscheidung metallisch leitender Schichten zu erzeugen und letztere danach evtl. noch einzulesieren. Daraufhin wird
909819/0723
die Unterseite der Anordnung mit der Isolierschicht 7 versehen und darauf eine z. B. polycristalline Trägerschicht θ abgeschie den, welche anschließend z. B. durch mechanisches Sohleifen eingeebnet und soweit «rieder abgetragen wird (in der Tig· 1b bis zur Höhe der gestrichelten Linie), daß die untere Fläche der Pfosten 5 der Anordnung freigelegt wird. Danach wird die Isolierschicht 9 auf die Unterseite aufgebracht,.wie dies die Pig.1c zeigt. Die Trägerschicht 3 wird jetzt wieder entfernt« Nach dem Einbringen aktiver Bauelemente in die einkrietallinen Halbleiterbereiche 4, z. B. des Transistors 1o, werden die Isolierschichten 2 und 9 auf beiden ßeiten der Halbleiteranordnung über den Pfosten 5 durchbrochen und in den dadurch entstandenen öffnungen der Isolierschichten z. B. legierte ohmsohe Kontakte 11 im Halbleitermaterial der Pfosten erzeugt. Zur Herstellung einer niederobmigen Verbindung zwischen den niederohmigen Schichten 6 und den ohmechen Kontakten 11 werden z. B. schon gleichzeitig mit der bei der Erzeugung der Transistoren 1o angewandten Emitterdiffusion niederohmige Bereiche 12 unterhalb der Isolierschicht 2 erzeugt. Nun werden auf beide Seiten der Halbleiteranordnung passive Bauelemente und Leitungsbahnen aufgebracht, wobei zur Herstellung von Leitungsverbindungen zwischen den beiden Seiten der Anordnung die Leitungsbahnen an die Kontaktstellen 11 herangeführt werden. Als Beispiel ist in der "ig. 1c der KoI-lektorwiderstand 13 auf die untere Isolierschicht 9 aufgebracht
.909819/0723
~5- * 15U818
und durch die Leitungsbahn 14, den Pfosten 5 und die Leitungs-. bahn 15 mit der Kollektorzone des Transistors 1o verbunden·
Ein anderes Ausführungsbeispiel der erfindungsgemäßen Festkörperschaltung ist im Querschnitt in Fig. 2 dargestellt· Aus einem Halbleiterkörper, der z. B. wie in dem Ausführungsbeispiel der Fig, 1 mit einer Isolierschicht 2 und einer Trägerschicht 3 bedeckt wurde, sind die einkristallinen Bereiche 4 und 16 mittels eines Maskierungs- und Ätzprozesses erzeugt worden. An deren Oberfläche wurden wieder niederohmige Schichten 6 erzeugt und diese mit der Isolierschicht 7 und der Trägerschicht £.$. welche eingeebnet wird, bedeckto Dann werden unterhalb der Bereiche 16 von unten her Vertiefungen 17 in die Trägerschicht 8 z. B.hiaaingeätzt, vorzugsweise mittels eines selektiven, nur das Halbleitermaterial 8 und nicht die Isolierschicht 7 angreifenden Atzprozesr*> ses, und zwar so lange, bis die untere Fläche der Bereiche 16 freigelegt ist. Dann wird die Unterseite der Anordnung mit einer Isolierschicht 9 bedeckt. Nun werden unterhalb und oberhalb der
und Bereiche 16 öffnungen in den Isolierschichten 2 und 9'darin ohmsche Kontakte 11 hergestellt« Der Widerstand 1J ist wieder durch die Leitungsbahn 14, welche entlang der schrägen ./and der Vertiefung 17 geführt ist, über den Bereich 16 und die Leitungsbahn 15 mit der Kollektorzone des Transistors 1o verbunden.
-6 -
909819/0723
I O I 40 Io
Erfindungsgemäß ist es auch möglich, die einkristallinen Bereiche 4 und 16 in der *\feise zu erzeugen, daß man eine entsprechende Struktur an der Unterseite eines einkristallinen Halbleiterscheibchens durch Ausätzen des übrigen Materials mit einer geeigneten Maskierung herstellt. Die so erzeugte Oberfläche mit herausstehenden Bereichen 4 und 16 wird nun mit den niederohmigen Zonen 6, der Isolierschicht 7 und der vorzugsweise aus polykristallinen! Halbleitermaterial bestehenden Trägerschicht 8 versehen, die anschllessend wieder eingeebnet wird. Nun wird die Oberseite des Halbleiterscheibchens soweit abgetragen, bis die Bereiche 4 und 16 als einkristalline Inseln gewünschter-Dicke stehen bleiben und danach wird die Isolierschicht 2 aufgebracht. Die weiteren Arbeitsgänge erfolgen so, wie es schon oben beschrieben wurde.
Ein weiteres Ausführungsbeispiel der erfindungsgemäßen Festkörperschaltung ist in Fig. 3 dargestellt. Ein Halbleiterkörper wird
einer wieder mit einer Isolierschicht und/Trägerschicht bedeckt und dann werden unterhalb der Isolierschicht kompakte einkristalline Bereiche 4 und ringförmige einkristalline Boreiche 18 erzeugt» wie dies im Querschnitt die Fig» 3a zeigt. Nach dem Aufbringen der Isolierschicht 7 wird auf die Unterseite der Anordnung die hochdotierte polykristalline Halbleiterschicht 8 abgeschieden«, Nach Einebnung und Abtragung der Schicht 8 bis zur unteren Fläche der Ringhereiche 18 entstehen dann im Innern dieser Bereiche die niederohmigen isolierten Gebiete 19» die durch ohmsche Kontakte
909819/0723
-7- 15U818
über entsprechende Leitungsbahnen mit den Bauelementen in Verbindung stehen* Diese erfindungsgemäße ringförmige Isolation der Leitungsverbindungen besitzt den Vorteil, daß bei ihr die Diffusion zur Erzeugung niederohmiger Schichten an der Oberfläche der Pfosten wegfällt und außerdem infolge der beiden konzentrisch angeordneten Isolierschichten (7) die verbleibende Nebensohlußkapazität der Pfosten noch geringer ist als bei den einfach isolierten Pfosten (5). Natürlich können die ringförmigen isolierten Bereiche 18 ebenfalls als Leitungsverbindung benutzt v/erden, wenn es auf die Kapazitäten und den Leitungsbahnwiderstand nicht ankommt. In der Fig„ 3b ist die erfindungsgemäße Festkörperschaltung der Fig. 3a in Aufsicht von oben dargestellt.Bei den ringförmigen isolierten Bereichen kann auch in gleicher weise verfahren werden wie in Fig. 2, so daß die ringförmigen Bereiche 18 die gleiche Höhe erhalten wie die Bereiche 4„ Die Bereiche 19 innerhalb der Bereiche 18 werden dann wieder in den Vertiefungen 17 kontaktiert,,
Ein letztes Ausführungsbeispiei der erfindungsgemäßen Festkörperschaltung sei schließlich in der Fig. 4 gezeigt. Es entsteht z.B. aus der Halbleiteranordnung der Figo 1 oder 2, wenn das Halbleitermaterial der Pfosten 5 oder der Bereiche 16 durch einen selektiven Ätzprozeß entfernt wird (die Diffusion zur Erzeugung der niederohmigen Schichten 6 wird dann selbstverständlich fortgelas-
909819/0723
: Weise
sen). Auf diese Entstehen Löoher 2o durch die Halbleiteranordnung hinduroh, auf deren sehr oder weniger achrage /and» LeA-tungsbahnen von beiden Seiten aufgebracht «erden9 derart, daB sie in Verbindung gelangen, I&ttndungsgeaÄp lit ei audit möglich, die Weher direkt in einen vorgegebenen lalbltiterkörpe* hineintuatten und erst ansohlieftend die toob*andun*en eit XltUereohiehten bu tibeniehen. Ift fall der fig· 4 berilhrt dann i.». die von unten aufgebrachte Leitungibahn 1% die ton oben aufge* brachte Leitungebahn 15 an der Xante 21.
Werden als Halbleiterkörper 1 EpitaxlehalbleiterkÖrper adt «inen niederohmigen Substrat verwendet, so ist es erfindunesgeeftß auch möglich *m besonders in dem fall, nenn es nicht exakt auf die Größe des Bahnwiderstandes der lieitungsverbindungen durch die halbleiteranordnung hindurch ankommt - in den AuBführungsbeispielen der flg. 1 und 2 die Diffusion tür Erseugung der niederohmigen Schichten 6 fortzulassen« In den meisten fällen wird die niederohmige Schicht 6 jedoch ohnedies sur Erzielung eines niederohmigen Kollektoranschlusses des Transietore 1o angewendet, so daß in solchen fällen kein zusätzlicher Arbeitsgang notwendig ist.
909819/0723
ORIGINAL INSPECTED

Claims (1)

1S UR 18
Patentansprüche
1, Festkörperschaltung, bestehend aus einem Haibleitorkörper mit darin eingebrachten Bauelementen und einer auf dem Halbleiterkörper befindlichen Isolierschicht mit darauf aufgebrachten passiven Bauelementen und Leitungsbahnen, dadurch gekennzeichnet, daß auf gegenüberliegende Seiten der Halbleiteranordnung passive Bauelemente und Leitungsbahnen aufgebracht sind und daß die Leitungsbahnen und/oder Anschlüsse der Bauelemente der einen Seite der Halbleiteranordnung mit solchen der anderen Seite verbunden sind,,
2, Festkörperschaltung nach Anspruch 1, dadurch gekennzeichnet, daß der Halbleiterkörper aus polykristallinem Halbleitermaterial mit eingebetteten einkristallinen Halbleiterbereiclienj von denen eine Anzahl aktive Bauelemente enthält, besteht, und daß die einkristallinen Halbleiterbereiche durch Isolierschichten vom polykristallinen Halbleitermaterial getrennt sind»
3- Festkörperschaltung nach Anspruch 1 oder 2t dadurch gekennzeichnet, daß im polykristallinen Halbleitermaterial von der Ober- zur Unterseite der Anordnung durchgehende einkristalline Halbleiterbereiche eingebettet sind, welche ringsum von Isolierschichten umschlossen sind«,
- 10-
9 09 819/0723
- 1ο -
15Η818
4. Festkörperschaltung nach Anspruch 3» dadurch gekennzeichnet, daß die durchgehenden Halbleiterbereiche an ihrer Oberfläche niederohmige Schichten vom gleichen Leitfähiskeitstyp wie der Halbleiterkörper besitzen·
5; Festkörperschaltung nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß die Isolierschichten an der Ober- und Unterseite der durchgehenden Halbleiterbereiche Öffnungen besitzen und in diesen Öffnungen ohmsche Kontakte hergestellt sind, welche mit " den Leitungsbahnen auf der Halbleiteranordnung in Verbindung stehen*
6· Festkörperschaltung nach Anspruch 3» 4- oder 5» dadurch gekennzeichnet, daß sich die durchgehenden Halbleiterbereiche in Vertiefungen der Halbleiteranordnung befinden.
7· Festkörperschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet» daß im polykristallinen Halbleitermaterial von der Ober- zur Unterseite der Anordnung durchgehende ringförmige einkristalline Halbleiterbereiche eingebettet sind, die ringsum von Isolierschichten umschlossen sind und niederohmige polykristalline Gebiete umschließen,
8· Festkörperschaltung nach Anspruch 7» dadurch gekennzeichnet, daß an der Ober- und Unterseite der ringförmigen einkristallinen
-11 ·.
909819/0723
15U818
Bereiche und/oder der von ihnen umschlossenen polykristallinen Gebiete ohmsche Kontakte in öffnungen der Isolierschichten hergestellt sind, die mit den Leitungsbahnen der Halbleiteranordnung in Verbindung stehen·
9. Festkörperschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet* daß im Halbleiterkörper von der Ober- zur Unterseite der Anordnung durchgehende Löcher angebracht sind, deren wandungen mit Isolierschichten ausgekleidet sind, auf denen Leitungsbahnen zur Verbindung der beiden Seiten der Halbleiteran- " Ordnung verlaufen«
10. Pestkörperschaltung nach -Anspruch 1, 2 oder 3, dadurch gekennzeichnet, daß der Halbleiterkörper bsw« die einkristallinen Halbleiterbereiche aus einem niederohaigen Substrat mit einer darauf aufgebrachten Epitaxialschicht bestehen·
11. Verfahren zur Herstellung einer Pestkörperschaltung nach Anspruch 1, dadurch gekennzeichnet T daß ein einkristalliner λ Halbleiterkörper mit einer Isolierschicht und einer Trägerschicht z. B« aus polykristallinem Halbleitermaterial bedeckt wirdt daraufhin aus dem einkristallinen Halbleiterkörper von unten her ,einkristalline Halbleiterbereiche und einkristalline Pfosten z. B. mit Hilfe eines selektiven Ätzverfahrens hergestellt werden, dann diese Halbleiterbereiche und Pfosten an
- 12 -
909819/0723
T5U818
ihrer Oberfläche mit niederohmigen Schichten von gleichem Leit1«» fähiekeitstyp wie der Halbleiterkörper versehen werden,z. B. duroh Eindiffusion von Fremdatomen oder Einlegieren metallischer leitender Schichten, danaoh auf die Unterseite der .An· Ordnung eine Isolierschicht und darauf line s. B« polykristalline Trägerschicht aufgebracht werden, anschließend diese Trägerschicht eingeebnet und soweit, evtl. nur stellenweise, wieder abgetragen wird, daß die untere Fläche der einkxistallinen Pfosten der Anordnung freigelegt wird, dann die Unterseite mit einer Isolierschicht übersogen und die anfänglich aufgebrachte Trägerschicht wieder entfernt wird, daraufhin aktive Bauelemente in den einkristallinen Halbleiterbereichen erzeugt werden, dann ohmsche Kontakte auf beiden Seiten in den einkristallinen Pfosten hergestellt werden und abschließend auf beide Seiten der Anordnung passive Bauelemente und Leitungsbahnen, welche mit den ohmschen Kontakten der einkristallinen Pfosten in Verbindung stehen* aufgebfacht werden*
12* Verfahren zur Herstellung einer Festkörperschaltung nach Anspruch 1, dadurch gekennzeichnet, daß ein einkristalliner Halbleiterkörper mit einer Isolierschicht und einer Trägerschicht z· B. aus polykristallinem Halbleitermaterial bedeckt wird, dann aus dem einkristallinen Halbleiterkörper von unten her kompakte einkristalline Bereiche und ringförmige Halbleiterbereiche «« B, mit Hilfe eines selektiven Ätzverfahren her-
-.13 -. 909819/0723
•-13-- " 15U818
gestellt werden, danach die Unterseite der Anordnung mit einer Isolierschicht bedeckt wird, nun hierauf eine hochdotierte polykristalline Halbleiterschicht abgeschieden wird, anschließend diese Halbleiterschicht eingeebnet und soweit, evtl. nur stellenweise, wieder abgetragen wird, derart, daß die untere Fläche der ringförmigen Halbleiterbereiche freigelegt v7ird, daraufhin die Unterseite der Anordnung mit einer Isolierschicht überzogen und die anfänglich aufgebrachte Trägerschicht wieder entfernt wird, dann aktive Bauelemente in den kompakten einkristallinen Halbleiterbereichen erzeugt werden und ohmsche Eontakte auf ■ ( beiden Seiten in dem von den ringförmigen Halbleiterbereichen umschlossenen isolierten niederohmigen Gebieten und evtl. auch in den ringförmigen einkristallinen Bereichen hergestellt werden und schließlich auf beide Seiten der Anordnung passive Bauelemente und Leitungsbahnen, welche mit den ohmschen Kontakten der isolierten Gebiete in Verbindung stehen, aufgebracht werden*
13. Verfahren zur Herstellung einer Festkörperschaltung nach Anspruch 1Ϋ dadurch gekennzeichnet, daß ein einkristalliner Halbleiterkörper an einer Seite mit Erhebungen und Vertiefungen versehen wird, dann an der Oberfläche dieser Seite eine niederohmige Schicht z. B. durch Diffusion hergestellt wird," nun diese Seite der Anordnung mit einer Isolierschicht und darauf mit einer Schicht z. B. aus polykristallinem Halbleitermaterial bedeckt
909819/0723
15U818
wird, dann der Halbleiterkörper von der Oberseite her soweit abgetragen wird, daß voneinander getrennte lind durch Isolierschichten separierte einkristall ine Bereiche im polykristallinen Material stehen bleiben, jetzt aktive Bauelemente in einer Anzahl der separierten einkristallinen Bereiche erzeugt werden, dann die polykristalline Halbleiterschicht, evtl. nur stellenweise, soweit/abgetragen wird, daß die untere !Fläche der nicht mit aktiven Bauelementen versehenen einkristallinen Bereiche freigelegt wird, anschließend diese Seite der Einordnung mit einer Isolierschicht versehen wird, daraufhin ohmsche Kontakte auf beiden Seiten in den zuletzt genannten einkristallinen Bereichen hergestellt werden und abschließend auf Ober- und Unterseite der Anordnung passive Bauelemente und Leitungsbahnen, die mit den ohmschen Kontakten der einkristallinen Bereiche in Verbindung stehen, aufgebracht werden»
14·. Festkörperschaltung nach einem der Ansprüche 11 bis 13» dadurch gekennzeichnet, daß das einkristalline Halbleitermaterial
keine aktiven
der Pfosten bzw«, der einkristallinen Bereiche, welche/Bauelemente enthalten, durch einen selektiven Ätzprozeß entfernt wird, derart, daß durchgehende Löcher in der Halbleiteranordnung entstehen, und daß auf die Lochwandungen Leitungsbahnen aufgebracht werden, die beide Seiten der Halbleiteranordnung miteinander verbinden.
909819/0723
-15 - ' 15U818
15· Verfahren zur Herstellung einer Festkörperschaltung nach .Anspruch 1, dadurch gekennzeichnet, daß zur Verbindung der beiden Seiten der Anordnung Löcher in den Haibleitorkörper hineingeätzt werden, die Wandungen dieser Löcher anschliessend mit einer Isolierschicht ausgekleidet werden und dann mit Leitungsbahnen zur Verbindung der beiden Seiten der Halbleiteranordnung versehen werden«
16« Verfahren zur Herstellung einer Festkörperschaltung nach einem der Ansprüche 11 bis 15, dadurch gekennzeichnet, daß als Ausgangsmaterial ein Halbleiterkörper aus einem niederohmigen Substrat mit aufgebrachter Epitaxialschicht verwendet wird.
909819/0723
DE19511514818 1951-01-28 1951-01-28 Festkoerperschaltung,bestehend aus einem Halbleiterkoerper mit eingebrachten aktiven Bauelementen und einer Isolierschicht mit aufgebrachten passiven Bauelementen und Leitungsbahnen Granted DE1514818A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE19511514818 DE1514818A1 (de) 1951-01-28 1951-01-28 Festkoerperschaltung,bestehend aus einem Halbleiterkoerper mit eingebrachten aktiven Bauelementen und einer Isolierschicht mit aufgebrachten passiven Bauelementen und Leitungsbahnen
GB19762/66A GB1144328A (en) 1951-01-28 1966-05-04 Solid-state circuit consisting of a semiconductor body with active components, passive components, and conducting paths
US548279A US3462650A (en) 1951-01-28 1966-05-06 Electrical circuit manufacture
FR60652A FR1524053A (fr) 1951-01-28 1966-05-06 Circuit à corps solides constitués par une masse semi-conductrice comprenant des composants actifs incorporés et par une couche isolante comprenant des composants passifs, ainsi que par des conducteurs rapportés

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19511514818 DE1514818A1 (de) 1951-01-28 1951-01-28 Festkoerperschaltung,bestehend aus einem Halbleiterkoerper mit eingebrachten aktiven Bauelementen und einer Isolierschicht mit aufgebrachten passiven Bauelementen und Leitungsbahnen
DET0028536 1965-05-07

Publications (3)

Publication Number Publication Date
DE1514818A1 true DE1514818A1 (de) 1969-05-08
DE1514818B2 DE1514818B2 (de) 1974-05-30
DE1514818C3 DE1514818C3 (de) 1975-01-02

Family

ID=25752599

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19511514818 Granted DE1514818A1 (de) 1951-01-28 1951-01-28 Festkoerperschaltung,bestehend aus einem Halbleiterkoerper mit eingebrachten aktiven Bauelementen und einer Isolierschicht mit aufgebrachten passiven Bauelementen und Leitungsbahnen

Country Status (3)

Country Link
US (1) US3462650A (de)
DE (1) DE1514818A1 (de)
GB (1) GB1144328A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0469988A1 (de) * 1990-08-03 1992-02-05 Thomson Composants Microondes Verbindungsverfahren zwischen einer integrierten Schaltung und einem Schaltungsträger und integrierte Schaltung angepasst an dieses Verfahren

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1933731C3 (de) * 1968-07-05 1982-03-25 Honeywell Information Systems Italia S.p.A., Caluso, Torino Verfahren zum Herstellen einer integrierten Halbleiterschaltung
US3648131A (en) * 1969-11-07 1972-03-07 Ibm Hourglass-shaped conductive connection through semiconductor structures
US3761782A (en) * 1971-05-19 1973-09-25 Signetics Corp Semiconductor structure, assembly and method
JPS5329551B2 (de) * 1974-08-19 1978-08-22
US4291322A (en) * 1979-07-30 1981-09-22 Bell Telephone Laboratories, Incorporated Structure for shallow junction MOS circuits
US4260436A (en) * 1980-02-19 1981-04-07 Harris Corporation Fabrication of moat resistor ram cell utilizing polycrystalline deposition and etching
DE3235839A1 (de) * 1982-09-28 1984-03-29 Siemens AG, 1000 Berlin und 8000 München Halbleiterschaltung
GB2150749B (en) * 1983-12-03 1987-09-23 Standard Telephones Cables Ltd Integrated circuits
US4733290A (en) * 1986-04-18 1988-03-22 M/A-Com, Inc. Semiconductor device and method of fabrication
US5166097A (en) * 1990-11-26 1992-11-24 The Boeing Company Silicon wafers containing conductive feedthroughs
JP2643098B2 (ja) * 1994-12-07 1997-08-20 インターナショナル・ビジネス・マシーンズ・コーポレイション 液晶表示装置及びその製造方法並びに画像形成方法
US5814889A (en) * 1995-06-05 1998-09-29 Harris Corporation Intergrated circuit with coaxial isolation and method
US5668409A (en) * 1995-06-05 1997-09-16 Harris Corporation Integrated circuit with edge connections and method
US5618752A (en) * 1995-06-05 1997-04-08 Harris Corporation Method of fabrication of surface mountable integrated circuits
US5608264A (en) * 1995-06-05 1997-03-04 Harris Corporation Surface mountable integrated circuit with conductive vias
US5682062A (en) * 1995-06-05 1997-10-28 Harris Corporation System for interconnecting stacked integrated circuits
US5646067A (en) * 1995-06-05 1997-07-08 Harris Corporation Method of bonding wafers having vias including conductive material
US6564018B2 (en) 1996-09-09 2003-05-13 Creoscitek Corporation Ltd. Imaging device for digital photography
IL119227A0 (en) * 1996-09-09 1996-12-05 Scitex Corp Ltd An image for standard camera bodies
EP0981066A1 (de) * 1998-08-20 2000-02-23 Gretag Imaging Ag Lichtdichtesteuerung mittels LCD-Einrichtung
JP4468609B2 (ja) * 2001-05-21 2010-05-26 株式会社ルネサステクノロジ 半導体装置
US6902872B2 (en) * 2002-07-29 2005-06-07 Hewlett-Packard Development Company, L.P. Method of forming a through-substrate interconnect
AU2002368524A1 (en) * 2002-12-20 2004-07-22 International Business Machines Corporation Three-dimensional device fabrication method
EP1639634B1 (de) * 2003-06-20 2009-04-01 Nxp B.V. Elektronische vorrichtung, anordnung und verfahren zum herstellen einer elektronischen vorrichtung
CN100365798C (zh) * 2003-06-20 2008-01-30 皇家飞利浦电子股份有限公司 电子器件、组件及制造电子器件的方法
US8481425B2 (en) 2011-05-16 2013-07-09 United Microelectronics Corp. Method for fabricating through-silicon via structure
US8724832B2 (en) 2011-08-30 2014-05-13 Qualcomm Mems Technologies, Inc. Piezoelectric microphone fabricated on glass
US8824706B2 (en) 2011-08-30 2014-09-02 Qualcomm Mems Technologies, Inc. Piezoelectric microphone fabricated on glass
US8811636B2 (en) 2011-11-29 2014-08-19 Qualcomm Mems Technologies, Inc. Microspeaker with piezoelectric, metal and dielectric membrane
US8518823B2 (en) 2011-12-23 2013-08-27 United Microelectronics Corp. Through silicon via and method of forming the same
US8609529B2 (en) 2012-02-01 2013-12-17 United Microelectronics Corp. Fabrication method and structure of through silicon via
US8691600B2 (en) 2012-05-02 2014-04-08 United Microelectronics Corp. Method for testing through-silicon-via (TSV) structures
US8691688B2 (en) 2012-06-18 2014-04-08 United Microelectronics Corp. Method of manufacturing semiconductor structure
US9275933B2 (en) 2012-06-19 2016-03-01 United Microelectronics Corp. Semiconductor device
US8900996B2 (en) 2012-06-21 2014-12-02 United Microelectronics Corp. Through silicon via structure and method of fabricating the same
US8525296B1 (en) 2012-06-26 2013-09-03 United Microelectronics Corp. Capacitor structure and method of forming the same
US8912844B2 (en) 2012-10-09 2014-12-16 United Microelectronics Corp. Semiconductor structure and method for reducing noise therein
US9035457B2 (en) 2012-11-29 2015-05-19 United Microelectronics Corp. Substrate with integrated passive devices and method of manufacturing the same
US8716104B1 (en) 2012-12-20 2014-05-06 United Microelectronics Corp. Method of fabricating isolation structure
US8884398B2 (en) 2013-04-01 2014-11-11 United Microelectronics Corp. Anti-fuse structure and programming method thereof
US9287173B2 (en) 2013-05-23 2016-03-15 United Microelectronics Corp. Through silicon via and process thereof
US9123730B2 (en) 2013-07-11 2015-09-01 United Microelectronics Corp. Semiconductor device having through silicon trench shielding structure surrounding RF circuit
US9024416B2 (en) 2013-08-12 2015-05-05 United Microelectronics Corp. Semiconductor structure
US8916471B1 (en) 2013-08-26 2014-12-23 United Microelectronics Corp. Method for forming semiconductor structure having through silicon via for signal and shielding structure
US9048223B2 (en) 2013-09-03 2015-06-02 United Microelectronics Corp. Package structure having silicon through vias connected to ground potential
US9117804B2 (en) 2013-09-13 2015-08-25 United Microelectronics Corporation Interposer structure and manufacturing method thereof
US9343359B2 (en) 2013-12-25 2016-05-17 United Microelectronics Corp. Integrated structure and method for fabricating the same
US10340203B2 (en) 2014-02-07 2019-07-02 United Microelectronics Corp. Semiconductor structure with through silicon via and method for fabricating and testing the same
US9893058B2 (en) * 2015-09-17 2018-02-13 Semiconductor Components Industries, Llc Method of manufacturing a semiconductor device having reduced on-state resistance and structure
US11342189B2 (en) 2015-09-17 2022-05-24 Semiconductor Components Industries, Llc Semiconductor packages with die including cavities and related methods

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3350760A (en) * 1959-02-06 1967-11-07 Texas Instruments Inc Capacitor for miniature electronic circuits or the like
US3150299A (en) * 1959-09-11 1964-09-22 Fairchild Camera Instr Co Semiconductor circuit complex having isolation means
NL262767A (de) * 1960-04-01
US3381182A (en) * 1964-10-19 1968-04-30 Philco Ford Corp Microcircuits having buried conductive layers

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0469988A1 (de) * 1990-08-03 1992-02-05 Thomson Composants Microondes Verbindungsverfahren zwischen einer integrierten Schaltung und einem Schaltungsträger und integrierte Schaltung angepasst an dieses Verfahren
FR2665574A1 (fr) * 1990-08-03 1992-02-07 Thomson Composants Microondes Procede d'interconnexion entre un circuit integre et un circuit support, et circuit integre adapte a ce procede.

Also Published As

Publication number Publication date
GB1144328A (en) 1969-03-05
US3462650A (en) 1969-08-19
DE1514818C3 (de) 1975-01-02
DE1514818B2 (de) 1974-05-30

Similar Documents

Publication Publication Date Title
DE1514818A1 (de) Festkoerperschaltung,bestehend aus einem Halbleiterkoerper mit eingebrachten aktiven Bauelementen und einer Isolierschicht mit aufgebrachten passiven Bauelementen und Leitungsbahnen
DE3886329T2 (de) Halbleiteranordnung mit Luftbrücken-Verbindungen.
DE3689257T2 (de) Vergrabene Struktur für die Isolierung von Inseln aus Silizium.
DE69505048T2 (de) Herstellungsmethode für Halbleiterelemente in einer aktiven Schicht auf einem Trägersubstrat
DE1489893B1 (de) Integrierte halbleiterschaltung
DE69835505T2 (de) Verfahren zur bereitstellung eines getters bei der herstellung von integrierten silizium-auf-isolator-schaltungen
DE4320286A1 (de) Verfahren zum elektrischen Kontaktieren des Aktivbereichs einer Halbleiteranordnung
DE19623846A1 (de) Halbleitereinrichtung
DE3002740A1 (de) Verfahren zur ausbildung von substratelektroden bei mos-ics mit lokaler oxidation
DE1924712C3 (de) Integrierter Dünnschicht-Abblockbzw. Entkopplungskondensator für monolithische Schaltungen und Verfahren zu seiner Herstellung
DE1284519B (de) Zusammengesetzte Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE1589687B2 (de) Festkörperschaltung mit isolierten Feldeffekttransistoren und Verfahren zu ihrer Herstellung
DE102015101566A1 (de) Mems-vorrichtung mit konstanter kapazität
DE2342923C2 (de) Verfahren zur Herstellung einer Zweiphasen-Ladungsverschlebeanordnung und nach diesem Verfahren hergestellte Zweiphasen-Ladungs Verschiebeanordnung
DE19918671B4 (de) Vertikal integrierbare Schaltung und Verfahren zu ihrer Herstellung
DE3740302C2 (de)
DE102019211371A1 (de) Verfahren zum Herstellen eines elektronischen Schaltungsbauelements und elektronisches Schaltungsbauelement
EP0746039B1 (de) Bipolartransistor vom pnp-Typ
DE1769271C3 (de) Verfahren zum Herstellen einer Festkörperschaltung
DE2952318C2 (de) Integrierte Schaltungsanordnung und Verfahren zu ihrer Herstellung
WO2009000921A2 (de) Halbleiterstruktur zur herstellung eines traegerwaferkontaktes in einer graben-isolierten soi-scheibe
DE3871896T2 (de) Halbleiteranordnungen mit verbesserter strahlungstoleranz.
DE2021809A1 (de) Elektrische Verbindungsanordnung zwischen Mehrlagen-Metallisierungsebenen auf einem Halbleiterkristall
DE19940759B4 (de) Schaltungsanordnung und Verfahren zu deren Herstellung
EP0977262A2 (de) Integrierter Halbleiterchip mit modularen Füllstrukturen

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
EHJ Ceased/non-payment of the annual fee