DE2021809A1 - Elektrische Verbindungsanordnung zwischen Mehrlagen-Metallisierungsebenen auf einem Halbleiterkristall - Google Patents

Elektrische Verbindungsanordnung zwischen Mehrlagen-Metallisierungsebenen auf einem Halbleiterkristall

Info

Publication number
DE2021809A1
DE2021809A1 DE19702021809 DE2021809A DE2021809A1 DE 2021809 A1 DE2021809 A1 DE 2021809A1 DE 19702021809 DE19702021809 DE 19702021809 DE 2021809 A DE2021809 A DE 2021809A DE 2021809 A1 DE2021809 A1 DE 2021809A1
Authority
DE
Germany
Prior art keywords
metallization
semiconductor crystal
layer
diffusion region
metallization levels
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19702021809
Other languages
English (en)
Other versions
DE2021809B2 (de
Inventor
Ruoff Carl Edward
Curtis John Joseph
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2021809A1 publication Critical patent/DE2021809A1/de
Publication of DE2021809B2 publication Critical patent/DE2021809B2/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)

Description

IBM Deutschland Internationale Büro-Maschinen Gesellschaft mbH
Böblingen, 4. Mai 1970 mö-rz
Anmelderin: International Business Machines
Corporation, Armonk, N.Y. 10 504
Amtliches Aktenzeichen: Neuanmeldung Aktenzeichen der Anmelderin: Docket EN 968 005
Elektrische Verbindungsanordnung zwischen Mehrlagen-Metallisierungsebenen auf einem Halbleiterkristall
Die Erfindung betrifft eine elektrische Verbindungsanordnung zwischen Mehrlagen-Metallisierungsebenen auf einem Halbleiterkristall.
Zur Verbindung der einzelnen Bauelemente einer monolithischen Halbleiterschaltung untereinander und mit den für die elektrische Zugänglichkeit einer derartigen Halbleiterschaltung von außen vorgesehenen Anschlüssen ist es bekannt/ auf der den Halbleiterkristall bedeckenden Oxydschicht gut haftende Leiterzugmuster, vorzugsweise aus Aluminium, vorzusehen. Besondere technologische und elektrische Probleme entstehen jedoch aus den zum Teil unvermeidlichen Leiterzugkreuzungen. Um eich kreuzende Leiterzüge dennoch Isoliert voneinander auf dem Halbleiterkristall zu fuhren ist es bei der sogenannten Einlagen-Metallisierung bekannt, alle Leiterzüge nur in einer Metallisierungsebene auszubilden und an Kreuzungsstellen einen der sich kreuzenden Leiterzüge aufzutrennen und die elektrische Verbindung in Form einer Unterführung (underpass) zu bewerkstelligen. Eine derartige Technik weist jedoch wegen der an den Kreuzungsstellen auftretenden erhöhten Widerstände und Kapazitäten ernste Nachteile auf. Wegen der damit verbundenen Phasenverschiebung müssen auf diese Welse untragbare Schaltgeschwindigkeitseinbußen in Kauf genommen werden. Es ist daher für sehr schnelle monolithische Schaltkreise bekannt, eine sogenannte Doppel- oder Mehrlagen-Metallisierung vorzusehen. Dabei werden die Leiterzüge in zwei
09847/118 7
oder mehr Metallisierungsebenen, die voneinander durch Glasschichten isoliert sind, ausgebildet. Gegenüber der Einlagen-Metallisierung wird bei dieser Technik der Leitungswiderstand etwa um den Faktor 200 und die zugehörige Kapazität etwa um den Faktor verringert.
Ein besonderes Problem bei der Doppellagen-Metallisierung besteht jedoch darin, zuverlässige Zwischenverbindungen zwischen den einzelnen Metallisierungsebenen zu schaffen. Zu diesem Zwecke mußte man bisher die Kontaktbereiche zwischen den beiden Metallisierungsebenen relativ groß wählen, z.B. Quadrate mit einer Kantenlänge von 25μ. Ein derartiger Flächenbedarf ist jedoch bei dem aus Zuverlässigkeits- und Kostengründen angestrebten Grad der Packungsdichte untragbar. Gegenüber einer Halbleiterschaltung mit Einlagen-Metallisierung würde die Auslegung derselben Schaltung in der oben erwähnten Doppellagen-Metallisierung einen Halbleiterflächenmehrbedarf von etwa dem fünf- bis zehnfachen ausmachen.
Die bisher angewandte Art von Zwischenverbindungen bei Doppellagen-Metallisierung ist weiterhin prozeßtechnisch nur sehr schwierig zu handhaben. Da für die Herstellung einer elektrisch guten Verbindung zwischen den beiden Metallisierungslagen die dazwischen liegende Glasisolationsschicht weggeätzt werden muß, kann bei zu tiefem Atzen ein Teil des Metallbereicha der unteren Metallisierungsebene mit weggeätzt werden bzw. bei zu flachem Ätzen wird die isolierende Glasschicht über der unteren Metallieierungalage nicht vollständig entfernt. In beiden Fällen entstehen schlechte oder fehlerhafte Kontakte, so daß allein-durch diesen Prozeßschritt die Ausbeute an guten Schaltungen erheblich sinkt. Selbst wenn man relativ großflächige Kontaktbereiche vorsieht, ist man gegen diese Fehler nicht gesichert, abgesehen von dem in jedem Fall nachteiligen hohen Halbleiterflächenbedarf.
Aus der US-Patentschrift 3 292 241 ist ein Verfahren zum Verbinden von Halbleiterbauelementen bekannt, bei dem zwischen einem auf dem Halbleiterkristall vorgesehenen Metallisierungsbereich und einem damit zu verbindenden flächigen Leiterzug zwischen Docket EN 968 005 0 0 9 8 A 7 / 1 1 8 7
2ü2 809
beide Metallebenen eine dünne Schicht Germanium gebracht wird. Auf diese Weise lässt sich eine Verbindung der beiden Aluminiumbereiche bei relativ niedrigen Temperaturen erzielen. Es wird der Nachteil vermieden, daß zum direkten Verbinden von Aluminium mit Aluminium sehr hohe, die Halbleiterbauelemente nachteilig beeinflussende Temperaturen erforderlich sind. Eine Anwendung dieser Lehre auf den hier zu behandelnden Fall des Herstellens einer Zwischenverbindung zwischen Doppellagen-Metallisierungsebenen würde die oben geschilderten Nachteile nicht vermeiden. Auch hier müßte die untere Metallisierungsebene durch einen Ätzprozeß im Verbindungsbereich freigelegt werden, darauf eine Germaniumschicht selektiv in diesen Bereichen aufgetragen und anschließend die obere Metallisierungsschicht ausgebildet werden. Gerade der notwendige Ätzschritt jedoch ist, wie oben näher beschrieben, sehr problematisch.
Die Aufgabe der Erfindung besteht darin, eine verbesserte Lösung für das Herstellen von Zwischenverbindungen bei Mehrlagen-Metallisierung auf einem Halbleiterkristall anzugeben. Die Zwischenverbindungen sollen dabei herstellungsmäßig unkritisch sein und insgesamt nur eine minimale Halbleiterfläche beanspruchen. Dennoch sollen sie außerordentlich zuverlässig sein.
Erfindungsgemäß wird eine elektrische Verbindungsanordnung zwischen Mehrlagen-Metallisierungsebenen auf einem Halbleiterkristall vorgeschlagen, die dadurch gekennzeichnet ist, daß im Verbindungsbereich im Halbleiterkristall ein gegenüber dem übrigen Teil des Halbleiterkristalls isoliertes Diffusionsgebiet geringeren spezifischen Widerstandes angeordnet ist und daß die einzelnen Metallisierungsebenen unmittelbar angrenzende Oberflächenbereiche dieses Diffusionsgebietes bedecken. Nach einem besonders vorteilhaften Ausführungsbeispiel der Erfindung ist vorgesehen, daß sich die Metallisierungsebenen in Teilbereichen zusätzlich überlappen. Insbesondere bei Verwendung von Aluminium als Metallisierungsebenen kann man die guten Haftungseigenschaften dieses Metalls auf Silizium oder Siliziumdioxyd ausnützen. Jede Metallisierungsebene weist somit einen Kontaktbereich mit dem hochdotierten Diffusionsgebiet
Docket EN 968 005 009847/118?
ORIGINAL INSPECTED
im Halbleiterkristall auf. Derartige Kontaktbereiche sind heute prozeßtechnisch sehr gut und auf kleinstem Raum beherrschbar und es ergeben sich außerordentlich zuverlässige Kontakte. Wenn dabei die obere Metallisierungsebene im Verbindungsbereich die untere Metallisierungsebene teilweise überlappt, ergibt sich ein insgesamt außerordentlich zuverlässiger Kontakt. Die mit der erfindungsgemäßen Verbindungsanordnung erreichbaren Kontaktflächen weisen typische Größen von 5 χ 12μ auf.
Ein weiteres vorteilhaftes Ausführungsbeispiel der Erfindung ist dadurch gekennzeichnet, daß das Diffusionsgebiet im Verbindungsbereich N+ dotiert ist und in ein P-dotiertes Diffusionsgebiet eingebettet ist. Damit wird eine zuverlässige Isolation des N+- Gebietes erreicht. Vorteilhafterweise können das N+- und das P-dotierte Diffusionsgebiet gleichzeitig mit der Emitter- bzw. Basisdiffusion für die übrigen Transistorstruktüren auf dem Halbleiterkristall realisiert werden.
Die Erfindung wird im folgenden anhand von Ausführungsbeispielen unter Zuhilfenahme der Zeichnungen näher erläutert.
Es zeigen:
Fig. 1 einen Teilausschnitt der Draufsicht auf eine Halbleiterschaltung/ in idem zwei erfindungsgemäße Verbindungen dargestellt sind;
Fig. 2 die Querschnittsdarstellung entlang der Schnittlinie 2-2 von Fig 1;
Fig. 3 eine schematische Draufsicht auf eine Halbleiterschaltung, in der mehrere Bauelemente sowie erfindungsgemäße Verbindungen gezeigt sind.
In Fig. 3 ist als Beispiel die Draufsicht auf ein Halbleiterplättchen (Chip) 1 mit darin ausgebildeten bipolaren Transistorschaltkreisen 2 dargestellt, über den Umfang des Halbleiterplättchens verteilt sind Anschlüsse 3 vorgesehen, über die die Halbleiter-
Docket EN 968 005 0(Jg847/1ie,
schaltung elektrisch zugänglich ist. In ausgezogenen bzw. unterbrochenen Linien 4 bzw. 5 sind die durch zwei Metallisierungsebenen realisierten elektrischen Verbindungen der Bauelemente auf dem Chip 1 untereinander sowie zu den Anschlüssen 3 angedeutet.
In den Fign. 1 und 2 ist für den Fall einer Doppellagen-MetalIisierung ein bevorzugtes Ausführungsbeispiel der erfindungsgemäßen Zwischenverbindung 6 gezeigt. Das Halbleiterplättchen 1 besteht aus einem P-dotierten Substrat 12 (Fig. 2) und einer darüber angeordneten N-dotierten Epitaxieschicht 13. In bekannter λ Bipolartechnik sind in dieser Epitaxieschicht NPN-Transistoren ausgebildet, wobei im Substrat 12 (nicht dargestellte) Subkollektorgebiete vorgesehen sein können.
Bei dem dargestellten bevorzugten Ausführungsbeispiel für die erfindungsgemäße Verbindungstruktur 6 ist in der Epitaxieschicht 13 im Bereich der Verbindung eine sehr niederohmige N+-Diffusionszone 14 angeordnet, die von der übrigen Epitaxieschicht 13 isoliert ist, indem sie in ein P- Diffusionsgebiet 15 eingebettet ist. Der spezifische Widerstand des N+-Diffusionsgebietes 14 sollte dabei kleiner als 50Ω/Ο, yorteilhafterweise in der Größenordnung von 5Q/Q oder weniger sein. Erfindungsgemäß kann die für die Isolation benötigte P-Diffusionszone 15 gleichzeitig mit der * Diffusion der (nicht dargestellten) Basisgebiete der verschiedenen NPN-Transistoren hergestellt werden, und ebenso das N+-Diffusionsgebiet 14 gleichzeitig mit der Emitterdiffusion der übrigen Transistorstrukturen. Die Oberfläche der Epitaxieschicht 13 ist durch eine übliche SiO -Schicht 16 mit einer Dicke in der Größenordnung von 3000 8 bedeckt. Die untere Metallisierungeebene 5 befindet sich auf dieser SiO -Schicht 16. über dieser ersten Metallisierungsebene 5 wird eine Glasschicht 18 aufgesputtert, die eine Dicke in der Größenordnung von 15 000 A* aufweist. Auf dieser aufgesputterten Glasschicht 18 wird schließlich die obere bzw. zweite Metallisierungsebene ausgebildet.
über dem rechteckig ausgebildeten N+-Diffusionsgebiet 14 befindet Docket en 968 005 0 09847/1187
sich eine ebenfalls rechteckige, etwas kleinere öffnung 20 in der SiO2-Schicht 16. Ein Teil der unteren Metallisierungsschicht 5 erstreckt sich nun erfindungsgemäß über einen Teil der öffnung 20 und stellt somit einen direkten elektrischen und mechanischen Kontakt mit der Oberfläche des Diffusionsgebietes 14 her. In gleicher Weise erstreckt sich ein Teil der oberen Metallisierungsschicht 4 über die öffnung 20 und stellt somit einen direkten elektrischen und mechanischen Kontakt mit dem verbleibenden unbedeckten Oberflächenteil des Diffusionsgebietes 14 her. Dabei ist bei diesem Ausführungsbeispiel ferner vorgesehen, daß sich die Metallisierungsschicht 4 im Bereich der öffnung 20 über den anderen Teil 21 der Metallisierungsschicht 5 erstreckt und somit einen mechanischen und elektrischen Kontakt Metall/Metall dazu bewirkt.
Im folgenden soll kurz die Herstellung einer derartigen Halbleiterschaltung mit den erfindungsgemäßen Zwischenverbindungen der verschiedenen Metallisierungsebenen angehörenden Leiterzüge untereinander erläutert werden. Dieser Herstellungsprozeß ist weitgehend dem zur Ausbildung von Halbleiterschaltungen allgemein üblichen gleich. Ausgehend von einem P-dotierten Substrat 12 werden in einem ersten Maskierungs-, Ätz- und Diffusionsschritt die für die Transistorstrukturen benötigten Subkollektorgebiete erzeugt, über das Substrat mit den darin eingebrachten Subkollektorgebieten wird anschließend eine N-dotierte Epitaxieschicht 13 aufgewachsen. Daran an schließt sich die Herstellung der P+-dotierten Isolationsgebiete zur elektrischen Isolation der einzelnen Halbleiterbauelemente auf dem Halbleiterplättchen. Gleichzeitig mit der P-Basisdiffusion für die Transistoren wird auch innerhalb des für die erfindungsgemäße Zwischenverbindung der Metallisierungsebenen vorgesehenen Bereiches ein P-Gebiet 15 ausgebildet, in das anschließend, vorzugsweise gleichzeitig mit der Emitterdiffusion, das hochdotierte N+-Diffusionsgebiet 14 eingebracht wird, über diese Anordnung wird eine Si0o-Schicht 16 aufgebracht, in die in einem nachfolgenden Maskierungs- und Ätzprozeß öffnungen 20 bereitgestellt werden. Damit gleichzeitig werden sämtliche Kontaktlöcher
DooKet EN 968 005 009847/1187
20k !8 09
an den anderen Stellen des Halbleiterplättchens mitgeöffnet.
Auf diese SiO.-Schicht 16 mit den darin ausgebildeten Kontaktlöchern wird dann eine geschlossene Aluminiumschicht aufgedampft. Durch subtraktlves Ätzen werden die unerwünschten Aluminiumbereiche entfernt, so daß lediglich das gewünschte Leiterzug- bzw. Metallisierungsmuster 5 übrigbleibt. Innerhalb des Öffnungsbereiches 20 für die erfindungsgemäße Zwischenverbindung der Metallisierungsebenen wird bei dem beschriebenen Ausführungsbeispiel somit zunächst ebenfalls eine geschlossene Aluminiumschicht ausgebildet. In dem erwähnten subtraktiven Ätzprozeß wird jedoch innerhalb der Öffnung 20 die rechte Hälfte des Aluminiumbelags wieder entfernt. In einem sich daran anschließenden Legierungsprozeß wird eine feste Verbindung zwischen dem Aluminium in den Kontaktlöchern, also auch in der Öffnung 20, mit dem Halbleitermaterial erzielt.
Wie aus Fig. 2 weiter zu ersehen ist, wird über die gesamte nunmehr vorliegende Anordnung eine geschlossene Sputterglasschicht 18 thermisch aufgewachsen. Auch in dieser Schicht 18 werden dann Kontaktlöcher geöffnet, die zur Verbindung der Diffusionszonen mit der noch vorzusehenden Zweiten-Metallisierungsebene dienen. Gleichzeitig damit wird auch die bereits früher hergestellte Öffnung 20 wieder geöffnet, so daß der rechte nichtmetallisierte Bereich des N+-Gebietes 14 sowie der das N+-Diffusionsgebiet 14 bedeckende Teil 21 der Metallisierungsschicht 5 freigelegt wird. Eine geschlossene zweite Aluminiumschicht wird über die gesamte Anordnung aufgedampft und anschließend wieder der für das Leitungsmuster der Metallisierungsebene 4 nicht benötigte Teil der Aluminiumschicht in einem photolihtographischen Prozeß entfernt. Wie bereits nach dem Ausbilden des zu der ersten Metallisierungsebene 5 gehörigen Leitungsmusters schließt sich dann wieder ein Einlegierungsschritt an. ·
Docket EN 968 005 0 0 9 8 A 7 / 1 1 8 7

Claims (6)

  1. "- 8 —
    PATENTANSPRÜCHE
    Elektrische Verbindungsanordnung zwischen Mehrlagen-MetalIisierungsebenen auf einem Halbleiterkristall, dadurch gekennzeichnet, daß im Verbindungsbereich (20) im Halbleiterkristall (1) ein gegenüber dem übrigen Teil des Halbleiterkristalls isoliertes Diffusionsgebiet (14) geringen spezifischen Widerstandes angeordnet ist und daß die einzelnen Metallisierungsebenen (4, 5) unmittelbar angrenzende Oberflächenbereiche dieses Diffusionsgebietes (14) bedecken.
  2. 2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß sich die Metallisierungsebenen in Teilbereichen (21) überlappen .
  3. 3. Anordnung nach den Ansprüchen 1 und 2, gekennzeichnet durch Aluminiumschichten als Metallisierungsebenen (4, 5).
  4. 4. Anordnung nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß das Diffusionsgebiet (14) im Verbindungsbereich einen spezifischen Widerstand kleiner 5Oß/Ü, vorzugsweise 4 bis 20Ω/Ο, aufweist.
  5. 5. Anordnung nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet, daß das Diffusionsgebiet (14) im Verbindungsbereich N+-dotiert und in ein P-dotiertes Diffusionsgebiet (15) eingebettet ist.
  6. 6. Anordnung nach den Ansprüchen 1 bis 5, dadurch gekennzeichnet, daß das N+-dotierte Diffusionsgebiet (14) und das umgebende P-dotierte Diffusionsgebiet (15) gleichzeitig mit der Emitter- bzw. Basisdiffusion für die übrigen Transistorstrukturen in dem Halbleiterkristall (1) gebildet sind.
    Docket EN 968 005 0 0 9847/118?
DE19702021809 1969-05-05 1970-05-04 Elektrische Verbindungsanordnung zwischen Mehrlagen-Metallisierungsebenen auf einem Halbleiterkristall Ceased DE2021809A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US82159269A 1969-05-05 1969-05-05

Publications (2)

Publication Number Publication Date
DE2021809A1 true DE2021809A1 (de) 1970-11-19
DE2021809B2 DE2021809B2 (de) 1980-02-28

Family

ID=25233779

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19702021809 Ceased DE2021809A1 (de) 1969-05-05 1970-05-04 Elektrische Verbindungsanordnung zwischen Mehrlagen-Metallisierungsebenen auf einem Halbleiterkristall

Country Status (5)

Country Link
US (1) US3577036A (de)
JP (1) JPS4813877B1 (de)
DE (1) DE2021809A1 (de)
FR (1) FR2046204A5 (de)
GB (1) GB1252097A (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3774079A (en) * 1971-06-25 1973-11-20 Ibm Monolithically fabricated tranistor circuit with multilayer conductive patterns
US4109275A (en) * 1976-12-22 1978-08-22 International Business Machines Corporation Interconnection of integrated circuit metallization
JPH08130246A (ja) * 1994-10-28 1996-05-21 Ricoh Co Ltd 半導体装置とその製造方法
DE19824400C2 (de) * 1998-05-30 2000-05-18 Bosch Gmbh Robert Leiterbahn-Kontaktierungsanordnung

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3303071A (en) * 1964-10-27 1967-02-07 Bell Telephone Labor Inc Fabrication of a semiconductive device with closely spaced electrodes
US3419765A (en) * 1965-10-01 1968-12-31 Texas Instruments Inc Ohmic contact to semiconductor devices

Also Published As

Publication number Publication date
FR2046204A5 (de) 1971-03-05
JPS4813877B1 (de) 1973-05-01
GB1252097A (de) 1971-11-03
US3577036A (en) 1971-05-04
DE2021809B2 (de) 1980-02-28

Similar Documents

Publication Publication Date Title
DE1514818C3 (de)
DE19727232C2 (de) Analoges integriertes Halbleiterbauelement und Verfahren zu dessen Herstellung
DE3922456C2 (de)
DE69533385T2 (de) Herstellungsverfahren von Verbindungen über Halbleitervorrichtungen
DE4126046C2 (de) Herstellungsverfahren für einen DRAM-Speicherzellenkondensator
DE4320286A1 (de) Verfahren zum elektrischen Kontaktieren des Aktivbereichs einer Halbleiteranordnung
DE3423211C2 (de) Halbleiterbauteil
DE4002037A1 (de) Kondensator und spannungsmultiplizierer unter verwendung des kondensators
DE10164049A1 (de) Passive Bauelementstruktur und zugehöriges integriertes Schaltkreisbauelement und Halbleiterbauelement
DE4323961A1 (de) Halbleiterspeichervorrichtung
DE2536270A1 (de) Mii oeffnungen versehene halbleiterscheibe
DE1299767B (de)
DE4139039C2 (de) MOS-Halbleitervorrichtung
DE2852049A1 (de) Fest- oder lesespeicher
DE19704149A1 (de) Metallverdrahtung an einem Halbleiterbauteil und Verfahren zum Herstellen derselben
DE10348902A1 (de) MIM-Kondensatorstruktur und Herstellungsverfahren
DE3038773C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltungsanordnung mit MOS-Transistoren und mit spannungsunabhängigen Kondensatoren
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE2523221A1 (de) Aufbau einer planaren integrierten schaltung und verfahren zu deren herstellung
DE2740757A1 (de) Halbleiter mit mehrschichtiger metallisierung und verfahren zu dessen herstellung
DE19531602C2 (de) Verbindungsstruktur einer Halbleitereinrichtung und ihr Herstellungsverfahren
DE4447149A1 (de) Vollständig eingeebneter konkaver Transistor
DE10318422B4 (de) Hochfrequenz-Bipolartransistor mit Silizidregion und Verfahren zur Herstellung desselben
DE2021809A1 (de) Elektrische Verbindungsanordnung zwischen Mehrlagen-Metallisierungsebenen auf einem Halbleiterkristall
DE1589890A1 (de) Halbleiterelement mit Isolierueberzuegen und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
8235 Patent refused