DE2852049A1

DE2852049A1 - Fest- oder lesespeicher

Info

Publication number: DE2852049A1
Application number: DE19782852049
Authority: DE
Inventors: Yoshiaki Moriya
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1977-12-02
Filing date: 1978-12-01
Publication date: 1979-06-07
Also published as: DE2852049C2; JPS5477543A; JPS5819144B2; US4193125A

Description

Die Erfindung betrifft einen Fest- oder Leisespeicher (ROM) unter Verwendung von MOS-Transistoren als Speicherzellen.

Ein Festspeicher unter Verwendung von MOS-Transistoren kann die Konfiguration gemäß Fig. 1A besitzen, wobei die MOS-Transistoren in diesem Muster einen sog. "integrierten SiIiziumgate-MOS-Schaltkreis" bilden. Querschnitte des integrierten MOS-Schaltkreises längs der Linien B-B, C-C und D-D sind in den Fig. 1B, 1C bzw. 1D wiedergegeben.

Der Festspeicher nach den Fig. 1A bis 1D umfaßt Gate-Leitungen 1a, 1b, 1c ..., Festspeicher-Ausgangsleitungen 2a, 2b, 2c ..., Masseleitungen 3a, 3b ..., MOS-Transistoren 4...., 4₁₂, 4..3 ..., ein p-Typ-Siliziumsubstrat 5, N -Diffusionsschichten 6a, 6b, 6c ..., Kontakte 7a, 7b, 7c ... auf den Ausgangsleitungen 2a, 2b ..., Gate-Oxidfilme S₁ , 8..,, 8.. ... und

. . Auf einer Hauptfläche des

Feld-Oxidfilme 8„ , 8-, ,

2c

909823/0773

p-Typ-Siliziumsubstrats 5 liegt jede Masseleitung neben zwei Gate-Leitungen. Beispielsweise liegt die Masseleitung 3a neben bzw. anschließend an die Gate-Leitungen 1b und 1c, während sich die Masseleitung 3b an die Gate-Leitungen 1d und 1e anschließt. Die Festspeicher-Ausgangsleitungen 2a, 2b usw. schneiden die Gate-Leitungen 1a, 1b usw. sowie die Masseleitungen 3a, 3b usw. Die Masseleitungen 3a, 3b usw. sind dabei durch N -Fremdatomdiffusion hergestellt. Die MOS-Transistoren 4|*, 4-2 usw. sind daher in den schraffierten Bereichen nach Fig. 1A durch eine angrenzende Masseleitung, die N -Diffusionsschicht und eine Gate-Leitung gebildet. Die Masseleitungen 3a, 3b usw. bilden die Source-Elektroden der MOS-Transistoren 4.~ - -4-oor während ihre Drain-Elektroden durch die N -Diffusionsschichten 6a, 6b usw. gebildet werden.

Der Festspeicher gemäß den Fig. IA bis 1D ist insofern nachteilig, als seine durch eine strichpunktierte Linie angedeutete 1-Bit-Speicherzelle eine vergleichsweise große Fläche einnimmt. Bekanntlich müssen dabei die Kontakte 7a, 7b usw. eine größere Fläche als nötig einnehmen, da sonst das Ausbringen an integrierten Schaltkreisprodukten nicht über einem bestimmten Mindest-Wert gehalten werden kann. Ebenso ist bekannt, daß die Integrationsdichte (IC density) von Festspeichern dieser Art weitgehend von der Größe der Kontakte abhängt. Beim Festspeicher gemäß den Fig. 1A bis 1D verlaufen die in regelmäßigen Abständen parallel zueinander angeordneten Kontakte 7a, 7b usw. in Querrichtung des integrierten MOS-Schaltkreises, so daß sich dessen Abmessung in Querrichtung vergrößert. Außerdem werden die Kontakte 7a, 7b usw. nicht sehr häufig benutzt oder belegt, weil sich jeder Kontakt zwischen nur zwei MOS-Traisistoren befindet, die sich längs der Ausgangsleitungen 2a, 2b usw. in Längsrichtung des integrierten MOS-Schaltkreises erstrecken. Aus diesem Grund entspricht die von einer 1-Bit-Speicherzelle eingenommene Fläche

909823/0773

S= 1 χ m = 20 μιη χ 17 μιη = 340 μπι² .

Eine Fläche von 340 μιη ist für eine 1-Bit-Speicherzelle außerordentlich groß, so daß der integrierte MOS-Schaltkreis nicht mit hoher Integrationsdichte ausgeführt werden kann.

Der Schaltungsaufbau des Festspeichers gemäß den Fig. 1A bis 1D entspricht dem Schaltbild nach Fig. 2, in welcher die den vorher erwähnten Teile entsprechenden Teile mit denselben Bezugsziffern wie vorher bezeichnet sind.

Bei einem anderen Festspeicher mit dem Aufbau gemäß den Fig.3A bis 3C dienen die Ausgangsleitungen auch als Masseleitungen. Um Daten aus einer Speicherzelle, d.h. einem MOS-Transistor, über gewählte Ausgangsleitungen auszulesen, wird ein Schalterkreis so betätigt, daß die neben der gewählten Ausgangsleitung befindliche Ausgangsleitung mit Masse verbunden wird. Der Festspeicher umfaßt dabei Gate-Leitungen 1a, 1b, 1c usw., Ausgangs leitungen 2a, 2b, 2c usw., Speicherzellen 4₁₁ - 4-.₂, ein p-Typ-Siliziumsubstrat 5, Gate-Oxidfilme 8.. und Feldoxidfilme 8„. Der Schaltungsaufbau des Festspeichers entspricht dem Schaltbild nach Fig. 4A. Gemäß Fig. 4A erfolgt das Umschalten zwischen den Ausgangsleitungen 2a, 2b, 2c usw. durch einen Schalterkreis 11.

Noch ein anderer bisheriger Festspeicher unter Verwendung von MOS-Transistoren ist in Fig. 4B dargestellt. Dieser Festspeicher entspricht demjenigen nach Fig. 3A, mit Ausnahme des Festspeicherabschnitts 4. Er kennzeichnet sich dadurch, daß vier Ausgangsleitungen 2a - 2d eine Gruppe bilden und so mit dem Abschnitt 4 verbunden sind, daß die Ausgänge dieses Abschnitts hergestellt sind. Wenn beispielsweise die mit einem MOS-Transistor 12a verbundene Ausgangsleitung 2a angewählt ist, wird ein MOS-Transistor 12e, der mit der Ausgangsleitung 2b neben der gewählten Ausgangsleitung 2a verbunden ist, äugen-

909823/0773

blicklich durch ein Ausgangssignal eines Schalterkreises (11 in Fig. 4A) angesteuert (driven), wobei die Ausgangsleitung 2b als Masseleitung wirkt. Wenn beispielsweise die mit einem MOS-Transistor 12d verbundene Ausgangsleitung 2d gewählt wird, wird ein mit einer Ausgangsleitung 2e der nächsten Gruppe verbundener MOS-Transistor 12h augenblicklich durch ein Ausgangssignal des Schalterkreises angesteuert, wobei die Ausgangsleitung 2e als Masseleitung dient. Da jedesmal nur eine der Ausgangsleitungen jeder Gruppe gewählt wird, wird eine der restlichen Ausgangsleitungen als Masseleitung benutzt.

Die Festspeicher nach den Fig. 4A und 4B besitzen zwar eine etwas höhere Integrationsdichte als der Festspeicher gemäß den Fig. 1A bis 1D, doch sind die Fertigungskosten dafür vergleichsweise hoch. Genauer gesagt erstrecken sich die Gate-Leitungen 1a, 1b, 1c usw. aus polykristallinem Silizium in Querrichtung des integrierten MOS-Schaltkreises, während die Ausgangsleitungen (oder Diffusionsschichten) 2a, 2b, 2c usw. in dessen Längsrichtung verlaufen. Zwischen je zwei benachbarten Ausgangsleitungen sind jeweils mehrere MOS-Transistoren vorgesehen. Offensichtlich bilden die Gate-Leitungen 1a usw., welche die N -Diffusionsschichten 2a usw. schneiden, Masken zur Ausbildung dieser Diffusionsschichten. Infolgedessen wird die gleichzeitige Durchführung der N -Fremdatomdiffusionsvorgänge für die Herstellung der MOS-Transistoren 4^- 4₃₃ und der Ausgangsleitungen 2a usw. schwierig. Das N -Fremdatom muß daher zweimal eindiffundiert werden, um zuerst die MOS-Transistoren und dann die Ausgangsleitungen herzustellen. Diese Vergrößerung der Zahl an Diffusionsarbeitsgängen ist eine der Ursachen für die Kostenerhöhung.

Aufgabe der Erfindung ist damit die Schaffung eines Festspeichers mit größerer Integrationsdichte, der sich mit weniger Fremdatom-Dif fusionsarbeitsg."-igen und damit verringerten .Fertigungskosten herstellen läßt.

909823/0773

Die Erfindung bezweckt dabei die Verbesserung eines Festspeichers der Art gemäß Fig. 4A, bei dem eine der Ausgangsleitungen durch einen Schalterkreis zum Auslesen von Daten angewählt wird, während die andere, benachbarte Ausgangsleitung als Masseleitung dient.

Diese Aufgabe wird durch die in den beigefügten Patentansprüchen gekennzeichneten Merkmale gelöst.

Ein Festspeicher gemäß der Erfindung umfaßt ein Halbleitersubstrat eines bestimmten Leit(fähigkeits)typs und mehrere auf dessen einer Hauptfläche ausgebildete MOS-Transistorblöcke, wobei jeder MOS-Transistorblock seinerseits vier Zonen an den vier Ecken eines imaginären Rechtecks, eine fünfte Zone, die praktisch im Zentrum des imaginären Rechtecks angeordnet und von den vier genannten Zonen auf Abstand angeordnet ist, einen ersten Gate-Leiter, der auf einer Gate-Isolierschicht angelegt ist und zwischen der fünften Zone sowie erster und zweiter Zone in Querrichtung des Substrats verläuft, einen zweiten Gate-Leiter, der auf einer Gate-Isolierschicht angelegt ist und zwischen fünfter Zone sowie dritter und vierter Zone in Querrichtung des Substrats verläuft, eine Gruppe von Ausgangs-Masseleitungen, die auf einer Isolierschicht angelegt sind und ersten und zweiten Gate-Leiter schneiden und welche eine erste Ausgangs-Masseleitung mit ersten und dritten, mit erster bzw. dritter Zone verbundenen Kontakten, eine zweite Ausgangs-Masseleitung mit zweiten und vierten, mit zweiter bzw. vierter Zone verbundenen Kontakten und eine dritte Ausgangs-Masseleitung mit einem fünften, an die fünfte Zone angeschlossenen Kontakt aufweisen, sowie vier MOS-Transistoren umfaßt, die zwischen der fünften Zone einerseits sowie erster, zweiter , dritter bzw. vierter Zone andererseits ausgebildet sind und die jeweils eine vorbestimmte Speicherkapazität für ein digitales Eins-Bit besitzen.

909823/0773

Im folgenden sind bevorzugte Ausführungsformen der Erfindung im Vergleich zum Stand der Technik anhand der beigefügten Zeichnung näher erläutert. Es zeigen:

Fig. 1A bis ID schematische Darstellungen eines Festspeichers, bei dem eine Masseleitung zwei Gate-Leitungen gemeinsam zugeordnet ist,

Fig. 2 ein Schaltbild des Festspeichers nach den Fig. .1A bis 1D,

Fig. 3A bis 3C schematische Darstellungen eines anderen Festspeichers, bei dem eine Ausg.'mgsleitung durch einen Schalterkreis angewählt wird und die benachbarte Ausgangsleitung als Masseleitung dient,

Fig. 4A ein Schaltbild des Festspeichers nach den Fig. 3A bis 3C,

Fig. 4B ein Schaltbild eines Festspeichers, der einen Festspeicher-Abschnitt entsprechend demjenigen von Fig.4A sowie eine Gruppe von vier Ausgangsleitüngen aufweist, die zum Auslesen von Ausgangssignalen aus dem Festspeicher-Abschnitt geschaltet sind,

Fig.5A eine schematische Darstellung eines integrierten Schaltkreises in Form eines Festspeichers mit Merkmalen nach der Erfindung,

Fig. 5B und 5C Schnitte längs der Linien B-B bzw. C-C in Fig. 5A,

Fig. 6A eine Fig. 5A ähnelnde Darstellung einer anderen Ausführungsform der Erfindung und

Fig. 6B bis 6D Schnitte längs der Linien B-B, C-C bzw. D-D in Fig. 6A.

9098 2 3/0773

— ι υ —

Der in den Fig. 5A bis 5C dargestellte Festspeicher gemäß der Erfindung umfaßt ein p-Typ-Silizium-Halbleitersubstrat 21 und eine Anzahl von auf dessen einer Hauptfläche parallel zueinander und mit einem vorbestimmten gegenseitigen Abstand zwischen sich ausgebildeten, rechteckigen N -Diffusionsschichten 22.... - 22^₃. Die Diffusionsschichten 22...., 22.. 2/ 22.,.. und 22^2 sind dabei an den vier Ecken eines gedachten Rechtecks T.. angeordnet, in dessen Zentrum sich die N -Diffusionsschicht 22_?1 befindet. Weiterhin sind die Diffusionsschichten 22.J₂/ ²²13' ²²32 ^{und 22}33 ^{an vier Ecken} eines anderen gedachten Rechtecks T~ angeordnet, in dessen Zentrum sich die Diffusionsschicht 22„₂ befindet. Die N⁺-Diffusionsschichten 22₂₁ und 22₂₂ liegen an den beiden oberen Ecken eines weiteren gedachten Rechtecks T₃. Die Diffusionsschicht 22g₂ an der rechten unteren Ecke des Rechtecks T₁ befindet sich auch an der linken unteren Ecke des Rechtecks T„ und im Zentrum des Rechtecks T₃.

Beim Festspeicher nach den Fig. 5A bis 5C bilden also vier N -Diffusionsschichten an vier Ecken eines gedachten Rechtecks sowie eine entsprechende Diffusionsschicht in der Mitte dieses Rechtecks einen MOS-Transistorblock. Alle aneinander angrenzenden MOS-Transistorblöcke besitzen gemeinsame N -Diffusionsschichten. Diese Transistorblöcke sind dabei in einem regelmäßigen Muster oder Schema angeordnet.

Die Oberfläche des p-Siliziumsubstrats 21 ist mit dünnen Gate-Oxid^filmen 23.j, Feld-Oxidfilmen 23₂ und dicken Gate-Oxidfilmen 23₃ bedeckt. Diese Filme 23.., 23₂ und 23₃ bestehen aus Isoliermaterial. Auf diesen Filmen sind Gate-Leitungen 24^, 24„, 24₃ und 24. aus Polysilizium (polykristallines Silizium) ausgebildet. Die Gate-Leitung 24.. erstreckt sich längs der Oberseiten der N⁺-Diffusionsschichten 22^, 22₁₂ und 22₁₃, d Ie in Querrichtung des Substrats 21 ausgerichtet sind. Die Gate-Leitung 24₂ verläuft längs der Unterseiten der Schichten 22^,

909823/0773

22.. - und 22.J-j sowie längs der Oberseiten der Diffusionsschichten 22-.ι und 22₂₂, die in Querrichtung des Substrats 21 ausgerichtet sind. Die anderen Gate-Leitungen 24 ₃ und 24· verlaufen auf ähnliche Weise längs der Seiten der N -Diffusionsschichten und damit in Querrichtung des Substrats 21.

Genauer gesagt: die Gate-Leitung 24₁ ist beispielsweise auf einem dünnen Gate-Oxidfilm 23- ausgebildet, der sich zwischen den N -Diffusionsschichten 22.. ₂ und 22₂₂ befindet, während die Gate-Leitung 24., auf einem dicken Gate-Oxidfilm 23₃ ausgebildet ist, der zwischen den Diffusionsschichten 22„₂ und 22-.₂ liegt. Die Diffusionsschichten 22.. ₂ und 22₂₂, der dünne Gate-Oxidfilm 2S₁ und die Gate-Leitung 24.. bilden einen MOS-Transistor 4_13> Ebenso bilden die Diffusionsschichten 22₂₂ und 22₃₂, der dicke Gate-Oxidfilm 23₃ und die Gate-Leituny 24₃ einen MOS-Transistor 4₂₃. Der Gate-Oxidfilm 2S₁ ist so dick wie ein gewöhnlicher aktiver MOS-Transistor, während der Gate-Oxidf ilm 23₃ wesentlich dicker als ein solcher ist. Der MOS-Transistor 4₁₃ wirkt somit als Speicherzelle zur Speicherung eines "1"-Bits, während der MOS-Transistor 4₂₃ ein sog. "inaktiver Transistor" ist, der als Speicherzelle zur Speicherung eines "O"-Bits dient.

Sobald die Gate-Leitungen 24₁ bis 24. auf den Gate-Oxidfilmen 23.j und 23₃ sowie den Feldoxidfilmen 23₂ ausgebildet worden sind, werden die Inhalte der MOS-Transistoren (d.h. Speicherzellen) bestimmt. Sodann wird die Hauptfläche des p-Siliziumsubstrats 21 vollständig mit einem Schutzoxidfilm 27 überzogen, auf welchem Ausgangsleitungen 2S₁ - 25₅ in regelmäßigen Abständen so angeordnet werden, daß sie die Gate-Leitungen 24.. - 24. schneiden. Die einzelnen Ausgangs leitungen 2S₁ - 25₅ enthalten Kontakte 26.... - 26₃₃, die mit den N Diffusionsschichten 22.... - 22₃₃ verbunden sind.

Infolgedessen werden zwischen der N⁺-Diffusionsschicht 22₂-

909823/0773

im Zentrum des imaginären Rechtecks T₁ sowie den an dessen Ecken befindlichen N⁺-Diffusionsschichten 22^, 22.. ₂, ²²31 und 22-j₂ vier MOS-Transistoren 4^, 4₁₂, 4₂₁ und 4₂₂ gebildet, die jeweils ein "1"- oder ein "O"-Bit speichern, wobei sich die Transistoren 4.... und 4^₂ unter der Gate-Leitung 24₂ und die Transistoren 4₂₁ und 4₂₂ unter der Gate-Leitung 24., befinden. Auf ähnliche Weise werden zwischen der Diffusionsschicht 22₉₉ im Zentrum des imaginären Rechtecks T₉ sowie den Diffusionsschichten 22.. ₂, 22.. ₃, 22,₂ und 22_.₃ an den Ecken des Rechtecks T₂ vier MOS-Transistoren 4₁₃, 4₁₄, 4₂₃ und 4₂₄ gebildet, die jeweils ein "1"- oder "O"-Bit speichern.

Die in Fig. 5A durch die strichpunktierte Linie umrissene, für die Speicherung eines Bits benötigte Oberfläche S des Substrats 21 beträgt beispielsweise:

S = 1 x m = H ρ χ 20 μιι = 280 μπι² .

Die von einer Speicherzelle eingenommene Fläche S ist somit ersichtlicherweise wesentlich kleiner als die 340 μπι² große Fläche S des Festspeichers gemäß Fig. 1A, weil die Oberfläche des Substrats 21 sehr wirksam ausgenützt wird. Dies bedeutet, daß die N -Diffusionsschichten 22.... - 22₃₃, welche die Source- und Drain-Elektroden der MOS-Transistoren 4..., - 4₂· bilden, sowohl in Quer- als auch in Längsrichtung des Substrats 21 um jeweils einen halben Teilungsabstand gegeneinander versetzt sind, so daß um eine N -Diffusionsschicht herum vier MOS-Transistoren vorgesehen sind.

Außerdem können die N -Diffusionsschichten und die Gate-Leitungen in einem einzigen Fremdatom-Diffusionsarbeitsgang ausgebildet werden, weil gemäß Fig. 5A die Schichten 22.... - 22₃₃ in einer Ebene und die Gate-Leitungen 24. - 24- in einer anderen Ebene liegen. Da hierbei, im Gegensatz zu den zwei Arbeitsgängen bei den Festspeichern nach den Fig. 1A bis 1D, 3A bis 3C und 4B, nur eine einzige Fremdatomdiffusion nötig ist,

909823/0773

läßt sich der Festspeicher nach den Fig. 5A bis 5C kostensparend herstellen.

Eine andere Ausführungsform des erfindungsgemäßen Festspeichers ist in den Fig. 6A bis 6D dargestellt, in denen den Teilen von Fig. 5A bis 5C entsprechende Teile und Elemente mit denselben Bezugsziffern wie vorher bezeichnet sind. Kurz gesagt, unterscheidet sich der Festspeicher gemäß Fig. 6A bis 6D von demjenigen nach Fig. 5A bis 5C dadurch, daß die N -Diffusionsschichten gemäß Fig. 6A achteckig sind. Dies bedeutet, daß die vier Ecken der rechteckigen N -Diffusionsschichten des Festspeichers gemäß den Fig. 5A bis 5C derart (schräg) abgeschnitten sind, daß diese Schichten achteckig werden. Infolgedessen können die Diffusionsschichten 22.... - 22₃₃ noch dichter nebeneinander angeordnet werden, wobei die Gate-Leitungen 24--24₄ eine Mäanderform erhalten. Außerdem sind dabei die MOS-Transistoren 4 - - 4-, an den Kontakten 26-₂ - 26.,., schräg zu den Ausgangsleitungen 25₂ - 25,- angeordnet.

Die Fig. 6B bis 6D veranschaulichen Schnitte durch den Festspeicher längs der Linien B-B, C-C bzw. D-D in Fig. 6A. Gemäß Fig„ 6C ist ein dünner Gate-Oxidfilm 23- unter einer Gate-Leitung 24₂ ausgebildet, wodurch ein aktiver Transistor 4.. . hergestellt wird. In dieser Hinsicht ähnelt dieser Festspeicher demjenigen nach Fig. 5B. Andererseits unterscheidet er sich dadurch, daß eine p-Schicht 30 z.B. durch Ionenimplantation zwischen den N⁺-Diffusionsschichten 22₂₂ und 22₃₂ hergestellt ist, obgleich ein Gate-Oxidfilm 23- eines MOS-Transistors 4,,., ebenso dick ist wie der aktive Transistor 4-,. Da die p-Schicht 30 in dieser Position vorgesehen ist, wird der Transistor 4₂₃ zu einem inaktiven Transistor. Genauer gesagt: die p-Schicht 30 ist auf dem Kanalabschnitt eines MOS-Transistors ausgebildet, so daß dieser ständig ein "0"-Bit speichert. Die Ionenimplantation zur Ausbildung der p-Schicht 30 kann wesentlich später erfolgen als die Herstellung der dicken Gate-Oxidfilme 23-j beim Festspeicher nach Fig. 5A bis 5C. Auf diese Weise

909 8 23/077 3

können somit zunächst nahezu alle Fertigungsschritte am Festspeicher, mit Ausnahme der Ionenimplantation, vorgenommen werden, worauf die Ionenimplantation durchgeführt wird, damit die gewünschten MOS-Transistoren nach Kundenauftrag "O"-Bits speichern. Infolgedessen können diese Festspeicher in kürzerer Zeit als diejenigen nach den Fig. 5A bis 5C nach Eingang der Kundenvorschriften ausgeliefert werden.

Aufgrund des in Fig. 6A gezeigten Schemas besitzt der Festspeicher nach den Fig. 6A bis 6D eine höhere Integrationsdichte als der Festspeicher gemäß den Fig. 5A bis 5C. Die von jeweils einer 1-Bit-Speicherzelle eingenommene, durch die strichpunktierte Linie umrissene Oberfläche S des Substrats bestimmt sich beispielsweise wie folgt:

S = lxm=14x18um= 252 μπι² .

Die Erfindung ist jedoch keinesfalls auf die vorstehend beschriebenen Ausführungsformen ¹^schränkt. Beispielsweise kann anstelle eines p-Typ-Halbleitersubstrats ein n-Substrat verwendet werden. Außerdem können die Gate- und Ausgangsleitungen nicht nur aus Polysilizium, sondern auch aus Metall bestehen. Auch bei Vornahme dieser Abwandlungen gewährleistet der erfindungsgemäße Festspeicher die Vorteile, daß die Oberfläche des Substrats sehr effektiv bzw. wirtschaftlich ausgenützt wird und daß nur ein Fremdatom-Diffusionsvorgang erforderlich ist.

Wie vorstehend im einzelnen erläutert, wird also erfindungsgemäß die Oberfläche eines Halbleitersubstrats so wirksam ausgenützt, daß die Integrationsdichte des Festspeichers erhöht werden kann. Da darüber hinaus nur ein einziger Fremdatom-Diffus ionsvorhang zur Herstellung der Diffusionsschichten und der Gate-Leitungen aus Polysilizium erforderlich ist, wird eine entsprechende Senkung der Fertigungskosten für den Festspeicher erreicht.

909823/0773

Claims

Henkel, Kern, Feiler & Hänzel Patentanwälte

Registered Representatives . before the European Patent Office

Tokyo Shibaura Denki Kabushiki Kaisha,

Möhlstraße37 Kawasaki-shi, Japan D-6000 München 80

Tel.: 089/982085-87 Telex: 0529802 hnkld Telegramme: ellipsoid

- I, Dez. 1978

53P563-2

Fest- oder Lesespeicher

Patentan Sprüche

P Fest-, oder Lesespeicher mit einem Halbleitersubstrat eines bestimmten Leitfähigkeitstyps, mehreren auf einer Hauptfläche des Halbleitersubstrats vorgesehenen Bereichen bzw. Zonen des entgegengesetzten Leittyps, mehreren auf einer Gate-Isolierschicht ausgebildeten und zwischen zwei benachbarten Zonen verlaufenden Gate-Leitern sowie mehreren auf einer Feldisolierschicht angelegten Ausgangsleitungen, welche die Gate-Leiter schneiden, wobei zwischen den Bereichen bzw. Zonen mehrere MOS-Transistoren gebildet sind, dadurch gekennzeichnet, daß die verschiedenen Bereiche bzw. Zonen (22₁ - 22-.,) auf der Hauptfläche des Substrats schachbrettartig angeordnet sind und eine Anzahl von MOS-Transistoren H₁₁ - 4oo) bilden, die sowohl in Quer- als auch in Längsrichtung des Substrats (21) jeweils um einen halben Teilungsabstand gegeneinander versetzt sind.
2. Festspeicher mit einem Halbleitersubstrat eines bestimmten Leitfähigkeitstyps, mehreren auf dessen einer Hauptfläche vorgesehenen Zonen des entgegengesetzten Leittyps, mehreren

9 0 98-23/077*3

ORIGINAL INSPECTED

->uf einem Gate-Oxidfilm ausgebildeten und jeweils zwischen zwei benachbarten Zonen verlaufenden Gate-Leitern sowie einer Anzahl von auf einem Feldoxidfilm angelegten und die Gate-Leiter schneidenden Ausgangsleitungen, wobei zwischen den Zonen mehrere MOS-Transistoren festgelegt sind, dadurch gekennzeichnet, daß die MOS-Transistoren unter Bildung einer Anzahl von Transistorblöcken gruppiert sind, von denen jeder vier Zonen (22.. ₂, 22.₃, 22₃₂, 22₃₃) an den vier Ecken eines imaginären Rechtecks, eine fünfte Zone (22₂₂)/ die praktisch im Zentrum des imaginären Rechtecks angeordnet und von den vier genannten Zonen (22₁₂, 22.,, 22₃2' ^33^ ^au^ Abstand angeordnet ist, einen ersten Gate-Leiter (24₂) , der auf einer Gate-Isolierschicht (23..) angelegt ist und zwischen der fünften Zone (22₂₂) sowie erster und zweiter Zone (22.₂, 22₁₃) in Querrichtung des Substrats (21) verläuft, einen zweiten Gate-Leiter (24.,), der auf einer Gate-Isolierschicht (23.. , 23-,) angelegt ist und zwischen fünfter Zone (22~„) sowie dritter und vierter Zone (22₃₂/ ²²33) ⁱⁿ Querrichtung des Substrats (21) verläuft, eine Gruppe von Ausgangs-Masseleitungen, die auf einer Isolierschicht (23₂) angelegt sind und ersten und zweiten Gate-Leiter (24₂, 24^) schneiden und welche eine erste Ausgangs-Masseleitung (25₃) mit ersten und dritten, mit erster bzw. dritter Zone (22.₂, 22₃₂) verbundenen Kontakten (26₁₂, 26₃₂), eine zweite Ausgangs-Masseleitung (25_g) mit zweiten und vierten, mit zweiter bzw. vierter Zone (22.J₃, 22₃₃) verbundenen Kontakten (26.₃, 26₃₃) und eine dritte Ausgangs-Masseleitung (25.) mit einem fünften, an die fünfte Zone (22_o0) angeschlossenen Kontakt (26₉₉) aufweisen, sowie vier MOS-Transistoren (4.₃, 4..^, 4₂₃, ^₃₃) umfaßt, die zwischen der fünften Zone (22₂₂) einerseits sowie erster, zweiter , dritter bzw. vierter Zone (22.₂, 22.₃, 22₃₂, 22₃₃) andererseits ausgebildet sind und die jeweils eine vorbestimmte Speicherkapazität für ein digitales Eins-Bit besitzen.

309823/0773
3. Festspeicher nach Anspruch 2, dadurch gekennzeichnet, daß die Gate-Isolierschichten (23.., 23.,) Gäte-Oxidfilme sind, die zwischen den Gate-Leitern (24„, 24.,) und den Oberflächenabschnitten des Substrats (21) zwischen fünfter Zone
(22₂₂) sowie erster, zweiter, dritter und vierter Zone
(22₁₂/ 22-13' ²²32' ²²33^ ausgebildet sind, und daß die Gate-Oxidfilme (23.J , 23ο) zur Bestimmung der Speicherinhalte
unterschiedliche Dicken besitzen.
4. Festspeicher nach Anspruch 2, dadurch gekennzeichnet, daß Unterdrückungs- bzw. Sperrschichten (30) desselben Leittyps wie das Substrat (21) selektiv auf den Oberflächenabschnitten des Substrats (21) zwischen fünfter Zone (22₂₂) sowie erster, zweiter, dritter und vierter Zone (22.. ₂,
22...,/ ²²32' ²²33^ ausgebildet sind.
5. Festspeicher nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, daß die fünf Zonen (22.. ₂, 22...,, 22^₂, 22₃₃, 22₂₂) rechteckige Diffusionsschichten sind.
6. Festspeicher nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, daß die fünf Zonen (22₁₂, 22...,, 22₃₂, ²^₃₃, 22₂₂) achteckige Diffusionsschichten sind.
7. Festspeicher nach Anspruch 4, dadurch gekennzeichnet, daß die Unterdrückungs- bzw.
Sperrschichten (30) durch Ionenimplantation hergestellt sind.
9 0 9 8 2 3/0773