FR2616965A1 - Interconnexion par montage en pont exterieur sur un substrat semi-conducteur - Google Patents
Interconnexion par montage en pont exterieur sur un substrat semi-conducteur Download PDFInfo
- Publication number
- FR2616965A1 FR2616965A1 FR8808159A FR8808159A FR2616965A1 FR 2616965 A1 FR2616965 A1 FR 2616965A1 FR 8808159 A FR8808159 A FR 8808159A FR 8808159 A FR8808159 A FR 8808159A FR 2616965 A1 FR2616965 A1 FR 2616965A1
- Authority
- FR
- France
- Prior art keywords
- elements
- bridge
- layer
- bridge support
- support elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5221—Crossover interconnections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Le dispositif à semi-conducteurs comprend une structure de montage en pont à l'air. Il comprend en outre des montages ou circuits de première couche 1 réalisés sur un substrat à semi-conducteurs 4, plusieurs éléments de support de pont 2 érigés sur des éléments de grande largeur des montages ou circuits de première couche 1, et des éléments de plate-forme de pont 3 chevauchant plusieurs éléments de support de pont 2 et des portions de grandes largeurs des montages de première couche 1 pour réaliser plusieurs éléments de support de pont 2 sur ceux-ci et réaliser en des positions qui sont agencées non pas en lignes droites mais décalées l'une par rapport à l'autre.
Description
2 6 1 6 965
La présente invention se rapporte à un disposi-
tif à semi-conducteurs, et plus particulièrement à une structure de circuit ou montage en pont extérieur dit "à l'air" à produire sur un substrat à semi-conducteurs. Les figures 2a et 2b montrent un dispositif à semi-conducteurs de l'art antérieur présentant une structure de circuit ou montage en pont à l'air. Sur ces figures 2a et 2b, la référence numérique 1 désigne un montage de première couche, prévu sur un substrat à semi-conducteurs 4, reproduit en plusieurs fois. Les éléments de support de pont 2 sont en position érigée
sur les portions de grande largeur la du montage de pre-
mière couche 1. Les éléments de plate-forme de pont 3 enjambent plusieurs éléments de support de pont 2. La référence W1 désigne l'intervalle de montage marginal qui est nécessaire pour le procédé et la conception. La référence W2a désigne l'intervalle de montage entre deux
circuits principaux 1.
On va maintenant décrire le procédé de fabrica-
tion du dispositif.
Pour produire une structure de circuit ou monta-
ge en pont à l'air sur un substrat à semi-conducteurs 4, on réalise d'abord des montages de première couche 1' qui constituent les circuits principaux par un procédé de
décollage ou de gravure à l'eau forte ou de dérochage.
Après quoi, on réalise les éléments de support de pont 2 sur les portions de grande largeur la des circuits de première couche 1 par un procédé de dorure ou un procédé de décollage. Pour finir, on produit les portions de plate-forme de pont 3 en chevauchement sur plusieurs
éléments de support de pont 2 par un procédé de décolla-
ge ou par un procédé de dorure, produisant ainsi une
structure de montage en pont à l'air.
Le dispositif à semi-conducteurs de l'art anté-
rieur comportant des montages en pont à l'air a été
26 1 6965
conçu de telle manière à permettre l'agencement en li-
gnes droites de plusieurs éléments de support de pont 2 de la structure de montage en pont à l'air. La portion de grande largeur la du montage de première couche sur laquelle va être réalisé un élément de support de pont 2 doit avoir une grande largeur par rapport à la largeur du circuit principal en vue du décalage d'impression et
de la marge d'alignement de masque pour produire l'élé-
ment de support de pont 2. Par conséquent, l'intervalle
de circuit W2a entre les circuits principaux est inévi-
tablement augmenté. En particulier, lorsque l'élément de support de pont 2 doit avoir une certaine hauteur, la réserve destinée à réaliser l'élément de support de pont 2 doit avoir une certaine épaisseur et par conséquent, ceci augmente la dimension de l'élément de support de
pont 2 et accroit davantage encore l'intervalle de mon-
tage Wa entre les circuits principaux. De plus, lorsque le nombre de circuits principaux est important, cette tendance est capitale et va à l'encontre des réductions
en matière de coûts et de dimensions des puces.
Un objet de la présente invention consiste à fournir un dispositif à semiconducteurs permettant
d'éviter l'augmentation de l'intervalle du circuit prin-
cipal même lorsque la taille et hauteur de l'élément du
support de pont d'un montage en pont à l'air sont impor-
tantes et autorisant de plus la réalisation.de réduc-
tions des dimensions et coûts de puces sans être affec-
tées par des influences dues i cette augmentation même en présence d'un grand nombre de montages ou circuits
principaux.
D'autres avantages de la présente invention ap-
paraitront à l'homme de l'art à partir de la description
détaillée donnée ci-après; il demeure entendu toutefois
que cette description détaillée et le mode de réalisa-
tion spécifique ne sont donnés qu'à titre d'exemples étant donné que différentes modifications et variantes à
26 16 9 6 5
l'intérieur de l'esprit et la portée de l'invention ap-
paraitront à l'homme de l'art à la lecture de cette des-
cription détaillée.
Selon la présente invention, les éléments de grande largeur pour les montages ou circuits de première couche pour réaliser des éléments de support de pont sur celle-ci sont produits en des positions qui ne sont pas agencées en lignes droites mais présentent un décalage
entre elles. Par conséquent, l'intervalle de montage en-
tre des cricuits principaux n'est pas augmenté et on
parvient à réduire les dimensions et les coûts des pu-
ces. Les figures la et lb représentent une vue en
plan et une vue latérale montrant respectivement un dis-
positif à semi-conducteurs selon la présente invention les figures 2a et 2b représentent une vue en
plan et une vue latérale montrant respectivement un dis-
positif à semi-conducteurs selon l'art antérieur; et la figure 3 est un schéma montrant un tableau illustrant la pertinence des procédés respectifs pour des productions de portions respectives de la structure
de montage en pont à l'air.
On va maintenant. décrire en détail un mode de réalisation de la présente invention en référence aux
dessins.
Dans les figures la et lb, la référence numéri-
que 1 désigne un montage de première couche prévue sur un substrat à semiconducteurs 4 reproduit plusieurs fois. Les éléments de support de pont 2 sont prévus sur les éléments de grande largeur la du montage de première
couche 1. Des éléments de plateforme de pont 3 sont pré-
vus en chevauchement sur plusieurs éléments de support de pont 2. Le procédé de production de la structure du montage en pont à l'air est quasiment identique à celui
pour le dispositif de l'art antérieur. Dans la produc-
tion du montage de première couche 1, toutefois, les
26 1 6965
éléments de la structure de pont à l'air sont disposés non pas à des positions en lignes droites mais sur des lignes en forme de zigzag de sorte que les éléments de support de pont 2 de la structure en pont à l'air ne se trouvent pas sur des lignes droites.
Dans ce type de construction, bien que la por-
tion de grande largeur la du montage de première couche sur laquelle doit être réalisé l'élément de support de pont 2 soit large par rapport à la largeur du circuit ou montage principal, la dimension de la portion faisant
saillie dans la direction transversale du montage prin-
cipal est mutuellement neutralisée et même si l'on con-
sidère que l'intervalle.de montage marginal W1 est ap-
proximativement à la même valeur, l'intervalle du monta-
ge de première couche 1 peut être rétréci. En d'autres
termes, l'intervalle de montage W2 du montage 1 de pre-
mière couche peut être rétréci à concurrence de la di-
mension de la saillie de la portion de grande largeur
par rapport au dispositif de l'art antérieur.
Bien que dans le mode de réalisation illustré ci-dessus, les éléments de support de pont 2 de la structure de montage en pont à l'air soient à titre d'exemple d'un agencement réalisés à des positions sur des lignes en zigzag et non pas sur des lignes droites, mais décalées entre elles, ces éléments de support de
pont peuvent être produits en des positions sur des li-
gnes droites dans des directions diagonales permettant
ainsi d'obtenir les mêmes effets que cela est décrit ci-
dessus.
De plus, le montage de première couche 1, l'élé-
ment de support de pont 2, et l'élément de plate-forme de pont 3 peuvent être réalisés à l'aide d'un procédé quelconque tel qu'un procédé de décollage, un procédé de dorure, un procédé de gravure à sec comme par exemple un procédé RIBE (par faisceaux ioniques réactifs) ou, un
fraisage ionique, ou une gravure par voie humide utili-
sant des produits médicaux, ou une combinaison de ces procédés permettant d'obtenir les mêmes effets que ceux décrits ci-dessus. A cet égard, un procédé de décollage convient aux réalisations de montage de première couche et d'éléments de plate-forme de pont, tandis qu'il s avère inadéquat à la réaction d éléments de support de
pont compte tenu des difficultés à gagner de la hauteur.
Un procédé de dorure convient aux réalisations d'élé-
ments de support de pont et de plate-forme de pont étant
donné qu'il se révèle efficace pour gagner de la hau-
teur. En outre, un procédé de gravure à sec convient aux réalisations d'éléments de plate-forme -de pont et de montage de première couche car bien qu'étant susceptible de détériorer le substrat, il permet de bien maîtriser les dimensions. En outre, on peut également recourir au
procédé de gravure par voie humide qui s'avère suffisam-
ment efficace dans des aspects autres que celui de la
maîtrise des dimensions. Le tableau de la figure 3 re-
produit succinctement le caractère approprié des procé-
dés respectifs.
Comme il ressort de la description précédente
selon la présente invention, les éléments de grande lar-
geur des montages de première couche pour la réalisation
d'éléments de support de pont sont produits en des posi-
tions qui ne sont pas agencées sur des lignes droites,
mais décalées l'une par rapport à l'autre. En conséquen-
ce, l'intervalle de montage entre les circuits princi-
paux n'est pas accru et des réductions de dimension et
des coûts peuvent être réalisées. En outre, on peut met-
tre en oeuvre le même procédé de production que celui
relatif au dispositif de l'art antérieur.
26 16965
Claims (3)
1. Dispositif à semi-conducteurs comportant une structure de montage en pont à l'air, comprenant des montages de première couche (1) réalisés sur un substrat à semi-conducteurs (4), plusieurs éléments de support de pont (2) prévus en position érigée sur des éléments de grande largeur (la) des montages de première couche (1), et des éléments de plate-forme de pont (3) chevauchant plusieurs éléments de support de pont (2), caractérisé en ce qu'il comprend:-des éléments de grande largeur
(la) des montages de première couche (1) destinés à réa-
liser plusieurs éléments. de support de pont (2) sur
ceux-ci et sont produits en des positions qui sont agen-
cées non pas sur des lignes droites mais décalées entre
elles.
2. Dispositif à semi-conducteurs selon la reven-
dication 1, caractérisé en ce que les éléments de grande largeur (la) des montages de première couche (1) sont prévus en des positions qui sont agencées sur des lignes
en forme de zigzag.
3. Dispositif à semi-conducteurs selon la reven-
dication 1, caractérisé en ce que les éléments de grande largeur (la) des montages de première couche (1) sont prévus en des positions qui sont agencées sur des lignes
de direction diagonale.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62154104A JPH0783053B2 (ja) | 1987-06-19 | 1987-06-19 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2616965A1 true FR2616965A1 (fr) | 1988-12-23 |
| FR2616965B1 FR2616965B1 (fr) | 1994-04-22 |
Family
ID=15577008
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8808159A Granted FR2616965A1 (fr) | 1987-06-19 | 1988-06-17 | Interconnexion par montage en pont exterieur sur un substrat semi-conducteur |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4924289A (fr) |
| JP (1) | JPH0783053B2 (fr) |
| FR (1) | FR2616965A1 (fr) |
| GB (1) | GB2207808B (fr) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69031357T2 (de) * | 1989-04-21 | 1998-04-02 | Nippon Electric Co | Halbleiteranordnung mit Mehrschichtleiter |
| US5019877A (en) * | 1989-08-31 | 1991-05-28 | Mitsubishi Denki Kabushiki Kaisha | Field effect transistor |
| FR2653595B1 (fr) * | 1989-10-25 | 1992-02-14 | Valtronic France | Circuit electronique a grille d'interconnexion. |
| JP3031966B2 (ja) * | 1990-07-02 | 2000-04-10 | 株式会社東芝 | 集積回路装置 |
| JPH05259159A (ja) * | 1992-03-16 | 1993-10-08 | Nec Ic Microcomput Syst Ltd | 半導体集積回路装置内の配線形状 |
| GB2273201B (en) * | 1992-09-18 | 1996-07-10 | Texas Instruments Ltd | High reliablity contact scheme |
| JPH0722583A (ja) * | 1992-12-15 | 1995-01-24 | Internatl Business Mach Corp <Ibm> | 多層回路装置 |
| JPH08306774A (ja) * | 1995-05-01 | 1996-11-22 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| TW345739B (en) * | 1996-04-19 | 1998-11-21 | Matsushita Electron Co Ltd | Semiconductor apparatus |
| JP2000269339A (ja) | 1999-03-16 | 2000-09-29 | Toshiba Corp | 半導体集積回路装置とその配線配置方法 |
| DE60336252D1 (de) * | 2002-08-29 | 2011-04-14 | Seoul Semiconductor Co Ltd | Lichtemittierendes bauelement mit lichtemittierenden dioden |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2361745A1 (fr) * | 1976-08-11 | 1978-03-10 | Philips Nv | Procede de fabrications de cabl |
| DE2852049A1 (de) * | 1977-12-02 | 1979-06-07 | Tokyo Shibaura Electric Co | Fest- oder lesespeicher |
| US4673966A (en) * | 1983-04-26 | 1987-06-16 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3921194A (en) * | 1970-07-20 | 1975-11-18 | Gen Electric | Method and apparatus for storing and transferring information |
| JPS5154785A (fr) * | 1974-11-08 | 1976-05-14 | Nippon Electric Co | |
| US3932226A (en) * | 1974-12-06 | 1976-01-13 | Rca Corporation | Method of electrically interconnecting semiconductor elements |
| US4080722A (en) * | 1976-03-22 | 1978-03-28 | Rca Corporation | Method of manufacturing semiconductor devices having a copper heat capacitor and/or copper heat sink |
| JPS5357781A (en) * | 1976-11-05 | 1978-05-25 | Toshiba Corp | Semiconductor integrated circuit |
| US4651183A (en) * | 1984-06-28 | 1987-03-17 | International Business Machines Corporation | High density one device memory cell arrays |
-
1987
- 1987-06-19 JP JP62154104A patent/JPH0783053B2/ja not_active Expired - Lifetime
-
1988
- 1988-06-16 GB GB8814297A patent/GB2207808B/en not_active Expired - Fee Related
- 1988-06-17 US US07/208,083 patent/US4924289A/en not_active Expired - Fee Related
- 1988-06-17 FR FR8808159A patent/FR2616965A1/fr active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2361745A1 (fr) * | 1976-08-11 | 1978-03-10 | Philips Nv | Procede de fabrications de cabl |
| DE2852049A1 (de) * | 1977-12-02 | 1979-06-07 | Tokyo Shibaura Electric Co | Fest- oder lesespeicher |
| US4673966A (en) * | 1983-04-26 | 1987-06-16 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit |
Non-Patent Citations (1)
| Title |
|---|
| INTERNATIONAL ELECTRON DEVICES MEETING' 83, Washington, DC, 5-7 décembre 1983, pages 542-545, IEEE, New York, US; R.M. GEFFKEN: "Multi-level metallurgy for master image structured logic" * |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2207808A (en) | 1989-02-08 |
| GB8814297D0 (en) | 1988-07-20 |
| US4924289A (en) | 1990-05-08 |
| FR2616965B1 (fr) | 1994-04-22 |
| GB2207808B (en) | 1990-07-11 |
| JPH0783053B2 (ja) | 1995-09-06 |
| JPS63318141A (ja) | 1988-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0682365B1 (fr) | Interconnexion en trois dimensions de boítiers de composants électroniques utilisant des circuits imprimés | |
| EP0923130B1 (fr) | Circuit électronique, notamment pour un dispositif médical implantable actif tel qu'un stimulateur ou défibrillateur cardiaque, et son procédé de réalisation | |
| EP0565391B1 (fr) | Procédé et dispositif d'encapsulation en trois dimensions de pastilles semi-conductrices | |
| EP0239494B1 (fr) | Boîtier de circuit intégré | |
| FR2616965A1 (fr) | Interconnexion par montage en pont exterieur sur un substrat semi-conducteur | |
| FR2599893A1 (fr) | Procede de montage d'un module electronique sur un substrat et carte a circuit integre | |
| CH627877A5 (fr) | Substrat d'interconnexion de composants electroniques a circuits integres. | |
| EP1421623A1 (fr) | Capteur d'image couleur a colorimetrie amelioree et procede de fabrication | |
| FR2706113A1 (fr) | Inductance sur microplaquette monolithique multicouche et procédé pour sa fabrication. | |
| EP0490739A1 (fr) | Procédé et dispositif d'interconnexion de circuits intégrés en trois dimensions | |
| FR2688630A1 (fr) | Procede et dispositif d'interconnexion en trois dimensions de boitiers de composants electroniques. | |
| FR2720190A1 (fr) | Procédé de raccordement des plages de sortie d'une puce à circuit intégré, et module multipuces ainsi obtenu. | |
| FR2696871A1 (fr) | Procédé d'interconnexion 3D de boîtiers de composants électroniques, et composants 3D en résultant. | |
| EP0735582B1 (fr) | Boítier de montage d'une puce de circuit intégré | |
| EP0638929B1 (fr) | Dissipateur thermique pour boítier plastique | |
| EP1421624B1 (fr) | Procede de fabrication de capteur d'image couleur avec ouvertures de contact creusees avant amincissement | |
| FR2511544A1 (fr) | Module electronique pour carte de transactions automatiques et carte equipee d'un tel module | |
| EP1700343A1 (fr) | Procede de fabrication de puces electroniques en silicium aminci | |
| FR2629667A1 (fr) | Dispositif a circuit imprime | |
| FR3104316A1 (fr) | Procédé de fabrication de puces électroniques | |
| FR3104315A1 (fr) | Procédé de fabrication de puces électroniques | |
| FR2760289A1 (fr) | Boitier de puce de semiconducteur ayant une structure combinee de conducteurs situes sur la puce et de conducteurs normaux standards | |
| FR3126540A1 (fr) | Procédé de fabrication de puces électroniques | |
| WO2002078088A1 (fr) | Assemblage de composants d'epaisseurs diverses | |
| EP0858108B1 (fr) | Structure monobloc de composants empilés |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |