DE2705992A1

DE2705992A1 - Halbleiterspeicher

Info

Publication number: DE2705992A1
Application number: DE19772705992
Authority: DE
Inventors: Wilbur David Pricer
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1976-03-31
Filing date: 1977-02-12
Publication date: 1977-10-13
Also published as: FI63127B; FI63127C; CH607232A5; BE851845A; US4080590A; NL7701055A; JPS52119828A; ES457351A1; BR7701807A; DE2705992C3; FI770896A; AU2365177A; AT377378B; DE2705992B2; DD130698A5; IT1113763B; SU843787A3; SE7702445L; AU501754B2; SE417381B

Description

Aktenzeichen der Anmelderin: BU 975 013

Halbleiterspeicher

Die Erfindung betrifft einen Halbleiterspeicher nach dem Oberbegriff des Patentanspruchs 1.

Ein kapazitiver wortorientierter Speicher unter Verwendung von Feldeffekttransistoren, bei dem jede Speicherzelle aus einem
Feldeffekttransistor und einem Kondensator besteht, ist durch die D-PS 1 774 482 bekannt geworden. Bei diesem Speicher wird die Kapazität zwischen Torelektrode und Trägerschicht eines
weiteren Feldeffekttransistors, dessen Quellenanschluß an die Wortleitung, dessen Senkenanschluß an die Bitleitung und dessen Trägerschichtanschluß an die Bezugsquelle angeschlossen sind, als Speicherkondensator verwendet. Da ein derartiger Speicher einen sehr kleinen Platzbedarf auf einem Halbleiterchip benötigt, hat man ständig versucht, diese Speichereinrichtungen zu verbessern. So ist z.B. durch die US-PS 3 811 076 und 3 841 926 ein derartiger Halbleiterspeicher bekannt geworden, der als HaIbleiterschicht eine hochdotierte polykristalline Siliciumschicht verwendet. Außerdem ist durch die beiden genannten US-Patente

7098A1/0585

eine doppelte Isolierschicht bekannt geworden, deren erster Teil ι aus Siliciumdioxid und deren zweiter Teil aus Siliciumnitrid be- j steht. Derartige Speicher haben jedoch den Nachteil, daß sie ^: noch relativ langsam sind und ein kleines Ausgangssignal liefern.

Der Erfindung liegt deshalb die Aufgabe zugrunde, einen Halbleiterspeicher der genannten Art zu schaffen, der schneller als die bisher bekannt gewordenen ist und bessere Ausgangssignale liefert, ohne daß sich die Strukturen auf dem Halbleiterchip wesentlich verändern und die Herstellung komplizierter wird.

Die erfindungsgemäße Lösung der Aufgabe besteht insbesondere im Kennzeichen des Patentanspruchs 1.

Dadurch, daß die Speicherzellen als Speicherkondensator einen Inversionskondensator enthalten, dessen eine Belegung mit einer Bit/Leseleitung verbunden ist und dessen andere Belgung mittels eines Impulses auf einer Hortleitung mit einer Quelle von Ladungs-

709841/0585

BU 975 013

trägern verbunden wird, wird ein Speicher geschaffen, der schneller als die bisherigen Speicher ist und außerdem ebenfalls eine einfache Halbleiterstruktur aufweist, so daß sowohl Cer technische Aufwand als auch der Herstellungsprozeß nicht teurer wird.

Die Erfindung wird im folgenden anhand von Ausführungsbeispielen mit Hilfe der Zeichnungen näher erlSutert.

Fig. 1 Ist ein Querschnitt längs einer Wortleitung durch

einen Ausschnitt eines ersten Ausführungsbeispieles der Speichereinrichtung.

Fig. 2 Ist ein vereinfachtes elektrisches Schaltbild zur

Erläuterung der Vorrichtung nach der Fig. 1.

Fig. 3A Ist eine Grundriss-Darstellung eines Ausschnittes

aus einer Speichereinrichtung gemäss dem ersten Ausführungsbeispiel mit vier Bitleitungen und zwei Hortleitungen.

709841 /0585

BU 975 013

Fig. 3B Ist ein Querschnitt durch das erste Ausführungsbeispiel

längs einer Bitleitung, geschnitten längs der Schnittlinie 3B - 3B der Fig. 3A.

Fig. 3C Ist eine Schnittzeichnung durch das erste Ausführungsbei

spiel parallel zu den Wortleitungen, geschnitten längs der Schnittlinie 3C - 3C der Fig. 3A.

Fig. 4 Ist ein Querschnitt durch eine Speichereinrichtung, ähnlich

wie Fig. 3B, betrifft jedoch ein zweites Ausführungsbeispiel der Speichereinrichtung.

Fig. 1 zeigt im Querschnitt einen Ausschnitt aus einer erfindungsgemässen Speichereinrichtung mit einem Halbleitersubstrat 10,in das Diffusionszonen 12 und 14 eingebracht sind. Beispielsweise ist das Substrat 10 vom Leitfähigkeitstyp ρ und mit Bor dotiert, während die Diffusionszonen 12 und 14 vom Leitfähigkeitstyp η und mit Phosphor oder Arsen dotiert sind. Anschlüsse 16 und 18 sind mit den Diffusionszonen 12 bzw. 14 verbunden, um eine geeignete Vorspannung anlegen zu können und so eine Quelle für Ladungsträger zu bilden. An seiner Oberfläche ist das Halbleitersubstrat 10 mit einer ersten Isolierschicht 20 bedeckt, welche vor-

709841/0585

BU 9-75-013 - 4 -

zugsweise aus Siliziumdioxyd besteht. Darüber befindet sich eine zweite Isolierschicht 22, die vorzugsweise aus Siliziumnitrid besteht. Die Dicke der Siliziumdioxydschicht 20 mag beispielsweise 500 Angström betragen und die Dicke der Siliziumnilridschicht 22 etwa 200 Angström. Zwischen den Diffusionszonen 12 und 14 erstrecken sich über die Isolierschichten 20 und 22 parallele Leitungszüge 24, 26, 28 und 30. Sie sind vorzugsweise aus polykristallinem Silizium hergestellt und mit Isolierschichten 32, 34, 36 und 38 aus oxidiertem polykristallinem Silizium bedeckt. In orthogonaler Richtung erstreckt sich darüber ein metallischer Leitungszug 40. Die Leitungen sind gegeneinander isoliert durch die Isolierschichten 32, 34, 36 und 38. Die Leitungszüge 24, 26, 28 und 30 sind Teilstücke entsprechender Bit/Leseleitungen Bl , B2, B3 und B4, und die metallische Leitung 40 ist Stück einer Wortleitung Wl.

Für den Betrieb der in der Fig. 1 dargestellten Einrichtung wird eine geeignete Spannung an die Anschlüsse 16 und 18 angelegt, um aus den Diffusions zonen 12 und 14 eine Quelle von Ladungsträgern, vorzugsweise Elektronen zu bilden. An die Bit/Leseleitungen Bl, B2, B3 und B4 werden Spannungen angelegt, welche Binärwerte verkörpern. Diese Spannungen bewirken die Ausbildung von Verarmungsgebieten in dem Halbleitersubstrat 10 unter den Bit/Leseleitungen, wie durch die ge-

709841/0585

BU 9-75-013 - 5 -

strichelten Begrenzungen 42, 44, 46 und 48 angedeutet ist. Die Tiefenerstreckung, solcher Verarmungsgebiete hängt von der Grosse der Spannung ab, welche an die entsprechenden Leitungszüge 24, 26, 28 oder 30 angelegt wird. Diese Leitungszüge 24, 26, 28 und 30 bilden mit den Verarmungsgebieten und den doppelten Isolierschichten 20 und 22 Speicherkondensatoren 50, 52, 54 und 56 einer Wortleitung Wl, die durch den metallischen Leitungszug 40 definiert ist. Aus der Fig. 1 ist ersichtlich,dass die mit den Speicherkondensatoren 50 und 54 verbundenen Verarmungsgebiete 42 und 46 sich tiefer in das Halbleitersubstrat erstrecken, als die'Verarmungsgebiete 44 und 48, welche zu den Speicherkondensatoren 52 bzw. 56 gehören. In dem Ausführungsbeispiel wird angenommen, dass die tieferen Verarmungsgebiete 42 und 46 den Binärwert "1" verkörpern sollen, während die flacheren Verarmungsgebiete 44 und 48 den Binärwert "0" verkörpern ■ Um . Information in den Kondensatoren 50, 52, 54 und 56 speichern zu können, ist es notwendig, Ladungsträger in die Verarmungsgebiete dieser Kondensatoren von den Diffusionszonen 12 und 14 her einzubringen. Zu diesem Zweck wird selektiv eine leitende Verbindung zwischen den Ladungsquellen 12 und 14 und jedem der Verarmungsgebiete 42, 44, 46 und 48 hergestellt. Dieser Strompfad wird geschlossen durch die Bildung zusätzlicher Verarmungezonen 58 an der Oberfläche des Halbleiter-

BU 9-75-013 - 6 -

709841/0688

substrates 10, die eine Kette von der Diffusionszone 12 /,um Verarmungsgebiet 42, von dort zum Verarmungsgebiet 44 und weiter über die Verarmungsgebiete 46 und 48 bis zur Diffusionszone 14 bilden. Diese Verarmungszonen 58 werden durch einen Wortimpuls mit positiver Polarität erzeugt, welcher der Wortleitung Wl zugeführt wurde. Die Ladungsträger fliessen von den Diffusionszonen 12 und 14 durch die Verarmungszonen 58 in die Verarmungsgebiete, deren Spannung ursprünglich positiver war als die an die Anschlüsse 16 und 18 angelegte Spannung, und bilden eine Inversionsschicht an der Oberfläche des Halbleiter-Substrats 10. Nachdem die Verarmungsgebiete 42, 44, 46 und 48 mit Ladungsträgern aufgefüllt sind, endet der Wortimpuls und die Verarmungsgebiete, welche jetzt Inversionsschichten bilden, werden elektrisch von den Ladungsquellen 12 und 14 und voneinander getrennt. Nach Beendigung des Wortimpulses auf der Wortleitung wird die Signalspannung auf den Bitleitungen Bl, B2, B3, B4 abgeschaltet, welche binäre Information verkörpert, so dass Ladungspakete von zwei verschiedenen Grossen im Substrat 10 zurück bleiben und die gespeicherte binäre Information darstellen. In einem bevorzugten Ausführungsbeispiel der Erfindung wird eine Ruhespannung von +5 Volt dauernd an alle Bitleitungen angelegt. Entsprechend den binären Daten,welche in die

ι .Speicherkondensatoren 50, 52, 54 und 56 eingeschrieben werden sollen,

BU.9-75-013 - 7 -

709841/0585

um ein gegebenes Speicherwort einzuspeichern, wird die Spannung auf ausgewählten Bitleitungen Bl, B2, B3 oder B4 von +5 Volt auf + Volt angehoben und ein Wortimpuls von etwa +5 Volt wird der Wortleitung Wl zugeführt. Um die in den genannten Kondensatoren gespeicherte Information auszulesen, wird ebenfalls auf die Wortleitung Wl ein Impuls von +5 Volt gegeben, während die Bitleitungen an der Ruhespannung liegen, urn alle Speicherkondensatoren mit der Referenzspannung an den Anschlüssen 16 und 18 zu verbinden. Diejenigen Bitleitungen, welche während des Einschreibens an einer Spannung von +10 Volt lagen, d.h. solche die ein Informationsbit speichern, erfahren ein relativ starkes positives Entladungssignal, während die übrigen Bitleitungen von den gespeicherten Binärwerten ¹¹O" praktisch kein Auslesesignal erhalten. Eine andere Möglichkeit besteht darin, eine Ruhe spannung von +10 Volt an den Bitleitungen zu wählen und während des Einschreibens die Bitspannung auf +5 Volt abzusenken, wenn beispielsweise der zugehörige Speicherkondensator den Binärwert "0" speichern soll.

Zum besseren Verständnis der Erfindung ist in der Fig. 2 ein vereinfachtes elektrisches Schaltbild der Speichereinrichtung nach der Fig. dargestellt, wobei die gleichen Bezugszeichen für gleiche oder ähnliche

BU 9-75-013 - 8 -

709841/0585

Bauelemente gebraucht werden. Wesentliche Einzelteile sind die Bitleitungcn Bl, B2, B3 und B4, die im Schaltbild als Zuleitungen zu ersten Kondensatorplatten 24, 26, 28 und 30 dargestellt sind. Diese ersten Kondensatorplatten bilden mit zweiten Kondensatorplatten 42, 44, 46 bezw.48, welche den Verarmungsgebieten oder Inversionsschichten der Fig. 1 entsprechen, die Speicherkondensatoren 50, 52, 54 bezw.56. Die genannten zweiten Kondensatorplattcn 42, 44, 46 und 48 werden durch eine Reihe von Schaltern 58, welche den Verarmungszonen oder Inversionsschichten mit dem gleichen Bezugszeichen in der Fig. 1 entsprechen, mit einer Bezugsspannung V_ref verbunden, wenn ein Wortimpuls der Wortleitung Wl der Fig. 1 zugeführt wird, um alle diese Schalter 58 gleichzeitig zu betätigen. Dieses Schalten erfolgt gleichzeitig, weil der metallische Leitungszug 40 der Wortleitung in engem Kontakt mit der Siliziumnitrid-Schicht 22 sowohl in den Gebieten zwischen den einzelnen Speicherkondensatoren 50, 52, 54 und 56 steht, als auch in dem Bereich zwischen dem ersten bezw.letzten Kondensator und der jeweiligen Anschlussklemme, d.h. zwischen dem Speicherkondensator 50 und der Diffusions zone 12 bezw. zwischen dem Speicherkondensator 56 und der Diffusions zone 14. Alle diese Gebiete bilden dann die leitend verbindenden Verarmungszonen. Wenn in diesem Falle dann an einige der Bitleitungen höhere Spannungen angelegt werden, wie

BU 9-75-013 - 9 -

beispielsweise an die Billcitungcn Bl und B3, während die Schalter 58 geschlossen sind, dann wird in den Speicherkondensatoren 50 und 54 ein grösserer Ladungsbetrag gespeichert als in den Speicherkondensatorcn 52 und 56. Der Unterschied der Spannungen in diesen Kondensatoren kann leicht durch bekannte Messverfahren bestimmt oder abgefühlt werden.

Die Fig. 3A zeigt einen Ausschnitt aus einer

Speichereinrichtung mit zwei Wortleitungen Wl und W2. Die Wortleitung Wl ist die gleiche Wortleitung , die als Schnittzeichnung in der Fig. 1 dargestellt ist. Der Schnitt ist dabei in Richtung der Schnittlinie 1-1 der Fig. 3A genommen. Die Wortleitung W2 ist gleichartig wie die Wortleitung Wl aufgebaut und besitzt einen Abschnitt aus einem metallischen Leitungszug 60, der in gleicher Weise aufgebaut ist, wie der metallische Leitungszug 40 der Wortleitung Wl. Die Wortleitungen sind mit einem Wort-Treibverstärker 62 verbunden, welcher die notwendigen Wortimpulse bereitstellt. Die Wortleitungen Wl und W2 kreuzen rechtwinklig die Bitleitungen Bl, B2, B3 und B4, welche mit Ansteue rungs schaltungen 64 verbunden sind. Diese Schaltungen enthalten geeignete Bit-Treibverstärker, Leseverstärker und eine Vorspannungsquelle. Zu den entsprechenden Zeitpunkten erzeugen diese Ansteucrungsschaltungen 64 geeignete Bitimpulse, um binäre Information in die Speicherkondensatoren 50, 52, 54.und 56 einzuschreiben,

709841/0585

BU 9-75-013 - 10 -

wenn gleichzeitig ein Wortimpuls auf der angesteuerten Wortleitung Wl oder W2 anliegt. Wenn Information aus den Speicherkondensatoren 50, 52, 54 und 56 ausgelesen wird, werden die Bit-Treibverstärker in bekannter Weise von den Bitlcitungen Bl, B2, B3 und B4 getrennt und an ihrer Stelle werden Leseverstärker mit den Bitleitungen verbunden. Weil die Bitleitungen aus den dargestellten Leitungszügen 24, 26, 28 und 30 vorzugsweise eine Ruhespannung von etwa +5 Volt führen, können die Ansteue rungs schaltungen 64 auch dazu benutzt werden, eine entsprechende Vorspannung von 5 Volt an diese Leitungen zu liefern. Obwohl die zweiten Kondensatorplatten der Speicherkondensatoren einer Wortleitung keine gegenseitige Isolation untereinander benötigen, so müssen doch die zu einer Wortleitung gehörigen Speicherkondensatoren von den entsprechenden Speicherkondensatoren, die zu einer anderen Wortleitung gehören, isoliert sein. Zu diesem Zweck sind deshalb dicke Oxydstreifen 66 vorgesehen, wie aus den Fign.3A, 3B und 3C ersichtlich ist. Die Fig. 3B ist ein Querschnitt durch die Bitleitung B4, gesehen längs der Schnittlinie 3B-3B. Die Fig. 3C ist ein Schnittparalkl zu den Wortleitungen durch die Speichereinrichtung längs der Schnittlinie 3C-3C der Fig. 3A. Der in den Fign. 3A, 3B und 3C gezeigte Ausschnitt aus einer Speichereinrichtung mit den beiden Wortleitungen Wl und W2, arbeitet in der gleichen Weise

709841/0585

BU 9-75-013 - 11 -

wie einleitend bei der Fig. 1 beschrieben. Wie in der Speichertechnik Üblich, wird zu einem Zeitpunkt nur eine einzelne Wortleitung durch den Wort-Treibverstärker angesteuert. Es werden daher in diesem Ausführungsbeispiel entweder die Speicherkondensatoren 50, 52, 54 und 56 angesteuert, welche zur Wortleitung Wl gehören, oder die Wortleitung W2 wird angesteuert, zu der ähnlich gebaute Speicherkondensatoren an den Schnittpunkten dieser Wortleitung mit den Bitleitungen liegen. Dies sind die Kreuzungspunkte des metallischen Leitungszuges 60 mit den Leitungszügen 24, 26, 28 und 30. Beim Betrieb der Speichereinrichtung muss darauf geachtet werden, dass die den Diffusionszonen 12 und 14 zugeführte Spannung einen solchen Wert hat, dass in den Speicherzellen einer nicht angesteuerten Wortleitung keine oder nur eine vernachlässigbare Stör spannung auftreten kann.

Andererseits sollte die Spannung, welche man den Anschlüssen 16 und 18 zuführt, um Ladungsträger in das Halbleitersubstrat 10 zur Auffüllung der Verarmungsgebiete 42, 44, 46 und 48 einzubringen, von solcher Grosse sein, dass die n⁺ dotierten Diffusionszonen 12 und 14 eine genügende Anzahl von Ladungsträgern hergeben, um in möglichst kurzer Zeit die Verarmungsgebiete mit Elektronen auffüllen zu können. Für das Ausführungsbeispiel nach den Fign.3A, 3B oder 3C geeignete

BU 9-75-013 - 12 -

709841/0585

Spannungen und Polaritäten sind -3,0 Volt für das Halbleitersubstrat 10 und etwa +3, 5 bis +4, 0 Volt für jeden der Anschlüsse 16 und 18, wenn die der Wortleitung zugeführte Spannung 0 bis +5 Volt beträgt und die den Bitleitungen zugeführte Spannung zwischen 4 5 und ^ 10 Volt liegt. Ausserdem ist zu beachten, dass eine Speichereinrichtung dieser Art sog. dynamische Speicherzellen hat und deshalb in vorgegebenen Zeitintervallen die Ladung wieder aufgefrischt werden muss, damit die gespeicherte Information nicht verloren geht.

Die Fig. 4 ist eine Schriittdarstellung gleicher Art wie die Fig. 313, jedoch eines anderen Ausführungsbeispieles der erfindungsgemässen Speichereinrichtung. Eine Anzahl der Einzelheiten ist gleich wie bei dem Ausführungsbeispiel der Fig. 3, sodass gleiche Bezugsziffern gleiche Bauelemente bezeichnen. Jedoch besitzt das Ausführungsbeispiel nach der Fig. 4 keine dicke Oxydschicht 66 wie in den Fign.3A, 3B und 3C, sondern statt dessen ist im Substrat eine Kanalbegrenzung 68 vorgesehen. Diese wird durch eine Ionen- implantierte Schicht ausserhalb und zwischen den Wortleitungen gebildet, welche durch die Leitungszüge 40 und 60 definiert sind. Die Kanalbegrenzung 68 kann beispielsweise durch das Einbringen von Borionen in das Halbleitersubstrat 10 erzeugt werden, um die Wortleitungen Wl und W2 von

BU 9-75-013 - 13

709841/0585

einander zu isolieren. Weiterhin unterscheidet sich das Ausführungsbeispiel nach der Fig. 4 von dem der Fig. 3B dadurch, dass in der Fig. 4 Diffusionszonen 70 vorgesehen sind, welche zusammen mit den Leitungszügen 24, 26, 28 und 30 die Speicherkondensatoren für die Einrichtung bilden. Zur Ausbildung dieser Diffusionszonen 70 unterhalb der Leitungszüge 24, 26, 28 und 30 im Gebiet der Kreuzungspunkte mit den metallischen Leitungszügen 40 und 60 kann eine Dotierung mit Phosphor oder Arsen angewendet werden. Das Ausführungsbeispiel nach der Fig. 4 der Speichereinrichtung arbeitet in praktisch der gleichen Weise wie das in der Fig. 3B dargestellte Ausfuhrungsbeispiel mit der Ausnahme, dass hier eine Vorspannung an den Leitungen 24, 26, 28 und 30 von etwa +5 Volt nicht notwendig ist, weil hier die Diffusions zonen 70 vorhanden sind. Die zu speichernden Binärwerte "0" und "1" können daher beispielsweise durch Spannungen von 0 be zw. +5 Volt verkörpert werden. Ein wesentlicher Vorzug des letztgenannten Ausführungsbeispiels der Fig. 4 besteht darin, das die Speichereinrichtung praktisch vollkommen plan ausgeführt werden kann, wobei sich von dieser Ebene nur noch die metallischen Leitungszüge 40 und 60 abheben. Auch die Herstellungeweise wird bei diesem Ausführungsbeispiel wesentlich vereinfacht, weil die Kanalbegrenzung 68 durch Implantation von Ionen ausgeführt werden

BU 9-75-013 - 14 -

709841/0585

kann, nachdem die metallischen Streifenleitungen 40 und 60 bereits gebildet wurden. Daher bestehen keinerlei Ausrichtprobleme für Maskierungsprozesse bei dem Halbleitersubstrat 10.

Die in den Fign.3A, 3B und 3C dargestellte Speichereinrichtung kann in gleichartiger Weise hergestellt werden wie sog. ladungsgekoppelte Einrichtungen, die beispielsweise durch die amerikanische Patentschrift 3 819 959 bekannt geworden sind. Nach dem Eindiffundieren der Leitungszüge für die Bezugs spannung, welche in der Darstellung als Diffusionszonen 12 und'14 erscheinen, wird eine dicke Oxydschicht 66 oder, falls erwünscht, eine Schicht aus Oxyd/Alumini um auf der Fläche des Halbleitersubstrats 10 aufgewachsen. In das dicke Oxyd werden Leitungszüge eingeätzt, in deren Grund man dünnes Oxyd 20 einbringt. Dann wird über die gesamte Oberfläche eine dünne Schicht 22 aus Nitrid aufgebracht. Danach wird dotiertes polykristallines Silizium niedergeschlagen und geätzt, um die Leitungszüge 24, 26 , 28 und 30 zu bilden. Die Speicherkondensatoren oder Knoten werden durch die Kreuzungspunkte definiert, welche die Leitungszüge aus dotiertem polykristallinem Silizium und die Streifen aus dünnem Oxyd 20 bilden. Die Schalter zum Verbinden von Verarmungsgebieten mit den Ladungsquellen 12 und 14 werden jeweils durch den Spalt zwischen

BU 9-75-013 - i5 -

709841/0585

benachbarten polykristallinen Siliziumleitungen 24, 26, 28 bezw. längs des dünnen Oxydes definiert. Es ist bemerkenswert, dass dieses Herstellungsverfahren sehr einfach ist und nur zwei Masken benötigt, welche die Anordnung der Speicherzellen auch dann noch definieren, wenn sie nicht ganz gut ausgerichtet sind.

Die Speichereinrichtung nach der Erfindung zeichnet sich durch ausserordentliche Packungsdichte und ein sehr einfaches Herstellungsverfahren aus. Wie am besten aus der Fig. 3A zu ersehen ist, beträgt der Platzbedarf für jede Speicherzelle nur etwa das vierfache des Gebietes der Kreuzung einer Wortleitung Wl oder W2 bezw. der dünnen Oxydschicht 20 mit einer Bitleitung, die durch einen Leitungszug 24, 26, 28 oder 30 verkörpert ist.

Die im Ausführungsbeispiel aus Metall hergestellten Wortleitungen 40 und 60 können, falls erwünscht, ebenfalls aus dotiertem polykristallinem Silizium wie die Bitleitungen hergestellt sein. Andererseits können die Bitleitungen auch aus Metall hergestellt sein, beispielsweise auch aus Aluminium. Die doppelten Isolierschichten 20 und 22 auf dem Substrat 10 zwischen den dicken Oxydstreifen 66 der Fign-3A, 3B und 3C können auch durch eine einzige Isolierschicht

BU 9-75-013 -16-

709841/0585

aus irgendeinem geeigneten Material ersetzt sein. Man kann auch n⁺ Diffus ions zonen in der Nachbarschaft der Leitungszüge 24, 26, 28 und 30 vorsehen, um die Notwendigkeit der Zuführung einer Ruhespannung von 5 Volt zu den Bitleitungen zu eliminieren. Für die Isolation der Wortleitungen untereinander kann man auch Streifen aus dickem Oxyd vorsehen.

Die Speichereinrichtung ist eine integrierte Schaltung in unipolarer Technik. Die Speicherzellen enthalten als Speicherkondensator einen Inversionskondensator, dessen eine Belegung mit einer Bit/Leseleitung verbunden ist,und dessen andere Belegung mittels eines Impulses auf einer Wortleitung mit einer Quelle von Ladungsträgern verbunden wird. In einer wortorganisierten Speichereinrichtung solcher Speicherzellen enthält jedes Wort eine Quelle von Ladungsträgern, die an der Oberfläche eines Halbleitersubstrates bereitgestellt werden. Ebenfalls auf der Oberfläche des Halbleitersubstrates werden eine Anzahl von Inversionskondensatoren gebildet, die sich in gewisser Entfernung von den genannten Quellen von Ladungsträgern befinden. In diese Kondensatoren wird Information dadurch eingeschrieben, dass Signalspannungen von zwei verschiedenen Grossen, welche die Binärwerte "1" be zw. "0" verkörpern, an jeweils einen

BU 9-75-013 - 17 -

709841/0585

Anschluss der Kondensatoren angelegt werden, während ein Wortimpuls auf der Oberfläche des Substrates eint; Inversionsschicht zwischen den Kondensatoren hervorruft, um vorübergehend alle Kondensatoren in Reihe an die Ladungsquelle zu schalten. Die Speicherkondensatoren, welche die höhere Spannung erhalten, speichern auch eine grösscre Ladungsmenge. Diese Ladung kann abgefühlt werden durch Missen der jeweils am Kondensator liegenden Spannung, wenn auch beim Auslesen wieder ein Wortimpuls jeden der Kondensatoren mit der Quelle von Ladungsträgern verbindet.

DU 9-75-013 - 18 -

709841 /0585

Claims

P A T E U T A M S P Π U C H E

Halbleiterspeicher mit kapazitiven Speicherzellen an den Kreuzungspunkten von Bit/Leseleitungen und Wortleitungen einer Matrix, mit Ansteuerschaltungen und ggf. Decodierschaltungen auf einem Halbleitersubstrat, dadurch gekennzeichnet, daß in dem Halbleitersubstrat an eine Bezugsspannungsquelle angeschlossene streifenförmige Leitungszüge (12, 14) eines anderen Leitfühigkeitstyps angeordnet sind, die als Quelle für die Bereitstellung von Ladungsträgern dienen, daß narallel zu den genannten Leitungszügen und isoliert vom Substrat in einer ersten Koordinaten-richtung Bit/Leseleitungen (B1, ...) angeordnet sind, die an die Ansteuerungsschaltungen (64) angeschlossen sind, daß in der zv/eiten Koordinatenrichtung Wortleitungen (W1, ...) angeordnet sine!, die an die Worttreiber (62) angeschlossen sind, und daß im Gebiet der Kreuzungspunkte von Ansteuerungsleitungen Inversions-Speicherkondensatoren (50, 52, 54, 56) vorhanden sind.
2. Halbleiterspeicher nach Anspruch 1, dadurch gekennzeichnet, daß die Inversionsspeicherkondensatorcn (50, 52, 54, 56) dadurch gebildet sind, daß die Bitleitungen (B1 bis B4) erste Kondensatorbeleguncjen (24, 26, 28, 30) darstellen und zv/eite Kondensatorbelegungen durch von Signalspannungen in der jeweiligen Bitleitungen influenzierte Verarmungsgebiete in Inversionsschichten an der Oberfläche des Halhleitersubstrats gebildet sina, die Verarmungsaebiete unterhall'- einer Wortleitung (40, £0) durch dazwischenliegende und durch einen Wortimpuls influenzierte Verarmungszonen (5P) in Peihe mit der genannten Quelle (12, 14) für die Ladungsträger schaltbar sind.

7098A 1 /0585

τ <?75 013

ORIGINAL INSPECTED
3. Halbleiterspeicher nach Patentanspruch 1 oder 2, dadurch gekennzeichnet, daß das Halbleitersubstrat (10) vom p-Leitfähigkeitstyp ist, in das zur Bildung einer Elektronenquelle η dotierte streifenförmige Leitrrzüge (12, 14) eingebracht sind.
4. Halbleiterspeicher nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß die Oberfläche des Halbleitersubstrats (10) mit einer doppelten Isolierschicht (2O, 22) überzogen ist, und daß die untere Schicht (2O) aus Siliciumoxid und die obere Schicht (22) aus Siliciumnitrid besteht.
5. Halbleiterspeicher nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß die Bitleitungen (24, 26, 2C, 3O) aus polykristallinem Silicium bestehen.
6. Halbleiterspeicher nach den Ansprüchen 1 bis 5, dadurch gekennzeichnet, daß die Wortleitungen (4O. 6O) aus metallischen Streifenleitungen bestehen und voneinander durch eine Oxidschicht (66) isoliert sind.
7. Halbleiterspeicher nach den Ansprüchen 1 bis 5, dadurch gekennzeichnet, daß als Kanalbegrenzungen ionenimplantierte Zonen (68) im Halbleitersubstrat (1O) angeordnet sind.

709841/0585

BU 975 013