DE2705992B2

DE2705992B2 - Halbleiterspeicher

Info

Publication number: DE2705992B2
Application number: DE2705992A
Authority: DE
Inventors: Wilbur David Burlington Vt. Pricer (V.St.A.)
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1976-03-31
Filing date: 1977-02-12
Publication date: 1978-05-24
Also published as: FI63127B; FI63127C; CH607232A5; BE851845A; US4080590A; NL7701055A; JPS52119828A; ES457351A1; BR7701807A; DE2705992C3; FI770896A; AU2365177A; AT377378B; DE2705992A1; DD130698A5; IT1113763B; SU843787A3; SE7702445L; AU501754B2; SE417381B

Description

65

Die Erfindung betrifft einen Halbleiterspeicher nach dem Oberbegriff des Patentanspruchs!.

Ein kapazitiver wortorientierter Speicher unter Verwendung von Feldeffekttransistoren, bei dem jede Speicherzelle aus einem Feldeffekttransistor und einem Kondensator besteht, ist durch die DE-PS 1774 482 bekanntgeworden. Bei diesem Speicher wird die Kapazität zwischen Torelektrode und Trägerschicht eines weiteren Feldeffekttransistors, dessen Quellenanschluß an die Wortleitung, dessen Senkenanschluß an die Bitleitung und dessen Trägerschichtanschluß an die Bezugsquelle angeschlossen sind, als Speicherkondensator verwendet Da ein derartiger Speicher in vorteilhafter Weise einen sehr kleinen Platzbedarf auf einem Halbleiterchip benötigt, ist man ständig bestrebt, diese Speichereinrichtungen zu verbessern. So ist z. B. durch die US-PS 3811076 und 3841926 ein derartiger Halbleiterspeicher bekanntgeworden, der als Halbleiterschicht eine hochdotierte polykristalline Siliziumschicht verwendet Außerdem ist durch die beiden genannten US-Patente eine doppelte Isolierschicht bekanntgeworden, deren erster Teil aus Siliziumdioxid und deren zweiter Teil aus Siliziumnitrid besteht Derartige Speicher haben jedoch den Nachteil, daß sie noch relativ langsam sind und ein kleines Ausgangssignal liefern.

Der Erfindung liegt deshalb die Aufgabe zugrunde, einen Halbleiterspeicher der genannten Art zu schaffen, der schne'ler als die bisher bekanntgewordenen ist und größere Ausgangssignale liefert, ohne daß sich die Strukturen auf dem Halbleiterchip wesentlich verändern und die Herstellung komplizierter wird.

Die erfindungsgemäße Lösung der Aufgabe besteht im Kennzeichen des Patentanspruchs 1.

Dadurch, daß die Speicherzellen als Speicherkondensator einen Inversionskondensator enthalten, dessen eine Belegung mit einer BiWLeseleitung verbunden ist und dessen andere Belegung mittels eines Impulses auf einer Wortleitung mit einer Quelle von Ladungsträgern verbunden wird, wird ein Speicher geschaffen, der schneller als die bisherigen Speicher ist und außerdem ebenfalls eine einfache Halbleiterstruktur aufweist, so daß sowohl der technische Aufwand als auch der Herstellungsprozeß nicht teurer wird.

Die Erfindung wird im folgenden anhand von Ausführungsbeispielen mit Hilfe der Zeichnungen näher erläutert

F i g. 1 ist ein Querschnitt längs einer Wortleitung durch einen Ausschnitt eines ersten Ausführungsbeispiels der Speichereinrichtung;

F i g. 2 ist ein vereinfachtes elektrisches Schaltbild zur Erläuterung der Vorrichtung nach der F i g. 1;

Fig.3A ist eine Grundriß-Darstellung eines Ausschnittes aus einer Speichereinrichtung gemäß dem ersten Ausführungsbeispiel mit vier Bitleitungen und zwei Wortleitungen;

F i g. 3B ist ein Querschnitt durch das erste Ausführungsbeispiel längs einer Bitleitung, geschnitten längs der Schnittlinie 3fl-3ßder F i g. 3A;

Fig.3C ist eine Schnittzeichnung durch das erste Ausfuhrungsbeispiel parallel zu den Wortleitungen, geschnitten längs der Schnittlinie 3C-3Cder F i g. 3A;

F i g. 4 ist ein Querschnitt durch eine Speichereinrichtung, ähnlich wie Fig.3B, betrifft jedoch ein zweites Ausführungsbeispiel der Speichereinrichtung.

F i g. 1 zeigt im Querschnitt einen Ausschnitt aus einer erfindungsgemäßen Speichereinrichtung mit einem Halbleitersubstrat 10, in das Diffusionszonen 12 und 14 eingebracht sind. Beispielsweise ist das Substrat 10 vom Leitfähigkeitstyp ρ und mit Bor dotiert, während die

Diffusionszonen 12 und 14 vom Leitfähigkeitstyp n⁺ und mit Phosphor oder Arsen dotiert sind. Anschlüsse 16 und 18 sind mit den Diffusionszonen 12 bzw. 14 verbunden, um eine geeignete Vorspannung anlegen zu können und so eine Quelle für Ladungsträger zu bilden. An seiner Oberfläche ist das Halbleitersubstrat 10 mit einer ersten Isolierschicht 20 bedeckt, welche vorzugsweise aus Siliziumdioxyd besteht. Darüber befinde; sich eine zweite Isolierschicht 22, die vorzugsweise aus Siliziumni'rid besteht Die Dicke der Süiziumdioxydschicht 20 mag beispielsweise 50 nm betragen und die Dicke der Siliziumnitridschicht 22 etwa 20 nm. Zwischen den Diffusionszonen 12 und 14 erstrecken sich über die Isolierschichten 20 und 22 parallele Leitungszüge 24,26, 28 und 30. Sie sind vorzugsweise aus polykristallinem Silizium hergestellt und mit Isolierschichten 32, 34, 36 und 38 aus oxidiertem polykristallinem Silizium bedeckt In orthogonaler Richtung erstreckt sich darüber ein metallischer Leitungszug 40. Die Leitungen sind gegeneinander isoliert durch die Isolierschichten 32,34, 36 und 38. Die Leitungszüge 24, 26, 28 und 30 sind Teilstücke entsprechender Bit-/Lesekitungen Bi, B2, B 3 und B 4, und die metallische Leitung 40 ist Stück einer Wortleitung Wi.

Für den Betrieb der in der F i g. 1 dargestellten Einrichtung wird eine geeignete Spannung an die Anschlüsse 16 und 18 angelegt, um aus den Diffusionszonen 12 und 14 eine Quelle von Ladungsträgern, vorzugsweise Elektronen, zu bilden. An die BiWLeseleitungen Bi, Bl, B3 und B4 werden Spannungen angelegt, welche Binärwerte verkörpern. Diese Spannungen bewirken die Ausbildung von Verarmungsgebieten in dem Halbleitersubstrat 10 unter den BiWLeseleitungen, wie durch die gestrichelten Begrenzungen 42, 44, 46 und 48 angedeutet ist. Die Tiefenerstreckung solcher Verarmungsgebiete hängt von der Größe der Spannung ab, welche an die entsprechenden Leitungszüge 24, 26, 28 oder 30 angelegt wird. Diese Leitungszüge 24, 26, 28 und 30 bilden mit den Verarmungsgebieten und den doppelten Isolierschichten 20 und 22 Speicherkondensatoren 50, 52, 54 und 56 einer Wortleitung Wl, die durch den metallischen Leitungszug 40 definiert ist. Aus der F i g. 1 ist ersichtlich, daß die mit den Speicherkondensatoren 50 und 54 verbundenen Verarmungsgebiete 42 und 46 sich tiefer in das Halbleitersubstrat erstrecken, als die Verarmungsgebiete 44 und 48, welche zu den Speicherkondensatoren 52 bzw. 56 gehören. In dem Ausführungsbeispiel wird angenommen, daß die tieferen Verarmungsgebiete 42 und 46 den Binärwert »1« verkörpern sollen, während die flacheren Verarmungsgebiete 44 und 48 den Binärwert »0« verkörpern. Um Informationen in den Kondensatoren 50,52,54 und 56 speichern zu können, ist es notwendig, Ladungsträger in die Verarmungsgebiete dieser Kondensatoren von den Diffusionszonen 12 und 14 her einzubringen. Zu diesem Zweck wird selektiv eine leitende Verbindung zwischen den Ladungsquellen 12 und 14 und jedem der Verarmungsgebiete 42,44,46 und 48 hergestellt Dieser Strompfad wird geschlossen durch die Bildung zusätzli- eo eher Verarmungszonen 58 an der Oberfläche des Halbleitersubstrates 10, die eine Kette von der Diffusionszone 12 zum Verarmungsgebiet 42, von dort zum Verarmungsgebiet 44 und weiter über die Verarmungsgebiete 46 und 48 bis zur Diffusionszone 14 t>^r> bilden. Diese Verarmungszonen 58 werden durch einen Wortimpuls mit positiver Polarität erzeugt, welcher der Wortleitung W i zugeführt wurde. Die Ladungsträger fließen von den Diffusionszonen 12 und 14 durch die Verarmungszonen 58 in die Verarmungsgebiete, deren Spannung ursprünglich positiver war, als die an die Anschlüsse 16 und 18 angelegte Spannung, und bilden eine Inversionsschicht an der Oberfläche des Halbleitersubstrats 10. Nachdem die Verarmungsgebiete 42,44,46 und 48 mit Ladungsträgern aufgefüllt sind, endet der Wortimpuls, und die Verarmungsgebiete, welche jetzt Inversionsschichten bilden, werden elektrisch von den Ladungsquellen 12 und 14 und voneinander getrennt Nach Beendigung des Wortimpulses auf der Wortleitung wird die Signalspannung auf den Bitleitungen B1, B 2, B 3, B 4 abgeschaltet, welche binäre Information verkörpert so daß Ladungspakete von zwei verschiedenen Größen im Substrat 10 zurückbleiben und die gespeicherte binäre Information darstellen. In einem bevorzugten Ausführungsbeispiel der Erfindung wird eine Ruhespannung von +5 Volt dauernd an alle Bitleitungen angelegt Entsprechend den binären Daten, welche in die Speicherkondensatoren 50,52,54 und 56 eingeschrieben werden sollen, um ein gegebenes Speicherwort einzuspeichern, wird die Spannung auf ausgewählten Bitleitungen BX, B2, A3 oder B4 von + 5 Volt auf +10 Volt angehoben und ein Wortimpuls von etwa +5 Volt wird der Wortleitung IVl zugeführt Um die in den genannten Kondensatoren gespeicherte Information auszulesen, wird ebenfalls auf die Wortleitung Wi ein Impuls von +5 Volt gegeben, während die Bitleitungen an der Ruhespannung liegen, um alle Speicherkondensatoren mit der Referenzspannung an den Anschlüssen 16 und 18 zu verbinden. Diejenigen Bitleitungen, welche während des Einschreibens an einer Spannung von +10 Volt lagen, d. h. solche, die ein Informationsbit speichern, erfahren ein relativ starkes positives Entladungssignal, während die übrigen Bitleitungen von den gespeicherten Binärwerten »0« praktisch kein Auslesesignal erhalten. Eine andere Möglichkeit besteht darin, eine Ruhespannung von +10 Volt an den Bitleitungen zu wählen und während des Einschreibens die Bitspannung auf +5VoIt abzusenken, wenn beispielsweise der zugehörige Speicherkondensator den Binärwert »0« speichern solL Zum besseren Verständnis der Erfindung ist in der Fig.2 ein vereinfachtes elektrisches Schaltbild der Speichereinrichtung nach der F i g. 1 dargestellt, wobei die gleichen Bezugszeichen für gleiche oder ähnliche Bauelemente gebraucht werden. Wesentliche Einzelteile sind die Bitleitungen Bi, B2, B3 und B4, die im Schaltbild als Zuleitungen zu ersten Kondensatorplatten 24, 26, 28 und 30 dargestellt sind. Diese ersten Kondensatorplatten bilden mit zweiten Kondensatorplatten 42,44,46 bzw. 48, welche den Verarmungsgebieten oder Inversionsschichten der F i g. 1 entsprechen, die Speicherkondensatoren 50, 52, 54 bzw. 56. Die genannten zweiten Kondensatorplatten 42, 44, 46 und 48 werden durch eine Reihe von Schaltern 58, welche den Verarmungszonen oder Inversionsschichten mit dem gleichen Bezugszeichen in der F i g. 1 entsprechen, mit einer Bezugsspannung V_re/ verbunden, wenn ein Wortimpuls der Wortleitung Wi der Fig. 1 zugeführt wird, um alle diese Schalter 58 gleichzeitig zu betätigen. Dieses Schalten erfolgt gleichzeitig, weil der metallische Leitungszug 40 der Wortleitung in engem Kontakt mit der Siliziumnitrid-Schicht 22 sowohl in den Gebieten zwischen den einzelnen Speicherkondensatoren 50,52, 54 und 56 steht als auch in dem Bereich zwischen dem ersten bzw. letzten Kondensator und der jeweiligen Anschlußklemme, & h. zwischen dem Speicherkonden-

sator 50 und der Diffusionszone 12 bzw. zwischen dem Speicherkondensator 56 und der Diffusionszone 14. Alle diese Gebiete bilden dann die leitend verbindenden Verarmungszonen. Wenn in diesem Falle dann an einige der Bitleitungen höhere Spannungen angelegt werden, wie beispielsweise an die Bitleitungen Bi und B 3, während die Schalter 58 geschlossen sind, dann wird in den Speicherkondensatoren 50 und 54 ein größerer Ladungsbetrag gespeichert als in den Speicherkondensatoren 52 und 56. Der Unterschied der Spannungen in diesen Kondensatoren kann leicht durch bekannte Meßverfahren bestimmt oder abgefühlt werden.

Die Fig.3A zeigt einen Ausschnitt aus einer Speichereinrichtung mit zwei Wortleitungen Wl und W 2. Die Wortleitung Wi ist die gleiche Wortleitung, die als Schnittzeichnung in der F i g. 1 dargestellt ist. Der Schnitt ist dabei in Richtung der Schnittlinie 1-1 der F i g. 3 genommen. Die Wortleitung W2 ist gleichartig wie die Wortleitung Wi aufgebaut und besitzt einen Abschnitt aus einem metallischen Leitungszug 60, der in gleicher Weise aufgebaut ist, wie der metallische Leitungszug 40 der Wortleitung Wi. Die Wortleitungen sind mit einem Wort-Treibverstärker 62 verbunden, welcher die notwendigen Wortimpulse bereitstellt. Die Wortleitungen Wi und W2 kreuzen rechtwinklig die Bitleitungen Bi, B2, B3 und BA, welche mit Ansteuerungsschaltungen 64 verbunden sind. Diese Schaltungen enthalten geeignete Bit-Treibverstärker, Leseverstärker und eine Vorspannungsquelle. Zu den entsprechenden Zeitpunkten erzeugen diese Ansteuerungsschaltungen 64 geeignete Bitimpulse, um binäre Information in die Speicherkondensatoren 50, 52, 54 und 56 einzuschreiben, wenn gleichzeitig ein Wortimpuls auf der angesteuerten Wortleitung Wi oder W'2 anliegt Wenn Information aus den Speicherkondensatoren 50, 52, 54 und 56 ausgelesen wird, werden die Bit-Treibverstärker in bekannter Weise von den Bitleitungen Bl, B 2, B 3 und BA getrennt und an ihrer Stelle werden Leseverstärker mit den Bitleitungen verbunden. Weil die Bitleitungen aus den dargestellten Leitungszügen 24, 26, 28 und 30 vorzugsweise eine Ruhespannung von etwa +5VoIt führen, können die Aiisteuerungsschaltungen 64 auch dazu benutzt werden, eine entsprechende Vorspannung von 5 Volt an diese Leitungen zu liefern. Obwohl die zweiten Kondensatorplatten der Speicherkondensatoren einer Wortleitung keine gegenseitige Isolation untereinander benötigen, so müssen doch die zu einer Wortleitung gehörigen Speicherkondensstoren von den entsprechenden Speicherkondensatoren, die zu einer anderen Wortleitung gehören, isoliert sein. Zu diesem Zweck sind deshalb dicke Oxydstreifen 66 vorgesehen, wie aus den F i g. 3A, 3B und 3C ersichtlich ist. Die F i g. 3 ist ein Querschnitt durch die Bitleitung BA, gesehen längs der Schnittlinie 3B-3B, Die F i g. 3C ist ein Schnitt parallel zu den Wortleitungen durch die Speichereinrichtung längs der Schnittlinie 3C-3Cder F i g. 3A. Der in den F i g. 3A₁ 3B und 3C gezeigte Ausschnitt aus einer Speichereinrichtung mit den beiden Wortleitungen IVl und Wl, arbeitet in der gleichen Weise wie einleitend bei der F i g. 1 beschrieben. Wie in der Speichertechnik üblich, wird zu einem Zeitpunkt nur eine einzelne Wortleitung durch den Wort-Treibverstärker angesteuert. Es werden daher in diesem Ausführungsbeispiel entweder die Speicherkondensatoren 50, 52, 54 und 56 angesteuert, welche zur Wortleitung Wi gehören, oder die Wortleitung VV2 wird angesteuert, zu der ähnlich gebaute Speicherkondensatoren an den Schnittpunkten dieser Wortleitung mit den Bitleitungen liegen. Dies sind die Kreuzungspunkte des metallischen Leitungszuges 60 mit den Leitungszügen 24, 26, 28 und 30. Beim Betrieb der Speichereinrichtung muß darauf geachtet werden, daß die den Diffusionszonen 12 und 14 zugeführte Spannung einen solchen Wert hat, daß in den Speicherzellen einer nicht angesteuerten Wortleitung keine oder nur eine vernachlässigbare Störspannung auftreten kann.

ίο Andererseits sollte die Spannung, welche man den Anschlüssen 16 und 18 zuführt, um Ladungsträger in das Halbleitersubstrat 10 zur Auffüllung der Verarmungsgebiete 42,44,46 und 48 einzubringen, von solcher Größe sein, daß die η+-dotierten Diffusionszonen 12 und 14

is eine genügende Anzahl von Ladungsträgern hergeben, um in möglichst kurzer Zeit die Verarmungsgebiete mit Elektronen auffüllen zu können. Für das Ausführungsbeispiel nach den Fig.3A, 3B oder 3C geeignete Spannungen und Polaritäten sind -3,0VoIt für das Halbleitersubstrat 10 und etwa +3,5 bis +4,0 Volt für jeden der Anschlüsse 16 und 18, wenn die der Wortleitung zugeführte Spannung 0 bis +5 Volt beträgt und die den Bitleitungen zugeführte Spannung zwischen + 5 und +10 Volt liegt. Außerdem ist zu beachten, daß eine Speichereinrichtung dieser Art sog. dynamische Speicherzellen hat und deshalb in vorgegebenen Zeitintervallen die Ladung wieder aufgefrischt werden muß, damit die gespeicherte Information nicht verlorengeht.

Die F i g. 4 ist eine Schnittdarstellung gleicher Art wie die F i g. 3B, jedoch eines anderen Ausführungsbeispiels der erfindungsgemäßen Speichereinrichtung. Eine Anzahl der Einzelheiten ist gleich wie bei dem Ausführungsbeispiel der F i g. 3, so daß gleiche Bezugsziffern gleiche Bauelemente bezeichnen. Jedoch besitzt das Ausführungsbeispiel nach der Fig.4 keine dicke Oxydschicht 66 wie in den F i g. 3A, 3B and 3C, sondern statt dessen ist im Substrat eine Kanalbegrenzung 68 vorgesehen. Diese wird durch eine ionenimplantierte Schicht außerhalb und zwischen den Wortleitungen gebildet, welche durch die Leitungszüge 40 und 60 definiert sind. Die Kanalbegrenzung 68 kann beispielsweise durch das Einbringen von Borionen in das Halbleitersubstrat 10 erzeugt werden, um die Wortleitungen Wi und W2 voneinander zu isolieren. Weiterhin unterscheidet sich das Ausführungsbeispiel nach der F i g. 4 von dem der F i g. 3B dadurch, daß in der F i g. 4 Diffusionszonen 70 vorgesehen sind, welche zusammen mit den Leitungszügen 24,26,28 und 30 die Speicherkondensatoren für die Einrichtung bilden. Zur Ausbildung dieser Diffusionszonen 70 unterhalb der Leitungszüge 24, 26, 28 und 30 im Gebiet der Kreuzungspunkte mit den metallischen Leitungszügen 40 und 60 kann eine Dotierung mit Phosphor oder Arsen

^r>5 angewendet werden. Das Ausfuhrungsbeispiel nach der F i g. 4 der Speichereinrichtung arbeitet in praktisch der gleichen Weise wie das in der Fig.3B dargestellte Ausfuhrungsbeispiel mit der Ausnahme, daß hier eine Vorspannung an den Leitungen 24, 26, 28 und 30 von

mi etwa +5VoIt nicht notwendig ist, weil hier die Diffusionszonen 70 vorhanden sind. Die zu speichernden Binärwerte »0« und »1« können daher beispielsweise durch Spannungen von 0 bzw. + 5 Volt verkörpert werden. Ein wesentlicher Vorzug des letztgenannten

ι.; Ausfuhrungsbeispiels der Fig.4 besteht darin, daß die Speichereinrichtung praktisch vollkommen plan ausgeführt werden kann, wobei sich von dieser Ebene nut noch die metallischen Leitungszüge 40 und 60 abheben

Auch die Herstellungsweise wird bei diesem Ausführungsbeispiel wesentlich vereinfacht, weil die Kanalbegrenzung 68 durch Implantation von Ionen ausgeführt werden kann, nachdem die metallischen Streifenleitungen 40 und 60 bereits gebildet wurden. Daher bestehen keinerlei Ausrichtprobleme für Maskierungsprozesse bei dem Halbleitersubstrat 10.

Die in den Fig.3A, 3B und 3C dargestellte Speichereinrichtung kann in gleichartiger Weise hergestellt werden wie sog. ladungsgekoppelte Einrichtungen, |₀ die beispielsweise durch die US-Patentschrift 38 19959 bekanntgeworden sind. Nach dem Eindiffundieren der Leitungszüge für die Bezugsspannung, welche in der Darstellung als Diffusionszonen 12 und 14 erscheinen, wird eine dicke Oxydschicht 66 oder, falls erwünscht, eine Schicht aus Oxyd/Aluminium auf der Fläche des Halbleitersubstrats 10 aufgewachsen. In das dicke Oxyd 66 werden Leitungszüge eingeätzt, in deren Grund man dünnes Oxyd 20 einbringt. Dann wird über die gesamte Oberfläche eine dünne Schicht 22 aus Nitrid aufgebracht. Danach wird dotiertes polykristallines Silizium niedergeschlagen und geätzt, um die Leitungszüge 24, 26, 28 und 30 zu bilden. Die Speicherkondensatoren oder Knoten werden durch die Kreuzungspunkte definiert, welche die Leitungszüge aus dotiertem polykristallinem Silizium und die Streifen aus dünnem Oxyd 20 bilden. Die Schalter zum Verbinden von Verarmungsgebieten mit den Ladungsquellen 12 und 14 werden jeweils durch den Spalt zwischen benachbarten polykristallinen Siliziumleitungen 24, 26, 28 bzw. 30 längs des dünnen Oxyds definiert. Es ist bemerkenswert, daß dieses Herstellungsverfahren sehr einfach ist und nur zwei Masken benötigt, welche die Anordnung der Speicherzellen auch dann noch definieren, wenn sie nicht ganz gut ausgerichtet sind.

Die Speichereinrichtung nach der Erfindung zeichnet sich durch außerordentliche Packungsdichte und ein sehr einfaches Herstellungsverfahren aus. Wie am besten aus der Fig.3A zu ersehen ist, beträgt der Platzbedarf für jede Speicherzelle nur etwa das vierfache des Gebietes der Kreuzung einer Wortleitung W1 oder W2 bzw. der dünnen Oxydschicht 20 mit einer Bitleitung, die durch einen Leitungszug 24„ 26, 28 oder 30 verkörpert ist.

Die im Ausführungsbeispiel aus Metall hergestellten Wortleitungen 40 und 60 können, falls erwünscht, ebenfalls aus dotiertem polykristallinen! Silizium wie die Bitleitungen hergestellt sein. Andererseits können die Bitleitungen auch aus Metall hergestellt sein, beispielsweise auch aus Aluminium. Die doppelten Isolierschichten 20 und 22 auf dem Substrat 10 zwischen den dicken Oxydstreifen 66 der F i g. 3A, 3B und 3C können auch durch eine einzige Isolierschicht aus irgendeinem geeigneten Material ersetzt sein. Man kann auch n ⁺ Diffusionszonen in der Nachbarschaft der Leitungszüge 24, 26, 28 und 30 vorsehen, um die Notwendigkeit der Zuführung einer Ruhespannung von 5 Volt zu den Bitleitungen zu eliminieren. Für die Isolation der Wortleitungen untereinander kann man auch Streifen aus dickem Oxyd vorsehen.

Die Speichereinrichtung ist eine integrierte Schaltung in unipolarer Technik. Die Speicherzellen enthalten als Speicherkondensator einen Inversionskondensator, dessen eine Belegung mit einer Bit-/Leseleitung verbunden ist, und dessen andere Belegung mittels eines Impulses auf einer Wortleitung mit einer Quelle von Ladungsträgern verbunden wird. In einer wortorganisierten Speichereinrichtung solcher Speicherzellen enthält jedes Wort eine Quelle von Ladungsträgern, die an der Oberfläche eines Halbleitersubstrats bereitgestellt werden. Ebenfalls auf der Oberfläche des Halbleitersubstrats werden eine Anzahl von Inversionskondensatoren gebildet, die sich in gewisser Entfernung von den genannten Quellen von Ladungsträgern befinden. In diese Kondensatoren wird Information dadurch eingeschrieben, daß Signalspannungen von zwei verschiedenen Größen, welche die Binärwerte »1« bzw. »0« verkörpern, an jeweils einen Anschluß der Kondensatoren angelegt werden, während ein Wortimpuls auf der Oberfläche des Substrats eine Inversionsschicht zwischen den Kondensatoren hervorruft, um vorübergehend alle Kondensatoren in Reihe an die Ladungsquelle zu schalten. Die Speicherkondensatoren, welche die höhere Spannung erhalten, speichern auch eine größere Ladungsmenge. Diese Ladung kann abgefühlt werden durch Messen der jeweils am Kondensator liegenden Spannung, wenn auch beim Auslesen wieder ein Wortimpuls jeden der Kondensatoren mit der Quelle von Ladungsträgern verbindet.

Hierzu 1 Blatt Zeichnungen

Claims

Patentansprüche:

1. Halbleiterspeicher auf einem Halbleitersubstrat mit kapazitiven, an Ansteueningsschaltungen und Leseverstärker angeschlossenen Speicherzellen an den Kreuzungspunkten von BiWLeseleitungen in einer ersten Koordinatenrichtung und von an Worttreiber angeschlossenen Wortleitungen in einer zweiten Koordinatenrichtung einer Matrix, wobei die Ansteueningsschaltungen und ggf. auch Decodierschaltungen mit auf dem Halbleitersubstrat integriert sind, dadurch gekennzeichnet, daß in dem Halbleitersubstrat an eine Bezugsspannungsqueue angeschlossene streifenförmige Lei- is tungszüge (12,14) eines anderen Leitfähigkeitstyps angeordnet sind, die als Quelle für die Bereitstellung von Ladungsträgern dienen, parallel zu den BiWLeseleitungen liegen und isoliert vom Substrat angeordnet sind, und daß im Gebiet der Kreuzungspunkte von BiWLeseleitungen und von Wortleitungen Inversions-Speicherkondensatoren (50, 52, 54, 56) vorhanden sind.

2. Halbleiterspeicher nach Anspruch 1, dadurch gekennzeichnet, daß die Inversionsspeicherkondensatoren (50,52,54,56) dadurch gebildet sind, daß die Bitleitungen (B 1 bis 54) erste Kondensatorbelegungen (24, 26, 28, 30) darstellen und zweite Kondensatorbelegungen durch von Signalspannungen in den jeweiligen Bitleitungen influenzierte Verarmungsgebiete in Inversionsschichten an der Oberfläche des Halbleitersubstrats gebildet sind, die Verarmungsgebiete unterhalb einer Wortleitung (40, 60) durch dazwischenliegende und durch einen Wortimpuls influenzierte Verarmungszonen (58) in Reihe mit der genannten Quelle (12, 14) für die Ladungsträger schaltbar sind.

3. Halbleiterspeicher nach Patentanspruch 1 oder 2, dadurch gekennzeichnet, daß das Halbleitersubstrat (10) vom p-Leitfähigkeitstyp ist, in das zur Bildung einer Elektronenquelle η+-dotierte streifenförmige Leiterzüge (12,14) eingebracht sind.

4. Halbleiterspeicher nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß die Oberfläche des Halbleitersubstrats (10) mit einer doppelten Isolierschicht (20, 22) überzogen ist, und daß die untere Schicht (20) aus Siliziumoxid und die obere Schicht (22) aus Siliziumnitrid besteht.

5. Halbleiterspeicher nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß die Bitleitungen (24, so 26,28,30) aus polykristallinem Silizium bestehen.

6. Halbleiterspeicher nach den Ansprüchen 1 bis 5, dadurch gekennzeichnet, daß die Wortleitungen (40, 60) aus metallischen Streifenleitungen bestehen und voneinander durch eine Oxidschicht (66) isoliert sind.

7. Halbleiterspeicher nach den Ansprüchen 1 bis 5, dadurch gekennzeichnet, daß als Kanalbegrenzungen ionenimplantierte Zonen (68) im Halbleitersubstrat (10) angeordnet sind.

60